JPWO2004077393A1 - マトリクス型表示装置及びその制御方法 - Google Patents

Abstract

画像書込み部（１）からフレームメモリ（１４）書き込まれる画像データＧＤ１が高速描画を必要とするものである場合は、前記フレームメモリ（１４）から読み出される画像データＧＤ２の読出し状態にかかわらず、前記画像書込み部（１）からの指示ＷＴＯＣに従い、前記画像データＧＤ１を前記フレームメモリ（１４）に書き込む。一方、前記画像データＧＤ１が通常の速度での描画で良いものである場合、前記画像データＧＤ２の前記フレームメモリ（１４）からの読み出しが完了するまでの期間、データ書込制御部（２）から前記画像書込み部（１）に対し書込み待ち信号ＷＴが出力される。前記書込み待ち信号ＷＴが出力されている期間中は、前記画像書込み部（１）からの前記画像データＧＤ１の書込みを待機させる。

Description

本発明は、マトリクス状に配列された交点に画素部が設けられたマトリクス型液晶パネルやマトリクス型蛍光表示パネル等の表示パネルを用いて画像を表示させる際のマトリクス型表示装置に係わり、特に、動画像やグラフィックス画像の高フレームレートの画像を表示する携帯電話装置等の携帯情報端末装置の表示部に用いられるマトリクス型表示装置及びその表示方法に関する。

従来のマトリクス型表示装置は、ＣＰＵ等の画像書込み手段から入力される画像データを、所定の表示パネルに表示するにあたって、内蔵のフレームメモリに画像データを一時的に記憶する。
ここで、フレームメモリから画像データを読み出して表示パネルに出力する際に、その画像データの１フレームの途中で、外部から入力される画像データが上書きされると、動画像や静止画を表示させたときに、１画面の上部と下部の画像内容が時間的にずれる事態が発生してしまう。
このような画像内容のずれを防止するために、従来、下記特許文献に記載のように、フレームメモリにおいて、各フレームの画像データの読み出しが終了するまで、マトリクス型表示装置側から外部の画像書込み手段側に書込み待ち信号を出力し、マトリクス型表示装置への画像データの入力を待機させることで、フレームメモリへの画像の書き込みを停止状態とし、これにより画像データの書き込みと読み出しの同期を適切に制御することで、表示パネルに出力される１フレームの画像データの途中で、外部から入力される画像データが上書きされることのないようにしていた。
特開２００２−１０８２６８号公報
特開２００２−１０８３１６号公報
特開２００２−２０２８８１号公報
これにより、動画像や静止画を表示させたときに、１画面内の上部と下部の画像内容が時間的にずれる事態が発生するのを防止でき、なめらかな映像を表示することができる。

従来のマトリクス型表示装置では、外部のＣＰＵ等の画像書込み手段からの画像データを書込む際に、フレームメモリからの画像の読出しが完了するまで次の画像の書込みが待たされることになる。
したがって、例えばＪａｖａ（登録商標）等の高速描画を必要とするアプリケーションが起動されて画像を描画する場合にも、画像データの書き込みが待たされることになり、描画速度が遅くなるという問題があった。
実際に、アプリケーションの種類によっては、７０フレーム／ｓｅｃ以上の描画を行うため、表示モジュールの読み出しに同期させた場合、表示モジュールのリフレッシュサイクル、例えば、６０フレーム／ｓｅｃ程度の速度でしか画像の更新ができず、書込み待ちをする事により描画速度が遅くなる問題がある。
そこで、この発明の課題は、画像書込みにおける描画速度および処理能力の低下を防止し得るマトリクス型表示装置及びその表示方法を提供することにある。
上記課題を解決すべく、この発明に係るマトリクス型表示装置は、画像書込み部から入力される画像データを少なくとも１フレーム以上記憶可能なフレームメモリと、フレームメモリへの画像データの書込みを待機させるための書込み待ち信号を画像書込み部に出力すると共に、画像書込み部から入力される画像データのフレーム毎のフレームメモリへの書込完了時に書込完了信号を出力するデータ書込制御回路と、書込完了信号とフレーム同期信号とに基づいて、読出開始信号を出力する同期化回路と、読出開始信号に基づいて、フレームメモリに記憶された画像データを読み出すデータ読出制御回路と、フレームメモリから読み出された画像データを記憶するモジュール内フレームメモリと、フレーム同期信号を出力すると共に、モジュール内フレームメモリに記憶された画像データを読み出し、画像データを表示させる表示パネルを駆動する表示駆動回路とを有することとしたものである。

第１図は、この発明の実施の形態１に係るマトリクス型表示装置を示すブロック図である。
第２図は、この発明の実施の形態１に係るマトリクス型表示装置の動作を示すタイミングチャートである。
第３図は、この発明の実施の形態１に係るマトリクス型表示装置の動作を示すタイミングチャートである。
第４図は、この発明の実施の形態１に係るマトリクス型表示装置の動作を示すタイミングチャートである。
第５図は、この発明の実施の形態２に係るマトリクス型表示装置を示すブロック図である。
第６図は、この発明の実施の形態２に係るマトリクス型表示装置の動作を示すタイミングチャートである。
第７図は、この発明の実施の形態３に係るマトリクス型表示装置を示すブロック図である。
第８図は、この発明の実施の形態４に係るマトリクス型表示装置を示すブロック図である。
第９図は、この発明の実施の形態５に係るマトリクス型表示装置を示すブロック図である。
第１０図は、この発明の実施の形態５に係るマトリクス型表示装置の動作を示すタイミングチャートである。

以下、本発明を図示した実施形態に基づいて説明する。
第１の実施の形態
＜構成＞
第１図はこの発明の実施の形態１に係るマトリクス型表示装置１１を示すブロック図である。このマトリクス型表示装置１１は、第１図の如く、ＣＰＵ等を備えた画像書込み部（画像データの外部の供給元）１で生成された動画像または静止画等の画像データが入力されて当該画像データを表示するもので、入力された画像データのタイミング等を制御する入力制御部１２と、入力された画像データを表示する表示パネルモジュール部１３とを備える。
画像書込み部１は、入力制御部１２内の後述する書込み待ち信号出力制御回路３に対して、ＷＴ出力制御信号（出力制御信号）ＷＴＯＣを送信できるようになっている。このＷＴ出力制御信号ＷＴＯＣは、入力制御部１２からの書込待ち信号ＷＴの送信を許可するか否かを設定するための信号であって、ｊａｖａ（登録商標）等のアプリケーションを用いた高速の描画が必要な画像（動画像等）を表示したい場合には、書込み待ち信号出力制御回路３から書込み待ち信号ＷＴを出力しないようにＷＴ出力制御信号ＷＴＯＣとしてロー出力する。一方、静止画の表示等の高速の描画が必要でない場合には、書込み待ち信号出力制御回路３から書込み待ち信号ＷＴの出力を許可するようにＷＴ出力制御信号ＷＴＯＣとしてハイ出力する。
入力制御部１２は、入力する画像データを少なくともフレーム単位で一時的に記憶するフレームメモリ１４と、マイクロプロセッサ、アドレスバス、データバス、および制御線等を備える回路部とから構成されている。そして、マイクロプロセッサを含む回路部は、ソフトウェアプログラムに従って機能する要素として、フレームメモリ１４への画像データＧＤ１の書き込みを制御するデータ書込制御部２と、フレームメモリ１４からの画像データＧＤ２の読み出しを制御するデータ読出制御部１６と、データ書込制御部２及びデータ読出制御部１６の同期制御を行う同期化回路１７とを備える。
データ書込制御部２は、データ読出制御部１６からの読出完了信号（後述）ＲＥが与えられた時点で画像書込み部１から与えられた画像データＧＤ１のフレームメモリ１４への書き込みを開始するよう制御する機能と、フレームメモリ１４への画像データＧＤ１の書き込みが終了した時点で同期化回路１７に書込完了信号ＷＥを出力する機能とを備えている。
そして、このデータ書込制御部２は、その内部に、外部の画像書込み部１に対して適宜書込待ち信号ＷＴを出力するための書込み待ち信号出力制御回路３を備える。
この書込み待ち信号出力制御回路３は、フレームメモリ１４に書き込まれた画像データが表示パネルモジュール部１３（具体的には後述のモジュール内フレームメモリ１８）に転送されるまで、次のフレームの画像をフレームメモリ１４に書き込みを行なわないように、画像書込み部１に対して書込待ち信号ＷＴを出力するものである。これにより、データ書込制御部２は、データ読出制御部１６からの読出完了信号ＲＥが入力される時点まで、次のフレームの書込みの開始を待機させることが可能である。
書込み待ち信号出力制御回路３は、画像書込み部１から与えられるＷＴ出力制御信号ＷＴＯＣに応じて、画像書込み部１に書込み待ち信号ＷＴを出力するかどうかを切り替える機能を有する。即ち、ＷＴ出力制御信号ＷＴＯＣがロー出力であった場合は、画像書込み部１に対して書込み待ち信号ＷＴの出力を禁止されていることを意味しているので、以後は、ハイ出力のＷＴ出力制御信号ＷＴＯＣが与えられるまで、画像書込み部１に対する書込み待ち信号ＷＴの出力を停止する。逆に、ＷＴ出力制御信号ＷＴＯＣがハイ出力であった場合は、画像書込み部１に対して書込み待ち信号ＷＴの出力を許可されていることを意味しているので、以後は、ロー出力のＷＴ出力制御信号ＷＴＯＣが与えられるまで、適宜、画像書込み部１に対する書込み待ち信号ＷＴの出力を実行する。
データ読出制御部１６は、フレームメモリ１４に一時記憶された画像データを読み出して表示パネルモジュール部１３に転送すると共に、読み出しが完了した旨を意味する読出完了信号ＲＥをデータ書込制御部２に出力する。
同期化回路１７は、表示パネルモジュール部１３からのフレーム同期信号ＦＳと、データ書込制御部２からの書込完了信号ＷＥとが入力され、フレーム同期信号ＦＳに同期させるようにして、読出開始信号ＲＫをデータ読出制御部１６に出力する。
表示パネルモジュール部１３は、画像データをフレーム毎に一時的に記憶するモジュール内フレームメモリ１８と、画像を表示する表示パネル１９と、この表示パネル１９の表示駆動を行う信号電極駆動回路２０及び走査電極駆動回路２１とを備える。
このうち、信号電極駆動回路２０は、信号電極駆動回路２０からモジュール内フレームメモリ１８の記憶内容を読み出すための読出制御信号ＲＣを生成してモジュール内フレームメモリ１８に向けて出力すると共に、フレーム同期信号ＦＳを生成して走査電極駆動回路２１及び同期化回路１７に出力し、さらにライン同期信号ＬＳを生成して走査電極駆動回路２１に出力する。
また、走査電極駆動回路２１は、フレーム同期信号ＦＳおよびライン同期信号ＬＳに基づいて、表示パネル１９の走査電極に対する制御信号を生成して出力するようになっている。
尚、信号電極駆動回路２０及び走査電極駆動回路２１は、表示パネル１９の表示駆動を行う表示駆動回路として機能する。
＜動作＞
次に、マトリクス型表示装置１１の動作を説明する。
画像書込み部１は、使用しているアプリケーションの種類により、ＷＴ出力制御信号ＷＴＯＣをハイ出力とするかロー出力とするかを決定する。具体的に、高速の描画が必要でない静止画の表示等の場合には、書込み待ち信号出力制御回路３からの書込み待ち信号ＷＴの出力を許可するべく、画像書込み部１は、ＷＴ出力制御信号ＷＴＯＣをハイ出力する。逆に、例えばＪａｖａ（登録商標）や、カメラから入力された画像を表示するためのアプリケーション等を用いた場合等の、高速の描画が必要な画像（動画像等）を表示したい場合には、書込み待ち信号出力制御回路３からの書込み待ち信号ＷＴの出力を禁止すべく、画像書込み部１は、ＷＴ出力制御信号ＷＴＯＣをロー出力する。
ここで、まず高速の描画が必要でない静止画の表示等の場合におけるマトリクス型表示装置１１の動作を、第２図のタイミングチャートを参照しながら説明する。尚、第２図（ａ）は外部の画像書込み部１から書込待ち信号出力制御回路３に入力される書込み待ち信号ＷＴの出力の許可、禁止を決定するＷＴ出力制御信号ＷＴＯＣ、同図（ｂ）は画像書込み部１から入力されてフレームメモリ１４に書き込まれる画像データＧＤ１、同図（ｃ）はデータ書込制御部２から同期化回路１７に与えられる書込完了信号ＷＥ、同図（ｄ）はデータ書込制御部２から外部に出力される書込待ち信号ＷＴ、同図（ｅ）は入力制御部１２のフレームメモリ１４から読み出されて表示パネルモジュール部１３のモジュール内フレームメモリ１８に転送される画像データＧＤ２、同図（ｆ）はデータ読出制御部１６からデータ書込制御部２に与えられる読出完了信号ＲＥ、同図（ｇ）は信号電極駆動回路２０から走査電極駆動回路２１及び同期化回路１７に与えられるフレーム同期信号ＦＳ、同図（ｈ）はモジュール内フレームメモリ１８から読み出されて信号電極駆動回路２０に入力される画像データＧＤ３をそれぞれ示している。
まず、高速の描画が必要でない静止画の表示等の場合には、書込み待ち信号出力制御回路３からの書込み待ち信号ＷＴの出力を許可するべく、第２図（ａ）に示したように、画像書込み部１は、ＷＴ出力制御信号ＷＴＯＣをハイ出力する。この場合、画像書込み部１からのＷＴ出力制御信号ＷＴＯＣがハイ出力であることから、書込み待ち信号出力制御回路３は、書込み待ち信号ＷＴの出力が許容されていると判断する。
そして、第１図において、外部の画像書込み部１からマトリクス型表示装置１１の入力制御部１２に画像データ（Ａ）がＧＤ１として入力されると、この画像データＧＤ１は、データ書込制御部２により制御されて一旦フレームメモリ１４に記憶される。
ここで、第２図（ｂ）に示したように、画像データＧＤ１のフレームメモリ１４への記憶処理がタイミングｔ１で終了すると、第２図（ｃ）に示したように、ｔ１のタイミングで、書込完了信号ＷＥがデータ書込制御部２から同期化回路１７に出力される。
また、画像書込み部１からのＷＴ出力制御信号ＷＴＯＣがハイ出力であることから、データ書込制御部２の書込み待ち信号出力制御回路３は、書込み待ち信号ＷＴの出力が許容されていると判断しているので、上記のタイミングｔ１において、次のフレームの画像データ（Ｂ）をフレームメモリ１４に書き込まないように、第２図（ｄ）に示したように、書込待ち信号ＷＴを画像書込み部１に出力する。
同期化回路１７は、データ書込制御部２から書込完了信号ＷＥが与えられた時点で、リセットされて待ち状態に移行し、第２図（ｇ）に示したフレーム同期信号ＦＳが最初に入力されるまで待機する。
ところで、表示パネルモジュール部１３内の信号電極駆動回路２０は、図示しない発振回路によって発生された基準信号に基づいて、読出制御信号ＲＣを生成してモジュール内フレームメモリ１８に向けて出力すると共に、フレーム同期信号ＦＳ（第２図（ｇ））をタイミングｔ３で走査電極駆動回路２１及び同期化回路１７に出力し、さらにライン同期信号ＬＳを生成して走査電極駆動回路２１に出力している。
走査電極駆動回路２１では、フレーム同期信号ＦＳおよびライン同期信号ＬＳに基づいて、表示パネル１９の走査電極に対する制御信号を生成して出力する。
そして、フレーム同期信号ＦＳ（第２図（ｇ））が同期化回路１７に入力されると、その入力されたタイミングｔ３に同期して、読出開始信号ＲＫがデータ読出制御部１６に出力される。すると、このタイミングｔ３で、データ読出制御部１６は、フレームメモリ１４に一時記憶された画像データＧＤ１を読み出し、画像データＧＤ２（第２図（ｅ））としてモジュール内フレームメモリ１８に転送する。即ち、第２図（ｄ）〜（ｇ）において、モジュール内フレームメモリ１８に記憶された（ｎ＋２）番目の画像データを読出すためのフレーム同期信号ＦＳ（第２図（ｇ））の出力タイミングｔ３に同期させて、データ読出制御部１６の指示に基づいて、フレームメモリ１４からモジュール内フレームメモリ１８に対し、次の画像データＧＤ２（第２図（ｅ））の転送が行われる。
また、画像データＧＤ３（第２図（ｈ））は、フレーム同期信号ＦＳ（第２図（ｇ））のタイミングｔ３より遅延時間ＤＴ１だけ遅れたタイミングｔ４で、モジュール内フレームメモリ１８から信号電極駆動回路２０に出力される。
したがって、モジュール内フレームメモリ１８に記憶された（ｎ＋２）番目の画像データをＧＤ３として読み出す時点では、新規に転送されて記憶された画像データ（Ａ）をＧＤ３として読み出すことになり、画像データ読み出し中に１枚のフレームの途中で新規に転送された画像データに切り替わることが無くなる。
次の書き込みデータである画像データ（Ｂ）は、第２図（ｃ）の書込完了信号ＷＥのタイミングｔ１から、第２図（ｆ）の読出完了信号ＲＥが出力されるタイミングｔ５の間（即ち、書込待ち信号ＷＴがハイ出力となっている間）、フレームメモリ１４への書込みが行なわれない。
そして、タイミングｔ５で読出完了信号ＲＥ（第２図（ｆ））がデータ読出制御部１６からデータ書込制御部２に与えられると、書込待ち信号ＷＴ（第２図（ｄ））はロー出力に切り替わる。これにより、タイミングｔ５の時点で、画像書込み部１からの次のフレームの画像データ（Ｂ）（第２図（ｂ））が、フレームメモリ１４に書込まれる。
ここで、画像データＧＤ２（第２図（ｅ））は、フレーム同期信号ＦＳのタイミングｔ３に同期して入力制御部１２から表示パネルモジュール部１３に与えられる。また、（ｎ＋２）番目の画像データＧＤ３（第２図（ｈ））は、タイミングｔ３からＤＴ１だけ遅延したタイミングｔ４に同期して読み出される。フレーム同期信号ＦＳ（第２図（ｇ））のタイミングｔ３は、画像データＧＤ３の出力が開始されるタイミングｔ４よりＤＴ１だけ先行するだけであるので、第２図（ｈ）の（ｎ＋１）フレーム目の画像データＧＤ３（第２図（ｈ））は、転送中の画像データ（Ａ）のフレームの途中で切り替わることはない。
また、ｔ５のタイミングでフレームメモリ１４に書込まれた次のフレームの画像データ（Ｂ）については、モジュール内フレームメモリ１８から画像データ（Ａ）が読み出された次のフレーム同期信号ＦＳのタイミングｔ６で、モジュール内フレーム１８への転送が開始される。
モジュール内フレームメモリ１８に書込まれた画像データ（Ｂ）は、（ｎ＋３）番目の画像データＧＤ３（第２図（ｈ））として、タイミングｔ６からＤＴ１だけ遅延したタイミングｔ７に同期して読み出される。フレーム同期信号ＦＳ（第２図（ｇ））のタイミングｔ６は、画像データＧＤ３の出力が開始されるタイミングｔ７よりＤＴ１先行するだけであるので、第２図（ｈ）の（ｎ＋２）フレーム目の画像データＧＤ３（第２図（ｈ））は、転送中の画像データ（Ｂ）のフレーム途中で切り替わることは無い。
このようにして、マトリクス型表示装置１１では、表示パネル１９のフレーム周期と同期されて画像データＧＤ２（第２図（ｅ））がフレームメモリ１４からモジュール内フレームメモリ１８に転送されるため、モジュール内フレームメモリ１８への画像データＧＤ２（第２図（ｅ））の転送処理と、モジュール内フレームメモリ１８から信号電極駆動回路２０への画像データＧＤ３（第２図（ｈ））の読み出し処理が、モジュール内フレームメモリ１８内の同一アドレスを対照として一致して行われるのを防止できる。このことから、表示パネル１９に表示される画像の１フレームの途中で次の１フレームの画像に切り替わるのを防止するようにデータ転送を制御することから、動画像やグラフィックス画像を表示させたときに、１画面の上部と下部の画像内容が時間的にずれる事態が発生するのを防止でき、なめらかな映像を表示することができる。
次に、例えばＪａｖａ（登録商標）等、高速描画が必要となる場合のマトリクス型表示装置１１の動作を説明する。
高速描画を必要とするアプリケーションが起動されて画像を描画する場合、データ書込制御部２の書込み待ち信号出力制御回路３から書込み待ち信号ＷＴが与えられない限り、画像データＧＤ１の周期が、第３図（ｂ）に示したように、第２図（ｂ）に示した波形より短く現れることがある。この場合において、上述のように、書込み待ち信号出力制御回路３に書込み待ち信号ＷＴの出力を許可すると、この書込み待ち信号ＷＴ（第２図（ｄ））がハイ状態の間、画像書込み部１からの画像データＧＤ１（第２図（ｂ））のフレームメモリ１４への書き込みが待たされることになり、描画速度が遅くなるという問題がある。アプリケーションの種類によっては、７０フレーム／ｓｅｃ以上の描画速度が必要な場合があり、このようなアプリケーションを例えば、６０フレーム／ｓｅｃ程度の速度でしか画像の更新ができない表示モジュールに同期させると、書込み待ちが発生することにより描画速度が遅くなる。
そこで、高速描画を必要とする場合の表示におけるマトリクス型表示装置１１の動作の一例を、第３図のタイミングチャートを参照しながら説明する。なお、第３図（ａ）から（ｈ）の各図は、それぞれ第２図（ａ）から（ｈ）の各図に対応する。第３図において、画像書込み部１は、書込み待ち信号制御回路３からの書込待ち信号ＷＴの出力を禁止すべく、第３図（ａ）に示したように、ＷＴ出力制御信号ＷＴＯＣとしてロー信号を出力する。この場合、書込み待ち信号出力制御回路３は、画像書込み部１からのＷＴ出力制御信号ＷＴＯＣがロー出力であることから、画像書込み部１には書込み待ち信号ＷＴを与えない（即ち、書込み待ち信号ＷＴを常にロー出力に固定する）ことになる。
そうすると、第３図に示したタイミングｔ１においては、書込み待ち信号出力制御回路３からは書込み待ち信号ＷＴの出力が行われない。したがって、フレームメモリ１４から画像データ（Ａ）の読み出しが完了するか否かに拘わらず、画像書込み部１からのフレームメモリ１４への画像データ（Ｂ）の書き込みが開始されることになる。
この場合は、第３図（ｅ）に示したように、一旦フレームメモリ１４内に画像データ（Ａ）が格納された後に画像データＧＤ２として画像データ（Ａ）が表示パネルモジュール部１３に出力される各フレームの途中で、さらに新たなフレームの画像データ（Ｂ）が更新されることがある。したがって、モジュール内フレームメモリ１８に書込まれる画像データＧＤ２において、画像データ（Ａ）と画像データ（Ｂ）とが混在した途中で切れた画像が格納されることとなり、表示パネルモジュール１３に（ｎ＋２）番目として表示されるフレームは、画像データ（Ａ）と画像データ（Ｂ）とが混在した途中で切れた画像が表示されることとなる（第３図（ｈ））。しかし、画像書き込み部１からマトリクス型表示装置１１への画像データの書込みが待たされることはなくなり、アプリケーションの実行速度が遅くなることはなくなる。
さらに、高速描画を必要とする場合の表示におけるマトリクス型表示装置１１の動作の他の一例を、第４図のタイミングチャートを参照しながら説明する。なお、第４図（ａ）から（ｈ）の各図は、それぞれ第３図（ａ）から（ｈ）の各図に対応する。第４図の場合も第３図の場合と同様に、画像書込み部１は、書込み待ち信号制御回路３からの書込待ち信号ＷＴの出力を禁止すべく、ＷＴ出力制御信号ＷＴＯＣとしてロー信号を出力する（第４図（ａ））。この場合、書込み待ち信号出力制御回路３は、画像書込み部１からのＷＴ出力制御信号ＷＴＯＣがロー出力であることから、画像書込み部１には書込み待ち信号ＷＴを与えない（即ち、書込み待ち信号ＷＴを常にロー出力に固定する）ことになる。
そうすると、第４図に示したタイミングｔ１においては、書込み待ち信号出力制御回路３からは書込み待ち信号ＷＴの出力が行われない。したがって、フレームメモリ１４から画像データ（Ａ）の読み出しが完了するか否かに拘わらず、画像書込み部１からのフレームメモリ１４への画像データ（Ｂ）の書き込みが開始されることになる。
第４図に示したように、画像データ（Ｂ）の画像書込み部１からフレームメモリ１４のへ書込みタイミングが、画像データ（Ａ）の読出完了タイミングｔ５より遅い場合は、フレームメモリ１４からモジュール内フレームメモリ１８に転送される画像データＧＤ２は画像データ（Ａ）である。したがって、表示パネル１９に表示される画像が、異なるフレームの画像データが混在する、途中で途切れた画像となることはない（第４図（ｈ））。
さらに、画像データ（Ａ）の読出完了タイミングｔ５より遅いタイミング、かつ、ｔ５の後、初めて入力されるフレーム同期信号ＦＳのタイミングｔ６の前に、フレームメモリ１４に画像データ（Ｂ）と画像データ（Ｃ）が書き込まれる（第４図（ａ））。この場合、タイミグｔ６の時点で、フレームメモリ１４では画像データ（Ｂ）の上に画像データ（Ｃ）が上書きされている。したがって、画像データ（Ｃ）がフレームメモリ１４からモジュール内フレームメモリ１８に画像データＧＤ２として転送され（第４図（ｅ））、表示パネル１９に表示される画像データＧＤ３も画像データ（Ｃ）となる（第４図（ｈ））。すなわち、画像データ（Ｂ）はスキップされ、表示されない。
このように、書き込み待ち信号ＷＴがロー出力で固定され場合は、途中で切れた状態の画像が表示されたり、一部の画像がスキップされたりする場合が生じ得る。しかし、画像書込み部１から与えられる画像データＧＤ１のフレーム速度に対応して描画を行うことが可能となり、高速な画像を表示パネルモジュール部１３で描画することができる。
これにより、例えば、描画速度が遅くなるとアプリケーション自体の実行速度が遅くなるようなアプリケーションを使用する場合に、描画速度をアプリケーション側に対応させることが可能となり、アプリケーション側の処理の遅延を防止できる。また、高速描画が好ましい画像データＧＤ１を、画像書込み部１から与えられるフレーム速度で表示パネルモジュール部１３に表示することができる。
第２の実施の形態
＜構成＞
第５図はこの発明の第２の実施の形態に係るマトリクス型表示装置を示すブロック図である。尚、第５図では第１の実施の形態と同様の機能を有する要素について同一符号を付している。
まず、この実施の形態のマトリクス型表示装置が、上記第１の実施の形態と異なる点を説明する。このマトリクス型表示装置は、第５図の如く、信号電極駆動回路２０から出力されるフレーム同期信号ＦＳをデータ書込制御部２２の書込み待ち信号出力制御回路２３に入力するよう構成されている。書込み待ち信号出力制御回路２３は、このフレーム同期信号ＦＳに対して、画像書込み部１から与えられた画像データＧＤ１がフレームメモリ１４に書込まれた場合に、上記の実施の形態１で説明した書込み待ち信号ＷＴ（第５図では図示省略）を生成する。ただし、この書込み待ち信号ＷＴは、書込み待ち信号出力制御回路３の内部から即座に外部へ出力されるのではなく、後述のように、書込待ち許否フラグＷＴＯＦＦのハイ／ロー状態によって変換される。
書込み待ち信号出力制御回路２３は、フレーム同期信号ＦＳに基づいて、所定期間内における、画像書込み部１からの画像データＧＤ１のフレームメモリ１４に対する書込み頻度を検出し、この書込み頻度が多いか否かによって、書込み待ち信号出力制御回路３の内部で、書込待ち許否フラグＷＴＯＦＦをハイ状態、またはロー状態に切り換える。具体的には、書込み待ち信号出力制御回路２３において、フレーム同期信号ＦＳに同期したタイミングに基づいて、書込み待ち信号ＷＴの発生回数を常に判断しており、発生回数が所定の基準回数ｍ以上発生している場合は、画像データＧＤ１の書込み頻度が所定の基準より多いと判断し、書込待ち許否フラグＷＴＯＦＦをハイ状態とする。一方、書込み待ち信号ＷＴの発生回数が所定の基準回数ｍ以下の場合は、書込み頻度が所定の基準回数より少ないと判断し、書込待ち許否フラグＷＴＯＦＦをロー状態とする。なお、所定の基準回数ｍの検出は、フレーム同期信号ＦＳの１周期を基準としてもよく、所定の複数周期を基準としてもよい。
書込待ち許否フラグＷＴＯＦＦがロー状態の場合、書込み待ち信号出力制御回路２３は、ハイ出力である書込待ち信号ＷＴを、第２の書き込み待ち信号ＷＴ２として、ハイ出力のまま画像書込み部１に出力する。一方、書込待ち許否フラグＷＴＯＦＦがハイ状態の場合には、書込待ち信号ＷＴがハイ出力となっても、画像書込み部１に第２の書込待ち信号ＷＴ２をロー出力する。
書込み待ち信号出力制御回路２３から与えられた第２の書込み待ち信号ＷＴ２がロー出力の場合、画像書込み部１は、次のフレームの画像データＧＤ１をフレームメモリ１４に送信して書き込みを行う。一方、第２の書込み待ち信号ＷＴ２がハイ出力の場合、次のフレームの画像データＧＤ１のフレームメモリ１４への出力を停止する。したがって、書込み待ち信号出力制御回路２３内において、書込み待ち許否フラグＷＴＯＦＦがハイ状態の場合、第２の書込み待ち信号ＷＴ２は常にロー出力となり、次のフレームの画像データＧＤ１のフレームメモリ１４への書込み待ちが発生しなくなる。
すなわち、書込み待ち信号ＷＴが所定の基準回数ｍ以上発生する場合は、高速の描画が必要であると判断する。この場合、書込み待ち許否フラグＷＴＯＦＦをハイ状態とし、書込み待ちの発生を防止することを可能とする。一方、書込み待ち信号ＷＴの発生回数が所定の基準回数ｍ以下の場合は、高速の描画が必要ではないと判断し、書込み待ち許否フラグＷＴＯＦＦをロー状態とし、画像書込み部１からの画像データの書込みを、適宜、待たせる。
その他の構成は、第１の実施の形態と同様であるため説明を省略する。
＜動作＞
上記のように構成されたマトリクス型表示装置の動作を、第６図のタイミングチャートを参照して説明する。なお、第６図（ａ）から（ｃ）、及び（ｅ）から（ｈ）の各図は、それぞれ第２図（ａ）から（ｃ）、及び（ｅ）から（ｈ）の各図に対応する。そして、第６図（ｄ１）はデータ書込制御部２２の書込み待ち信号出力制御回路２３内で生成される書込待ち信号ＷＴ、同図（ｄ２）は書込み待ち信号出力制御回路２３内で設定される書込み待ち許否フラグＷＴＯＦＦ、同図（ｄ３）は書込み待ち信号ＷＴ、及び書込み待ち許否フラグＷＴＯＦＦに基づいて生成されて画像書込み部１に与えられる第２の書込み待ち信号ＷＴ２をそれぞれ示している。
ところで、上述のように、書込み待ち信号出力制御回路２３は、フレーム同期信号ＦＳ（第６図（ｇ））に同期したタイミングで、書込み待ち信号ＷＴ（第６図（ｄ１））の発生回数を常に判断している。そして、書込み待ち信号ＷＴの発生回数が所定の基準回数以上であると判断した場合は、画像データＧＤ１の書込み頻度が所定の基準より多いと判断し、書込待ち許否フラグＷＴＯＦＦをハイ状態とする。一方、書込み待ち信号ＷＴの発生回数が所定の基準回数ｍ以下の場合は、書込み頻度が所定の基準回数より少ないと判断し、書込待ち許否フラグＷＴＯＦＦをロー状態とする。
なお、基準回数ｍは、アプリケーションの種類により、最適な値を設定する。
まず、書込待ち許否フラグＷＴＯＦＦがロー状態の場合、すなわち、書込み待ち信号ＷＴ（第６図（ｄ１））の発生回数が所定の基準回数以下である場合について説明する。
画像書込み部１は、第６図中の第１のフレーム画像データ（Ａ）のタイミングでフレームメモリ１４に画像データＧＤ１（第６図（ｂ））を書込む。書込みが完了すると、データ書込制御部２２は書込完了信号ＷＥ（第６図（ｃ））をタイミングｔ１で同期化回路１７に出力する。これと同時に、データ書込制御部２２内の書込み待ち信号出力制御回路２３は、画像書込み部１が次の画像データをフレームメモリ１４書込まないように指示するための書込待ち信号ＷＴを生成する。
この時点で、書込み待ち信号出力制御回路２３内で設定している書込み待ち許否フラグＷＴＯＦＦ（第６図（ｄ２））がロー状態である場合、ハイ出力である書込待ち信号ＷＴ（第６図（ｄ１））を、第２の書き込み待ち信号ＷＴ２（第６図（ｄ３））として、ハイ出力のまま画像書込み部１に出力する。
次に、信号電極駆動回路２０から与えられるフレーム同期信号ＦＳ（第６図（ｇ））に基づいて出力された読出開始信号ＲＫのタイミングｔ３で、データ読出制御部１６は、フレームメモリ１４内に格納された画像を画像データＧＤ２（第６図（ｅ））として読み出し始め、この画像データＧＤ２を表示パネルモジュール部１３に転送する。この際の表示パネルモジュール部１３内の処理は、上述の実施の形態１と同様であるため、ここではその説明を省略する。
続いて、画像データＧＤ２（第６図（ｅ））の読み出しが完了するタイミングｔ５で、データ読出制御部１６は、読出完了信号ＲＥ（第６図（ｆ））をデータ書込制御部２２にハイ出力する。
データ書込制御部２２は、ハイ出力の読出完了信号ＲＥ（第６図（ｆ））が入力された時点で、書込み待ち信号ＷＴ（第６図（ｄ１））をロー出力に切り換え、そのまま第２の書込み待ち信号ＷＴ２（第６図（ｄ３））として画像書込み部１に与える。第２の書込み待ち信号ＷＴ２（第６図（ｄ３））がロー出力に切り替わったことに応じて、画像書込み部１による、次のフレーム（Ｂ）の画像データＧＤ１（第６図（ｂ））のフレームメモリ１４への書込みが可能となる。
次に、画像書込み部１からの画像データの書き込みが所定の基準回数ｍ以上と検出され、書込み待ちフラグＷＴＯＦＦがハイ状態に切り替わる場合について説明する。例えば、第６図（ｂ）に示すように、画像データＧＤ１の第１のフレーム（Ａ）、第２のフレーム（Ｂ）及び第３のフレーム（Ｃ）のフレームメモリ１４への書き込みの間隔が短い場合、書込み待ち信号ＷＴは第６図（ｄ１）のように短い間隔でハイ出力される。
このように、書込み待ち信号ＷＴが短い間隔で発生し、フレーム同期信号ＦＳ（第６図（ｈ））に基づいた所定期間内の発生回数が基準回数ｍ以上となった場合は、書込み待ち信号出力制御回路２３は、書込み待ち許否フラグＷＴＯＦＦ（第６図（ｄ２））をハイ状態に切り換える。
書込み待ち許否フラグＷＴＯＦＦ（第６図（ｄ２））がハイ状態である場合、書込み待ち信号ＷＴ（第６図（ｄ１））がハイ出力であるのか、ロー出力であるかにかかわらず、書込み待ち信号出力制御回路２３は画像書込み部１に対し、第２の書込み待ち信号ＷＴ２（第６図（ｄ３））をロー出力する。第２の書込み待ち信号ＷＴ２（第６図（ｄ３））がロー出力を維持した状態のときは、画像書込み部１は、フレーム同期信号ＦＳ（第６図（ｇ））の周期に拘わらず、次のフレーム（Ｄ）の画像データＧＤ１（第６図（ｂ））をフレームメモリ１４に書き込む。したがって、次のフレーム（Ｄ）の画像データＧＤ１（第６図（ａ））のフレームメモリ１４への書込み待ちが発生しなくなる。
その後、書込み待ち信号出力制御回路２３は、フレーム同期信号ＦＳ（第６図（ｇ））に基づいて、書込待ち信号ＷＴのロー出力を検出すると、書込み待ち許否フラグＷＴＯＦＦ（第６図（ｄ２））をロー状態に切り換える。次に、第５のフレーム（Ｅ）のタイミングで、画像書込み部１から与えられる画像データＧＤ１（第６図（ａ））をフレームメモリ１４に書き込むことによって生成される書込待ち信号ＷＴ（第６図（ｃ））は、そのまま第２の書込み待ち信号ＷＴ２（第６図（ｅ））として書込み待ち信号出力制御回路２３から画像書込み部１に出力される。このように、書込み待ち許否フラグＷＴＯＦＦ（第６図（ｄ））がロー状態である場合は、画像書込み部１はそれほど速い描画を必要としていないと判断できる。
このように、所定期間内における、画像書込み部１からフレームメモリ１４への画像データＧＤ１の書込み回数が所定の基準回数より多い場合は、高速描画が必要な場合と判断し、書込待ち許否フラグＷＴＯＦＦをハイ状態に切り替える。そして、書込待ち許否フラグＷＴＯＦＦがハイ状態の場合は、書込み待ち信号ＷＴがハイ出力されても、画像書込み部１に対し、第２の書込み待ち信号をロー出力し、画像書込み部１からの画像データ書き込みを禁止しない。これにより、画像データの書込み待ちが発生しない。
一方所定期間内における、画像書込み部１からフレームメモリ１４への画像データＧＤ１の書込み回数が所定の基準回数よ少ない場合は、高速描画が必要でない場合と判断し、書込待ち許否フラグＷＴＯＦＦをロー状態に切り替える。そして、書込待ち許否フラグＷＴＯＦＦがロー状態の場合は、書込み待ち信号ＷＴの出力をそのまま第２の書込み待ち信号として画像書込み部１に出力する。画像書込み部１は、必要であれば適宜、画像データ書き込みを待たせる。
以上のように、データ書込制御部２２内の書込み待ち信号出力制御回路２３で画像書込み部１の画像書込みの頻度を検出し、画像書込み部１が高速の描画を必要とすると判断した場合は、書き込み待ち信号ＷＴと書込待ち許否フラグＷＴＯＦＦとに基づいて、ロー出力の第２の書込み待ち信号ＷＴ２を画像書込み部１に与える。その結果、画像書込み部１は、書き込みを待つことなく、画像データＧＤ１をフレームメモリ１４に書込むことが可能となる。
第３の実施の形態
上述した第２の実施の形態のマトリクス型表示装置では、データ書込制御部２２の書込み待ち信号出力制御回路２３において、書込み待ち許否フラグＷＴＯＦＦの状態に応じて第２の書込み待ち信号ＷＴ２を出力するか否かを制御し、この第２の書込み待ち信号ＷＴ２によって画像書込み部１からの画像データのフレームメモリ１４への書込みを待機させることにより、アプリケーションの実行速度を低下させない構成としていた。本実施の形態では、書込み待ち信号ＷＴと、書込み待ち許否フラグＷＴＯＦＦの両者を画像書込み部１に出力し、画像書込み部１にて両者の組合せに応じて、新たなフレームの画像データＧＤ１の書込み可否を決定する構成とした。
＜構成＞
第７図はこの発明の第３の実施の形態に係るマトリクス型表示装置を示すブロック図である。尚、第７図では第１及び第２の実施の形態と同様の機能を有する要素について同一符号を付している。
＜動作＞
画像書込み部１は、データ書込制御部３２からの書込み待ち信号ＷＴと書込み待ち許否信号（第２の実施の形態における「書込み待ち許否フラグ」）ＷＴＯＦＦとの両者が入力される。書込み待ち許否信号ＷＴＯＦＦがロー出力のときには、書込み待ち信号ＷＴを有効として処理して、この書込み待ち信号ＷＴに基づいて、画像データＧＤ１の出力の可否を決定する。即ち、書込待ち信号ＷＴがハイ出力のときには、次のフレームの画像データＧＤ１のフレームメモリ１４への書き込みを待機させる。一方、書込待ち信号ＷＴがロー出力のときには、次のフレームの画像データＧＤ１のフレームメモリ１４への書き込みを開始する。
一方、書込み待ち許否信号ＷＴＯＦＦがハイ出力のときには、入力される書込待ち信号ＷＴがロー出力の場合は勿論のこと、この書込み待ち信号ＷＴがハイ出力であったとしても、次のフレームの画像データＧＤ１をフレームメモリ１４に書き込む。
ここで、書込み待ち許否信号ＷＴＯＦＦは、書込み待ち信号出力制御回路３３から画像書込み部１に与えられる。この書込み待ち信号出力制御回路３３は、第２の実施の形態の書込み待ち信号出力制御回路２３と同様に、フレーム同期信号ＦＳに対する画像データＧＤ１の書込み頻度を検出して、フレーム１４への画像書き込みを許可するか待たせるかを制御する。
第７図のような構成のマトリクス型表示装置では、画像書込み部１が書込み待ち許否信号ＷＴＯＦＦと、書込み待ち信号ＷＴの状態に基づいて、画像データＧＤ１をフレームメモリ１４に書込むか否かを判断する。したがって、高速描画が必要でない場合は、書き込みを待たせることが可能となり、高速描画必要な場合は待つことなく、画像データの書き込みを行うことが可能となる。
第４の実施の形態
第８図はこの発明の第４の実施の形態に係るマトリクス型表示装置を示すブロック図である。尚、第８図では第１から第３の実施の形態と同様の機能を有する要素について同一符号を付している。
＜構成＞
まず、この実施の形態のマトリクス型表示装置が、上記第１の実施の形態と異なる点を説明する。このマトリクス型表示装置は、第８図の如く、信号電極駆動回路２０から出力されるフレーム同期信号ＦＳを、同期信号入力検出回路３４および同期信号切替回路３５に入力する構成としている。
同期信号入力検出回路３４は、フレーム同期信号ＦＳが入力されているか否かを検出し、検出した結果を同期信号検出結果信号ＦＳＤとして同期信号切替回路３５に出力する。
また、入力制御部１１は、フレーム同期信号ＦＳの代わりとして使用可能な擬似同期信号ＦＳ２を発生する擬似同期信号発生回路３６を備え、擬似同期信号ＦＳ２は同期信号切替回路３５に入力される。
同期信号切替回路３５には、表示パネルモジュール１３から出力されるフレーム同期信号ＦＳと、擬似同期信号発生回路３６から出力される擬似同期信号ＦＳ２と、同期信号入力検出回路３４から出力される同期信号入力検出信号ＦＳＤとが入力される。そして、同期信号切替回路３５は同期信号入力検出信号ＦＳＤに基づいて、フレーム同期信号ＦＳ、または擬似同期信号ＦＳ２のどちらか一方を選択し、切替後同期信号ＦＳＫとして同期化回路１７に出力する。
その他の構成は、第１の実施の形態と同様であるため、説明を省略する。
＜動作＞
上記のように構成されたマトリクス型表示装置の動作を説明する。なお、表示パネルモジュール部１３内の処理は、実施の形態１と同様であるので、説明は省略する。
まず、表示パネルモジュール部１３からフレーム同期信号ＦＳが同期信号入力検出回路３４および同期信号切替回路３５に入力される場合について説明する。フレーム同期信号ＦＳが同期信号入力検出部３４に入力されると、同期信号入力検出回路３４は、同期信号ＦＳが入力されていることを示すため、同期信号入力検出信号ＦＳＤをロー出力する。
擬似同期信号発生回路３６は、入力制御部１２等の内部回路（図示せず）が有するクロックを分周し、フレーム同期信号ＦＳに近い周波数の信号である擬似同期信号ＦＳ２を発生する。なお、入力制御部１２の構成によっては、擬似同期信号ＦＳ２がフレーム同期信号ＦＳに近い周波数である必要は無くなり、フレーム同期信号ＦＳより高い周波数の信号でもよい。擬似同期信号ＦＳ２は、擬似同期信号発生回路３６から出力され、同期信号切替回路３５に入力される。
同期信号入力検出回路３４から出力された同期信号入力検出信号ＦＳＤがロー出力の場合は、フレーム同期信号ＦＳが表示パネルモジュール部１３から同期信号切替回路３５に入力されている状態である。したがって、同期信号切替回路３５は、フレーム同期信号ＦＳを切替後同期信号ＦＳＫとして同期化回路１７に出力する。
このように、フレーム同期信号ＦＳが同期信号検出回路３４、同期信号切替回路３５に入力されている場合は、第８図に示したマトリクス型表示装置は実施の形態１で説明した装置と同様の動作をすることが可能であり、入力制御部１２から表示パネルモジュール１３に画像データＧＤ２を転送することが可能となる。
次に、表示パネルモジュール部１３からフレーム同期信号ＦＳが、同期信号入力検出回路３４、及び同期信号切替回路３５に入力されない場合について説明する。フレーム同期信号ＦＳが同期信号入力検出回路３４に入力されない場合、同期信号入力検出回路３４は、同期信号が入力されていないことを示すため、同期信号入力検出信号ＦＳＤをハイ出力する。
同期信号入力検出回路３４から出力された同期信号入力検出信号ＦＳＤがハイ出力の場合は、フレーム同期信号ＦＳが表示パネルモジュール部１３から同期信号切替回路３５に入力されていない状態である。したがって、同期信号切替回路３５は、擬似同期信号ＦＳ２を切替後同期信号ＦＳＫとして同期化回路１７に出力する。
なお、入力制御部１２における他の構成要素は、実施の形態１と同様の動作を行うので、説明を省略する。
このように、第８図に示した構成とすると、フレーム同期信号ＦＳが入力制御部１２に入力されない場合でも、擬似同期信号ＦＳ２により、フレームメモリ１４からモジュール内フレームメモリ１８への画像データＧＤ２の転送が可能となる。
なお、第２、第３の実施の形態に係るマトリクス型表示装置にも、同期信号入力検出回路３４、同期信号切替回路３５、擬似同期信号発生回路３６を追加することが可能である。
第５の実施の形態
第９図はこの発明の第５の実施の形態に係るマトリクス型表示装置を示すブロック図である。尚、第９図では第１から第４の実施の形態と同様の機能を有する要素について同一符号を付している。
＜構成＞
まず、第５の実施の形態のマトリクス型表示装置が、上記第１の実施の形態と異なる点を説明する。このマトリクス型表示装置は、第９図の如く、表示パネルモジュール１３の他に、第２の表示モジュール１３０を備える。
第２の表示モジュール１３０は、表示モジュール１３と同様に、その内部に第２のモジュール内フレームメモリ１８０、第２の表示パネル１９０、信号電極駆動回路２００、及び走査電極駆動回路２１０とを備える。第２の信号電極駆動回路２００は、第２モジュール内フレームメモリに対し読出制御信号ＲＣＡを出力し、第２の走査電極駆動回路２１０に対しライン同期信号ＬＳＡとフレーム同期信号ＦＳＡとを出力する。なお、フレーム同期信号ＦＳＡは、同期信号選択回路３０にも出力される。
さらに、入力制御部１２は、表示パネルモジュール１３からのフレーム同期信号ＦＳと、第２の表示パネルモジュール１３０からのフレーム同期信号ＦＳＡとが入力される同期信号選択回路３０を備える。同期信号選択回路３０は、画像書込み部１からのフレーム同期選択信号ＦＦＳに基づいてフレーム同期信号ＦＳまたはフレーム同期信号ＦＳＡのどちらかを選択し、選択した信号を選択後フレーム同期信号ＦＳ３として同期化回路１７に出力する。
その他の構成は、第１の実施の形態と同様であるため、説明を省略する。
＜動作＞
上記のように構成されたマトリクス型表示装置の動作を、第１０図のタイミングチャートを参照して説明する。なお、第１０図（ａ）から（ｅ）、及び（ｆ）の各図は、それぞれ第２図（ａ）から（ｅ）、及び（ｆ）の各図に対応する。そして、第１０図（ｋ１）はデータ読出制御部１６が表示パネルモジュール部１３内のモジュール内フレームメモリ１８に対し出力する第１の選択信号ＣＳ１、同図（ｋ２）はデータ読出制御部１６が第２の表示パネルモジュール部１３０内のモジュール内フレームメモリ１８０に対し出力する第２の選択信号ＣＳ２、同図（ｇ１）は信号電極駆動回路２０から走査電極駆動回路２１及び同期化回路１７に与えられるフレーム同期信号ＦＳ、同図（ｇ１）は信号電極駆動回路２００から走査電極駆動回路２１０及び同期化回路１７に与えられる第２のフレーム同期信号ＦＳ２、同図（ｇ３）は、同期信号選択回路３０が同期化回路１７に対し出力する選択後フレーム同期信号ＦＳ３、同図（ｈ１）はモジュール内フレームメモリ１８から読み出されて信号電極駆動回路２０に入力される画像データＧＤ３、同図（ｈ２）は第２のモジュール内フレームメモリ１８０から読み出されて第２の信号電極駆動回路２００に入力される画像データＧＤ３０をそれぞれ示している。
本実施の形態におけるマトリクス型表示装置では、入力制御部１２の動作を同期信号選択回路３０で選択されたフレーム同期信号ＦＳか第２のフレーム同期信号ＦＳ２のどちらか一方に同期させる。したがって、選択された信号を出力している表示パネルモジュールが、高速の描画が必要でない画像を表示する場合もありえるので、書込み待ち信号出力制御回路３から書込み待ち信号ＷＴを許可するべく、第１０図（ａ）に示したように、画像書込み部１は、ＷＴ出力制御信号ＷＴＯＣとしてハイ信号を出力する。この場合、書込み待ち信号出力制御回路３は、画像書込み部１からのＷＴ出力制御信号ＷＴＯＣがハイ出力であることから、書込み待ち信号ＷＴの出力が許容されていると判断する。同期信号選択回路３０では、フレーム同期信号ＦＳが選択されているとする。
また、第１０図（ｈ１）の（Ａ）は予めモジュール内メモリ１８に書込まれ表示パネル１９に表示されている画像、同図（ｈ２）の（Ｘ）は、予め第２のモジュール内メモリ１８０に書込まれ第２の表示パネル１９０に表示されている画像をそれぞれ示している。
そして、第９図において、外部の画像書込み部１からマトリクス型表示装置１１の入力制御部１２に表示モジュール１３用の画像データ（Ｂ）がＧＤ１として入力されると、この画像データＧＤ１は、データ書込制御部２により制御されて一旦フレームメモリ１４に記憶される。
ここで、第１０図（ｂ）に示したように、画像データＧＤ１のフレームメモリ１４への記憶処理がタイミングｔ１で終了すると、第１０図（ｃ）に示したように、ｔ１のタイミングで、書込完了信号ＷＥがデータ書込制御部２から同期化回路１７に出力される。
また、データ書込制御部２の書込み待ち信号出力制御回路３は、画像書込み部１からのＷＴ出力制御信号ＷＴＯＣがハイ出力であることから、書込み待ち信号ＷＴの出力が許容されていると判断しているので、上記のタイミングｔ１において、次のフレームの画像データ（Ｃ）をフレームメモリ１４に書き込まないように、第１０図（ｄ）に示したように、書込待ち信号ＷＴを画像書込み部１に出力する。
ところで、表示パネルモジュール部１３内の信号電極駆動回路２０は、図示しない発振回路によって発生された基準信号に基づいて、読出制御信号ＲＣを生成してモジュール内フレームメモリ１８に向けて出力すると共に、フレーム同期信号ＦＳ（第１０図（ｇ１））をタイミングｔ３で走査電極駆動回路２１及び同期化回路１７に出力し、さらにライン同期信号ＬＳを生成して走査電極駆動回路２１に出力する。
同様に、第２の表示パネルモジュール部１３０内の第２の信号電極駆動回路２００は、信号電極駆動回路２０用の発振回路とは異なる発振回路によって発生された基準信号に基づいて、第２の読出制御信号ＲＣＡを生成して第２のモジュール内フレームメモリ１８に向けて出力すると共に、第２のフレーム同期信号ＦＳＡ（第１０図（ｇ２））を第２の走査電極駆動回路２１０及び同期化回路１７に出力し、さらに第２のライン同期信号ＬＳＡを生成して走査電極駆動回路２１に出力する。第２の走査電極駆動回路２１０では、第２のフレーム同期信号ＦＳＡおよび第２のライン同期信号ＬＳＡに基づいて、第２の表示パネル１９０の走査電極に対する制御信号を生成して出力する。
同期信号選択回路３０は、外部の画像書込み部１から入力されるフレーム同期信号選択制御信号ＦＳＳに従い、表示モジュール１３から出力されるフレーム同期信号ＦＳ（第１０図（ｇ１））を選択するよう制御されているので、同期信号選択回路３０はフレーム同期信号ＦＳを選択後フレーム同期信号ＦＳ３として同期化回路１７に出力する。
同期化回路１７は、データ書込制御部２から書込完了信号ＷＥが与えられた時点で、リセットされて待ち状態に移行し、第１０図（ｇ３）に示した選択後フレーム同期信号ＦＳ３が最初に入力されるまで待機することになる。
そして、選択後フレーム同期信号ＦＳ（第１０図（ｇ３））が同期化回路１７に入力されると、その入力されたタイミングｔ３に同期して、読出開始信号ＲＫがデータ読出制御部１６に出力される。すると、このタイミングｔ３で、データ読出制御部１６は、フレームメモリ１４に一時記憶された表示モジュール１３用の画像データＧＤ１を読み出すとともに第１の選択信号を出力し（第１０図（ｋ１））、読み出した画像データを画像データＧＤ２（第１０図（ｅ））としてモジュール内フレームメモリ１８に転送する。即ち、第１０図において、モジュール内フレームメモリ１８に記憶された（ｎ＋２）番目の画像データを読出すための選択後フレーム同期信号ＦＳ３（第１０図（ｇ３））の出力タイミングｔ３に同期させて、データ読出制御部１６の指示に基づいて、フレームメモリ１４からモジュール内フレームメモリ１８に対し、次の画像データＧＤ２（第１０図（ｅ））の転送が行われる。
また、画像データＧＤ３（第１０図（ｈ１））は、選択後フレーム同期信号ＦＳ３（第１０図（ｇ３））のタイミングｔ３より遅延時間ＤＴ１だけ遅れたタイミングｔ４で、モジュール内フレームメモリ１８から信号電極駆動回路２０に出力される。
したがって、モジュール内フレームメモリ１８に記憶された（ｎ＋２）番目の画像データをＧＤ３として読み出す時点では、新規に転送されて記憶された画像データ（Ｂ）をＧＤ３として読み出すことになり、画像データ読み出し中に１枚のフレームの途中で新規に転送された画像データに切り替わることが無くなる。
次の書き込みデータである画像データ（Ｃ）は、第１０図（ｃ）の書込完了信号ＷＥのタイミングｔ１から、第１０図（ｆ）の読出完了信号ＲＥが出力されるタイミングｔ５の間（即ち、書込待ち信号ＷＴがハイ出力となっている間）、フレームメモリ１４への書込みが行なわれない。
そして、タイミングｔ５で読出完了信号ＲＥ（第１０図（ｆ））がデータ読出制御部１６からデータ書込制御部２に与えられると、書込待ち信号ＷＴ（図２（ｄ））はロー出力に切り替わる。これにより、タイミングｔ５の時点で、画像書込み部１からの次のフレームの画像データ（Ｃ）（第１０図（ｂ））が、フレームメモリ１４に書込まれる。
ここで、画像データＧＤ２（第１０図（ｅ））は、選択後フレーム同期信号ＦＳ３のタイミングｔ３に同期して入力制御部１２から表示パネルモジュール部１３に与えられ、また、（ｎ＋２）番目の画像データＧＤ３（第１０図（ｈ１））は、タイミングｔ３からＤＴ１だけ遅延したタイミングｔ４に同期して読み出される。選択後フレーム同期信号ＦＳ３（第１０図（ｇ３））のタイミングｔ３は、画像データＧＤ３の出力が開始されるタイミングｔ４よりＤＴ１だけ先行するだけであるので、第１０図（ｈ１）の（ｎ＋１）フレーム目の画像データＧＤ３は、転送中の画像データ（Ｂ）のフレームの途中で切り替わることはない。
また、ｔ５のタイミングでフレームメモリ１４に書込まれた次のフレームの画像データ（Ｃ）については、モジュール内フレームメモリ１８から画像データ（Ｂ）が読み出された次の選択後フレーム同期信号ＦＳ３のタイミングｔ６で、モジュール内フレーム１８への転送が開始される。
このようにして、マトリクス型表示装置１１では、選択後フレーム同期信号ＦＳ３、この場合は表示パネル１９のフレーム周期ＦＳと同期させて画像データＧＤ２（第１０図（ｅ））がフレームメモリ１４からモジュール内フレームメモリ１８に転送されるため、モジュール内フレームメモリ１８への画像データＧＤ２（第１０図（ｅ））の転送処理と、モジュール内フレームメモリ１８から信号電極駆動回路２０への画像データＧＤ３（第１０図（ｈ１））の読み出し処理が、モジュール内フレームメモリ１８内の同一アドレスを対照として一致して行われるのを防止できる。このことから、表示パネル１９に表示される画像の１フレームの途中で次の１フレームの画像に切り替わるのを防止するようにデータ転送を制御することから、動画像やグラフィックス画像を表示させたときに、１画面の上部と下部の画像内容が時間的にずれる事態が発生するのを防止でき、なめらかな映像を表示することができる。
次に、第２の表示パネル１９０に表示される画像データに付いて説明する。上記で説明したように、同期信号選択回路３０で選択された信号は、フレーム同期信号ＦＳであり、第２のフレーム同期信号ＦＳＡではない。したがって、第１０図（ｂ）に示したように、画像データ（Ｙ）の第２のモジュール内フレームメモリ１８０への書込みは、第２のフレーム同期信号ＦＳＡとは非同期で行われることになり、第２の表示パネル１９０に表示される画像は、時間的にずれた部分が存在することとなる。
すなわち、仮に、フレームメモリ１４から第２のモジュール内フレームメモリ１９０への画像データの書込が、第２のフレーム同期信号ＦＳＡに同期して行われるとすると、第２のフレーム同期信号ＦＳＡが第１０図（ｇ２）のｔ８のタイミングで画像データ（Ｙ）をフレームメモリ１４から読み出し、第２のモジュール内フレームメモリに書込まれると、第１０図（ｈ２）に示すようにＤＴ２のタイミングだけ遅延して第２のモジュール内フレームメモリ１８０から画像データ（Ｙ）が（ｎ＋５）番目のデータとして、第２の表示パネル１９０に表示される。
しかしながら、フレーム同期信号ＦＳが選択後フレーム同期信号ＦＳ３として選択されているため、この場合は第１０図（ｇ３）のｔ９のタイミングで画像データ（Ｙ）がフレームメモリ１４から読み出され第２のモジュール内フレームメモリ１８０に書込まれることとなる。したがって、第２の表示パネル１９０に表示される（ｎ＋５）フレーム目の画像データは、第１０図（ｈ２）に示すように、１フレーム中に画像データ（Ｘ）と画像データ（Ｙ）とが切り替わるような画像が表示されることとなる。
第１０図（ｈ２）の（ｎ＋５）フレーム目のような画像データが、フレーム毎に画面全体が更新されるような画像、例えばカメラ画像等である場合には、画像の切れ目が目立ちやすくなり画像の品質が劣化する。しかし、第１０図（ｈ２）の（ｎ＋５）フレーム目のような画像データが更新領域が小さいような画像、例えば時計等の場合には、画像の切れ目はあまり目立たず、画像の品質劣化は大きくない。
すなわち、画像書込み部１は、フレーム同期信号選択制御信号ＦＳＳを同期信号選択部３０に出力し、表示パネルモジュール部１３からのフレーム同期信号ＦＳ、または表示パネルモジュール部１３０からのフレーム同期信号ＦＳＡのどちらかを選択させる。この際、フレームごとにカメラ画像等の画面全体または大部分が更新される画像を表示する表示モジュール部を選択させることにより、滑らかな画像を表示することが可能である。一方、選択されなかった他方の表示パネルに表示する画像は、通常、グラフィックス画像等の部分的な更新のみが必要な画像を表示する場合が多いので、画像の切れ目がわかりにくく、表示品位の劣化が小さい画像の表示を実現できる。
また、前記は使用しているアプリケーションの種類により、同期信号選択部３０で表示パネルモジュール部１３からのフレーム同期信号ＦＳまたは表示パネルモジュール部１３０からのフレーム同期信号ＦＳＡのどちらかを選択することにより、カメラ画像等の画面全体または大部分が更新される画像を表示する表示モジュールを優先させて、滑らかな画像を表示することとしたが、一方の表示モジュールが表示オフ状態、もしくは電源が入っていない状態にある場合は、他方の表示画像の内容に依らず画像を表示している表示パネルモジュール部からのフレーム同期信号を選択して、この選択後フレーム同期信号に同期して表示するように制御しても良い。
さらに、第４の実施の形態で説明したように、同期信号入力回路３４、同期信号切替回路３５、擬似同期信号発生回路３６を備える構成としてもよい。

この発明に係るマトリクス型表示装置は、画像書込み部から入力される画像データを少なくとも１フレーム以上記憶可能なフレームメモリと、フレームメモリへの画像データの書込みを待機させるための書込み待ち信号を画像書込み部に出力すると共に、画像書込み部から入力される画像データのフレーム毎のフレームメモリへの書込完了時に書込完了信号を出力するデータ書込制御回路と、書込完了信号とフレーム同期信号とに基づいて、読出開始信号を出力する同期化回路と、読出開始信号に基づいて、フレームメモリに記憶された画像データを読み出すデータ読出制御回路と、フレームメモリから読み出された画像データを記憶するモジュール内フレームメモリと、フレーム同期信号を出力すると共に、モジュール内フレームメモリに記憶された画像データを読み出し、画像データを表示させる表示パネルを駆動する表示駆動回路とを有することとしたものである。その結果、高速描画が必要なアプリケーションを起動する場合は書き込みを待たせることなく描画するので、描画速度の低下を防止することができる。一方、高速描画が必要でないアプリケーションを起動する場合は、必要であれば書込みを待たせるので、描画像の内容が時間的にずれる事態を防止することができる。

本発明は、マトリクス状に配列された交点に画素部が設けられたマトリクス型液晶パネルやマトリクス型蛍光表示パネル等の表示パネルを用いて画像を表示させる際のマトリクス型表示装置に係わり、特に、動画像やグラフィックス画像の高フレームレートの画像を表示する携帯電話装置等の携帯情報端末装置の表示部に用いられるマトリクス型表示装置及びその表示方法に関する。

従来のマトリクス型表示装置は、ＣＰＵ等の画像書込み手段から入力される画像データを、所定の表示パネルに表示するにあたって、内蔵のフレームメモリに画像データを一時的に記憶する。

ここで、フレームメモリから画像データを読み出して表示パネルに出力する際に、その画像データの１フレームの途中で、外部から入力される画像データが上書きされると、動画像や静止画を表示させたときに、１画面の上部と下部の画像内容が時間的にずれる事態が発生してしまう。

このような画像内容のずれを防止するために、従来、下記特許文献に記載のように、フレームメモリにおいて、各フレームの画像データの読み出しが終了するまで、マトリクス型表示装置側から外部の画像書込み手段側に書込み待ち信号を出力し、マトリクス型表示装置への画像データの入力を待機させることで、フレームメモリへの画像の書き込みを停止状態とし、これにより画像データの書き込みと読み出しの同期を適切に制御することで、表示パネルに出力される１フレームの画像データの途中で、外部から入力される画像データが上書きされることのないようにしていた。

特開２００２−１０８２６８号公報 特開２００２−１０８３１６号公報 特開２００２−２０２８８１号公報

これにより、動画像や静止画を表示させたときに、１画面内の上部と下部の画像内容が時間的にずれる事態が発生するのを防止でき、なめらかな映像を表示することができる。

従来のマトリクス型表示装置では、外部のＣＰＵ等の画像書込み手段からの画像データを書込む際に、フレームメモリからの画像の読出しが完了するまで次の画像の書込みが待たされることになる。

したがって、例えばＪａｖａ（登録商標）等の高速描画を必要とするアプリケーションが起動されて画像を描画する場合にも、画像データの書き込みが待たされることになり、描画速度が遅くなるという問題があった。

実際に、アプリケーションの種類によっては、７０フレーム／ｓｅｃ以上の描画を行うため、表示モジュールの読み出しに同期させた場合、表示モジュールのリフレッシュサイクル、例えば、６０フレーム／ｓｅｃ程度の速度でしか画像の更新ができず、書込み待ちをする事により描画速度が遅くなる問題がある。

そこで、この発明の課題は、画像書込みにおける描画速度および処理能力の低下を防止し得るマトリクス型表示装置及びその表示方法を提供することにある。

上記課題を解決すべく、この発明に係るマトリクス型表示装置は、画像書込み部から入力される画像データを少なくとも１フレーム以上記憶可能なフレームメモリと、当該フレームメモリへの画像データの書込みを待機させるための書込み待ち信号を前記画像書込み部に出力すると共に、当該画像書込み部から入力される画像データのフレーム毎の当該フレームメモリへの書込完了時に書込完了信号を出力するデータ書込制御回路と、前記書込完了信号とフレーム同期信号とに基づいて、読出開始信号を出力する同期化回路と、前記読出開始信号に基づいて、前記フレームメモリに記憶された画像データを読み出すデータ読出制御回路と、前記フレームメモリから読み出された画像データを記憶するモジュール内フレームメモリと、前記フレーム同期信号を出力すると共に、前記モジュール内フレームメモリに記憶された画像データを読み出し、当該画像データを表示させる表示パネルを駆動する表示駆動回路とを備え、前記データ書込制御回路は、前記画像書込み部から入力される出力制御信号の状態に基づいて、前記書込み待ち信号の出力の可否を決定することとしたものである。

この発明に係るマトリクス型表示装置は、画像書込み部から入力される画像データを少なくとも１フレーム以上記憶可能なフレームメモリと、フレームメモリへの画像データの書込みを待機させるための書込み待ち信号を画像書込み部に出力すると共に、画像書込み部から入力される画像データのフレーム毎のフレームメモリへの書込完了時に書込完了信号を出力するデータ書込制御回路と、書込完了信号とフレーム同期信号とに基づいて、読出開始信号を出力する同期化回路と、読出開始信号に基づいて、フレームメモリに記憶された画像データを読み出すデータ読出制御回路と、フレームメモリから読み出された画像データを記憶するモジュール内フレームメモリと、フレーム同期信号を出力すると共に、モジュール内フレームメモリに記憶された画像データを読み出し、画像データを表示させる表示パネルを駆動する表示駆動回路とを備え、前記データ書込制御回路は、前記画像書込み部から入力される出力制御信号の状態に基づいて、前記書込み待ち信号の出力の可否を決定することとしたものである。その結果、高速描画が必要なアプリケーションを起動する場合は書き込みを待たせることなく描画するので、描画速度の低下を防止することができる。一方、高速描画が必要でないアプリケーションを起動する場合は、必要であれば書込みを待たせるので、描画像の内容が時間的にずれる事態を防止することができる。

以下、本発明を図示した実施形態に基づいて説明する。

実施の形態１
＜構成＞
図１はこの発明の実施の形態１に係るマトリクス型表示装置１１を示すブロック図である。このマトリクス型表示装置１１は、図１の如く、ＣＰＵ等を備えた画像書込み部（画像データの外部の供給元）１で生成された動画像または静止画等の画像データが入力されて当該画像データを表示するもので、入力された画像データのタイミング等を制御する入力制御部１２と、入力された画像データを表示する表示パネルモジュール部１３とを備える。

画像書込み部１は、入力制御部１２内の後述する書込み待ち信号出力制御回路３に対して、ＷＴ出力制御信号（出力制御信号）ＷＴＯＣを送信できるようになっている。このＷＴ出力制御信号ＷＴＯＣは、入力制御部１２からの書込待ち信号ＷＴの送信を許可するか否かを設定するための信号であって、ｊａｖａ(登録商標)等のアプリケーションを用いた高速の描画が必要な画像（動画像等）を表示したい場合には、書込み待ち信号出力制御回路３から書込み待ち信号ＷＴを出力しないようにＷＴ出力制御信号ＷＴＯＣとしてロー出力する。一方、静止画の表示等の高速の描画が必要でない場合には、書込み待ち信号出力制御回路３から書込み待ち信号ＷＴの出力を許可するようにＷＴ出力制御信号ＷＴＯＣとしてハイ出力する。

入力制御部１２は、入力する画像データを少なくともフレーム単位で一時的に記憶するフレームメモリ１４と、マイクロプロセッサ、アドレスバス、データバス、および制御線等を備える回路部とから構成されている。そして、マイクロプロセッサを含む回路部は、ソフトウェアプログラムに従って機能する要素として、フレームメモリ１４への画像データＧＤ１の書き込みを制御するデータ書込制御部２と、フレームメモリ１４からの画像データＧＤ２の読み出しを制御するデータ読出制御部１６と、データ書込制御部２及びデータ読出制御部１６の同期制御を行う同期化回路１７とを備える。
データ書込制御部２は、データ読出制御部１６からの読出完了信号（後述）ＲＥが与えられた時点で画像書込み部１から与えられた画像データＧＤ１のフレームメモリ１４への書き込みを開始するよう制御する機能と、フレームメモリ１４への画像データＧＤ１の書き込みが終了した時点で同期化回路１７に書込完了信号ＷＥを出力する機能とを備えている。

そして、このデータ書込制御部２は、その内部に、外部の画像書込み部１に対して適宜書込待ち信号ＷＴを出力するための書込み待ち信号出力制御回路３を備える。

この書込み待ち信号出力制御回路３は、フレームメモリ１４に書き込まれた画像データが表示パネルモジュール部１３（具体的には後述のモジュール内フレームメモリ１８）に転送されるまで、次のフレームの画像をフレームメモリ１４に書き込みを行なわないように、画像書込み部１に対して書込待ち信号ＷＴを出力するものである。これにより、データ書込制御部２は、データ読出制御部１６からの読出完了信号ＲＥが入力される時点まで、次のフレームの書込みの開始を待機させることが可能である。

書込み待ち信号出力制御回路３は、画像書込み部１から与えられるＷＴ出力制御信号ＷＴＯＣに応じて、画像書込み部１に書込み待ち信号ＷＴを出力するかどうかを切り替える機能を有する。即ち、ＷＴ出力制御信号ＷＴＯＣがロー出力であった場合は、画像書込み部１に対して書込み待ち信号ＷＴの出力を禁止されていることを意味しているので、以後は、ハイ出力のＷＴ出力制御信号ＷＴＯＣが与えられるまで、画像書込み部１に対する書込み待ち信号ＷＴの出力を停止する。逆に、ＷＴ出力制御信号ＷＴＯＣがハイ出力であった場合は、画像書込み部１に対して書込み待ち信号ＷＴの出力を許可されていることを意味しているので、以後は、ロー出力のＷＴ出力制御信号ＷＴＯＣが与えられるまで、適宜、画像書込み部１に対する書込み待ち信号ＷＴの出力を実行する。

データ読出制御部１６は、フレームメモリ１４に一時記憶された画像データを読み出して表示パネルモジュール部１３に転送すると共に、読み出しが完了した旨を意味する読出完了信号ＲＥをデータ書込制御部２に出力する。

同期化回路１７は、表示パネルモジュール部１３からのフレーム同期信号ＦＳと、データ書込制御部２からの書込完了信号ＷＥとが入力され、フレーム同期信号ＦＳに同期させるようにして、読出開始信号ＲＫをデータ読出制御部１６に出力する。

表示パネルモジュール部１３は、画像データをフレーム毎に一時的に記憶するモジュール内フレームメモリ１８と、画像を表示する表示パネル１９と、この表示パネル１９の表示駆動を行う信号電極駆動回路２０及び走査電極駆動回路２１とを備える。

このうち、信号電極駆動回路２０は、信号電極駆動回路２０からモジュール内フレームメモリ１８の記憶内容を読み出すための読出制御信号ＲＣを生成してモジュール内フレームメモリ１８に向けて出力すると共に、フレーム同期信号ＦＳを生成して走査電極駆動回路２１及び同期化回路１７に出力し、さらにライン同期信号ＬＳを生成して走査電極駆動回路２１に出力する。

また、走査電極駆動回路２１は、フレーム同期信号ＦＳおよびライン同期信号ＬＳに基づいて、表示パネル１９の走査電極に対する制御信号を生成して出力するようになっている。

尚、信号電極駆動回路２０及び走査電極駆動回路２１は、表示パネル１９の表示駆動を行う表示駆動回路として機能する。

＜動作＞
次に、マトリクス型表示装置１１の動作を説明する。
画像書込み部１は、使用しているアプリケーションの種類により、ＷＴ出力制御信号ＷＴＯＣをハイ出力とするかロー出力とするかを決定する。具体的に、高速の描画が必要でない静止画の表示等の場合には、書込み待ち信号出力制御回路３からの書込み待ち信号ＷＴの出力を許可するべく、画像書込み部１は、ＷＴ出力制御信号ＷＴＯＣをハイ出力する。逆に、例えばＪａｖａ（登録商標）や、カメラから入力された画像を表示するためのアプリケーション等を用いた場合等の、高速の描画が必要な画像（動画像等）を表示したい場合には、書込み待ち信号出力制御回路３からの書込み待ち信号ＷＴの出力を禁止すべく、画像書込み部１は、ＷＴ出力制御信号ＷＴＯＣをロー出力する。

ここで、まず高速の描画が必要でない静止画の表示等の場合におけるマトリクス型表示装置１１の動作を、図２のタイミングチャートを参照しながら説明する。尚、図２（ａ）は外部の画像書込み部１から書込待ち信号出力制御回路３に入力される書込み待ち信号ＷＴの出力の許可、禁止を決定するＷＴ出力制御信号ＷＴＯＣ、同図（ｂ）は画像書込み部１から入力されてフレームメモリ１４に書き込まれる画像データＧＤ１、同図（ｃ）はデータ書込制御部２から同期化回路１７に与えられる書込完了信号ＷＥ、同図（ｄ）はデータ書込制御部２から外部に出力される書込待ち信号ＷＴ、同図（ｅ）は入力制御部１２のフレームメモリ１４から読み出されて表示パネルモジュール部１３のモジュール内フレームメモリ１８に転送される画像データＧＤ２、同図（ｆ）はデータ読出制御部１６からデータ書込制御部２に与えられる読出完了信号ＲＥ、同図（ｇ）は信号電極駆動回路２０から走査電極駆動回路２１及び同期化回路１７に与えられるフレーム同期信号ＦＳ、同図（ｈ）はモジュール内フレームメモリ１８から読み出されて信号電極駆動回路２０に入力される画像データＧＤ３をそれぞれ示している。

まず、高速の描画が必要でない静止画の表示等の場合には、書込み待ち信号出力制御回路３からの書込み待ち信号ＷＴの出力を許可するべく、図２（ａ）に示したように、画像書込み部１は、ＷＴ出力制御信号ＷＴＯＣをハイ出力する。この場合、画像書込み部１からのＷＴ出力制御信号ＷＴＯＣがハイ出力であることから、書込み待ち信号出力制御回路３は、書込み待ち信号ＷＴの出力が許容されていると判断する。

そして、図１において、外部の画像書込み部１からマトリクス型表示装置１１の入力制御部１２に画像データ（Ａ）がＧＤ１として入力されると、この画像データＧＤ１は、データ書込制御部２により制御されて一旦フレームメモリ１４に記憶される。

ここで、図２（ｂ）に示したように、画像データＧＤ１のフレームメモリ１４への記憶処理がタイミングｔ１で終了すると、図２（ｃ）に示したように、ｔ１のタイミングで、書込完了信号ＷＥがデータ書込制御部２から同期化回路１７に出力される。

また、画像書込み部１からのＷＴ出力制御信号ＷＴＯＣがハイ出力であることから、データ書込制御部２の書込み待ち信号出力制御回路３は、書込み待ち信号ＷＴの出力が許容されていると判断しているので、上記のタイミングｔ１において、次のフレームの画像データ（Ｂ）をフレームメモリ１４に書き込まないように、図２（ｄ）に示したように、書込待ち信号ＷＴを画像書込み部１に出力する。

同期化回路１７は、データ書込制御部２から書込完了信号ＷＥが与えられた時点で、リセットされて待ち状態に移行し、図２（ｇ）に示したフレーム同期信号ＦＳが最初に入力されるまで待機する。

ところで、表示パネルモジュール部１３内の信号電極駆動回路２０は、図示しない発振回路によって発生された基準信号に基づいて、読出制御信号ＲＣを生成してモジュール内フレームメモリ１８に向けて出力すると共に、フレーム同期信号ＦＳ（図２（ｇ））をタイミングｔ３で走査電極駆動回路２１及び同期化回路１７に出力し、さらにライン同期信号ＬＳを生成して走査電極駆動回路２１に出力している。

走査電極駆動回路２１では、フレーム同期信号ＦＳおよびライン同期信号ＬＳに基づいて、表示パネル１９の走査電極に対する制御信号を生成して出力する。

そして、フレーム同期信号ＦＳ（図２（ｇ））が同期化回路１７に入力されると、その入力されたタイミングｔ３に同期して、読出開始信号ＲＫがデータ読出制御部１６に出力される。すると、このタイミングｔ３で、データ読出制御部１６は、フレームメモリ１４に一時記憶された画像データＧＤ１を読み出し、画像データＧＤ２（図２（ｅ））としてモジュール内フレームメモリ１８に転送する。即ち、図２（ｄ）〜（ｇ）において、モジュール内フレームメモリ１８に記憶された（ｎ＋２）番目の画像データを読出すためのフレーム同期信号ＦＳ（図２（ｇ））の出力タイミングｔ３に同期させて、データ読出制御部１６の指示に基づいて、フレームメモリ１４からモジュール内フレームメモリ１８に対し、次の画像データＧＤ２（図２（ｅ））の転送が行われる。

また、画像データＧＤ３（図２（ｈ））は、フレーム同期信号ＦＳ（図２（ｇ））のタイミングｔ３より遅延時間ＤＴ１だけ遅れたタイミングｔ４で、モジュール内フレームメモリ１８から信号電極駆動回路２０に出力される。

したがって、モジュール内フレームメモリ１８に記憶された（ｎ＋２）番目の画像データをＧＤ３として読み出す時点では、新規に転送されて記憶された画像データ（Ａ）をＧＤ３として読み出すことになり、画像データ読み出し中に１枚のフレームの途中で新規に転送された画像データに切り替わることが無くなる。

次の書き込みデータである画像データ（Ｂ）は、図２（ｃ）の書込完了信号ＷＥのタイミングｔ１から、図２（ｆ）の読出完了信号ＲＥが出力されるタイミングｔ５の間（即ち、書込待ち信号ＷＴがハイ出力となっている間）、フレームメモリ１４への書込みが行なわれない。

そして、タイミングｔ５で読出完了信号ＲＥ（図２（ｆ））がデータ読出制御部１６からデータ書込制御部２に与えられると、書込待ち信号ＷＴ（図２（ｄ））はロー出力に切り替わる。これにより、タイミングｔ５の時点で、画像書込み部１からの次のフレームの画像データ（Ｂ）（図２（ｂ））が、フレームメモリ１４に書込まれる。

ここで、画像データＧＤ２（図２（ｅ））は、フレーム同期信号ＦＳのタイミングｔ３に同期して入力制御部１２から表示パネルモジュール部１３に与えられる。また、（ｎ＋２）番目の画像データＧＤ３（図２（ｈ））は、タイミングｔ３からＤＴ１だけ遅延したタイミングｔ４に同期して読み出される。フレーム同期信号ＦＳ（図２（ｇ））のタイミングｔ３は、画像データＧＤ３の出力が開始されるタイミングｔ４よりＤＴ１だけ先行するだけであるので、図２（ｈ）の（ｎ＋１）フレーム目の画像データＧＤ３（図２（ｈ））は、転送中の画像データ（Ａ）のフレームの途中で切り替わることはない。

また、ｔ５のタイミングでフレームメモリ１４に書込まれた次のフレームの画像データ（Ｂ）については、モジュール内フレームメモリ１８から画像データ（Ａ）が読み出された次のフレーム同期信号ＦＳのタイミングｔ６で、モジュール内フレーム１８への転送が開始される。

モジュール内フレームメモリ１８に書込まれた画像データ（Ｂ）は、（ｎ＋３）番目の画像データＧＤ３（図２（ｈ））として、タイミングｔ６からＤＴ１だけ遅延したタイミングｔ７に同期して読み出される。フレーム同期信号ＦＳ（図２（ｇ））のタイミングｔ６は、画像データＧＤ３の出力が開始されるタイミングｔ７よりＤＴ１先行するだけであるので、図２（ｈ）の（ｎ＋２）フレーム目の画像データＧＤ３（図２（ｈ））は、転送中の画像データ（Ｂ）のフレーム途中で切り替わることは無い。

このようにして、マトリクス型表示装置１１では、表示パネル１９のフレーム周期と同期されて画像データＧＤ２（図２（ｅ））がフレームメモリ１４からモジュール内フレームメモリ１８に転送されるため、モジュール内フレームメモリ１８への画像データＧＤ２（図２（ｅ））の転送処理と、モジュール内フレームメモリ１８から信号電極駆動回路２０への画像データＧＤ３（図２（ｈ））の読み出し処理が、モジュール内フレームメモリ１８内の同一アドレスを対照として一致して行われるのを防止できる。このことから、表示パネル１９に表示される画像の１フレームの途中で次の１フレームの画像に切り替わるのを防止するようにデータ転送を制御することから、動画像やグラフィックス画像を表示させたときに、１画面の上部と下部の画像内容が時間的にずれる事態が発生するのを防止でき、なめらかな映像を表示することができる。

次に、例えばＪａｖａ（登録商標）等、高速描画が必要となる場合のマトリクス型表示装置１１の動作を説明する。
高速描画を必要とするアプリケーションが起動されて画像を描画する場合、データ書込制御部２の書込み待ち信号出力制御回路３から書込み待ち信号ＷＴが与えられない限り、画像データＧＤ１の周期が、図３（ｂ）に示したように、図２（ｂ）に示した波形より短く現れることがある。この場合において、上述のように、書込み待ち信号出力制御回路３に書込み待ち信号ＷＴの出力を許可すると、この書込み待ち信号ＷＴ（図２（ｄ））がハイ状態の間、画像書込み部１からの画像データＧＤ１（図２（ｂ））のフレームメモリ１４への書き込みが待たされることになり、描画速度が遅くなるという問題がある。アプリケーションの種類によっては、７０フレーム／ｓｅｃ以上の描画速度が必要な場合があり、このようなアプリケーションを例えば、６０フレーム／ｓｅｃ程度の速度でしか画像の更新ができない表示モジュールに同期させると、書込み待ちが発生することにより描画速度が遅くなる。

そこで、高速描画を必要とする場合の表示におけるマトリクス型表示装置１１の動作の一例を、図３のタイミングチャートを参照しながら説明する。なお、図３（ａ）から（ｈ）の各図は、それぞれ図２（ａ）から（ｈ）の各図に対応する。図３において、画像書込み部１は、書込み待ち信号制御回路３からの書込待ち信号ＷＴの出力を禁止すべく、図３（ａ）に示したように、ＷＴ出力制御信号ＷＴＯＣとしてロー信号を出力する。この場合、書込み待ち信号出力制御回路３は、画像書込み部１からのＷＴ出力制御信号ＷＴＯＣがロー出力であることから、画像書込み部１には書込み待ち信号ＷＴを与えない（即ち、書込み待ち信号ＷＴを常にロー出力に固定する）ことになる。

そうすると、図３に示したタイミングｔ１においては、書込み待ち信号出力制御回路３からは書込み待ち信号ＷＴの出力が行われない。したがって、フレームメモリ１４から画像データ（Ａ）の読み出しが完了するか否かに拘わらず、画像書込み部１からのフレームメモリ１４への画像データ（Ｂ）の書き込みが開始されることになる。

この場合は、図３（ｅ）に示したように、一旦フレームメモリ１４内に画像データ（Ａ）が格納された後に画像データＧＤ２として画像データ（Ａ）が表示パネルモジュール部１３に出力される各フレームの途中で、さらに新たなフレームの画像データ（Ｂ）が更新されることがある。したがって、モジュール内フレームメモリ１８に書込まれる画像データＧＤ２において、画像データ（Ａ）と画像データ（Ｂ）とが混在した途中で切れた画像が格納されることとなり、表示パネルモジュール１３に（ｎ＋２）番目として表示されるフレームは、画像データ（Ａ）と画像データ（Ｂ）とが混在した途中で切れた画像が表示されることとなる（図３（ｈ））。しかし、画像書き込み部１からマトリクス型表示装置１１への画像データの書込みが待たされることはなくなり、アプリケーションの実行速度が遅くなることはなくなる。

さらに、高速描画を必要とする場合の表示におけるマトリクス型表示装置１１の動作の他の一例を、図４のタイミングチャートを参照しながら説明する。なお、図４（ａ）から（ｈ）の各図は、それぞれ図３（ａ）から（ｈ）の各図に対応する。図４の場合も図３の場合と同様に、画像書込み部１は、書込み待ち信号制御回路３からの書込待ち信号ＷＴの出力を禁止すべく、ＷＴ出力制御信号ＷＴＯＣとしてロー信号を出力する（図４（ａ））。この場合、書込み待ち信号出力制御回路３は、画像書込み部１からのＷＴ出力制御信号ＷＴＯＣがロー出力であることから、画像書込み部１には書込み待ち信号ＷＴを与えない（即ち、書込み待ち信号ＷＴを常にロー出力に固定する）ことになる。

そうすると、図４に示したタイミングｔ１においては、書込み待ち信号出力制御回路３からは書込み待ち信号ＷＴの出力が行われない。したがって、フレームメモリ１４から画像データ（Ａ）の読み出しが完了するか否かに拘わらず、画像書込み部１からのフレームメモリ１４への画像データ（Ｂ）の書き込みが開始されることになる。

図４に示したように、画像データ（Ｂ）の画像書込み部１からフレームメモリ１４のへ書込みタイミングが、画像データ（Ａ）の読出完了タイミングｔ５より遅い場合は、フレームメモリ１４からモジュール内フレームメモリ１８に転送される画像データＧＤ２は画像データ（Ａ）である。したがって、表示パネル１９に表示される画像が、異なるフレームの画像データが混在する、途中で途切れた画像となることはない（図４（ｈ））。

さらに、画像データ（Ａ）の読出完了タイミングｔ５より遅いタイミング、かつ、ｔ５の後、初めて入力されるフレーム同期信号ＦＳのタイミングｔ６の前に、フレームメモリ１４に画像データ（Ｂ）と画像データ（Ｃ）が書き込まれる（図４（ａ））。この場合、タイミグｔ６の時点で、フレームメモリ１４では画像データ（Ｂ）の上に画像データ（Ｃ）が上書きされている。したがって、画像データ（Ｃ）がフレームメモリ１４からモジュール内フレームメモリ１８に画像データＧＤ２として転送され（図４（ｅ））、表示パネル１９に表示される画像データＧＤ３も画像データ（Ｃ）となる（図４（ｈ））。すなわち、画像データ（Ｂ）はスキップされ、表示されない。

このように、書き込み待ち信号ＷＴがロー出力で固定され場合は、途中で切れた状態の画像が表示されたり、一部の画像がスキップされたりする場合が生じ得る。しかし、画像書込み部１から与えられる画像データＧＤ１のフレーム速度に対応して描画を行うことが可能となり、高速な画像を表示パネルモジュール部１３で描画することができる。

これにより、例えば、描画速度が遅くなるとアプリケーション自体の実行速度が遅くなるようなアプリケーションを使用する場合に、描画速度をアプリケーション側に対応させることが可能となり、アプリケーション側の処理の遅延を防止できる。また、高速描画が好ましい画像データＧＤ１を、画像書込み部１から与えられるフレーム速度で表示パネルモジュール部１３に表示することができる。

実施の形態２
＜構成＞
図５はこの発明の実施の形態２に係るマトリクス型表示装置を示すブロック図である。尚、図５では実施の形態１と同様の機能を有する要素について同一符号を付している。

まず、この実施の形態のマトリクス型表示装置が、上記実施の形態１と異なる点を説明する。このマトリクス型表示装置は、図５の如く、信号電極駆動回路２０から出力されるフレーム同期信号ＦＳをデータ書込制御部２２の書込み待ち信号出力制御回路２３に入力するよう構成されている。書込み待ち信号出力制御回路２３は、このフレーム同期信号ＦＳに対して、画像書込み部１から与えられた画像データＧＤ１がフレームメモリ１４に書込まれた場合に、上記の実施の形態１で説明した書込み待ち信号ＷＴ（図５では図示省略）を生成する。ただし、この書込み待ち信号ＷＴは、書込み待ち信号出力制御回路３の内部から即座に外部へ出力されるのではなく、後述のように、書込待ち許否フラグＷＴＯＦＦのハイ／ロー状態によって変換される。

書込み待ち信号出力制御回路２３は、フレーム同期信号ＦＳに基づいて、所定期間内における、画像書込み部１からの画像データＧＤ１のフレームメモリ１４に対する書込み頻度を検出し、この書込み頻度が多いか否かによって、書込み待ち信号出力制御回路３の内部で、書込待ち許否フラグＷＴＯＦＦをハイ状態、またはロー状態に切り換える。具体的には、書込み待ち信号出力制御回路２３において、フレーム同期信号ＦＳに同期したタイミングに基づいて、書込み待ち信号ＷＴの発生回数を常に判断しており、発生回数が所定の基準回数ｍ以上発生している場合は、画像データＧＤ１の書込み頻度が所定の基準より多いと判断し、書込待ち許否フラグＷＴＯＦＦをハイ状態とする。一方、書込み待ち信号ＷＴの発生回数が所定の基準回数ｍ以下の場合は、書込み頻度が所定の基準回数より少ないと判断し、書込待ち許否フラグＷＴＯＦＦをロー状態とする。なお、所定の基準回数ｍの検出は、フレーム同期信号ＦＳの１周期を基準としてもよく、所定の複数周期を基準としてもよい。

書込待ち許否フラグＷＴＯＦＦがロー状態の場合、書込み待ち信号出力制御回路２３は、ハイ出力である書込待ち信号ＷＴを、第２の書き込み待ち信号ＷＴ２として、ハイ出力のまま画像書込み部１に出力する。一方、書込待ち許否フラグＷＴＯＦＦがハイ状態の場合には、書込待ち信号ＷＴがハイ出力となっても、画像書込み部１に第２の書込待ち信号ＷＴ２をロー出力する。

書込み待ち信号出力制御回路２３から与えられた第２の書込み待ち信号ＷＴ２がロー出力の場合、画像書込み部１は、次のフレームの画像データＧＤ１をフレームメモリ１４に送信して書き込みを行う。一方、第２の書込み待ち信号ＷＴ２がハイ出力の場合、次のフレームの画像データＧＤ１のフレームメモリ１４への出力を停止する。したがって、書込み待ち信号出力制御回路２３内において、書込み待ち許否フラグＷＴＯＦＦがハイ状態の場合、第２の書込み待ち信号ＷＴ２は常にロー出力となり、次のフレームの画像データＧＤ１のフレームメモリ１４への書込み待ちが発生しなくなる。

すなわち、書込み待ち信号ＷＴが所定の基準回数ｍ以上発生する場合は、高速の描画が必要であると判断する。この場合、書込み待ち許否フラグＷＴＯＦＦをハイ状態とし、書込み待ちの発生を防止することを可能とする。一方、書込み待ち信号ＷＴの発生回数が所定の基準回数ｍ以下の場合は、高速の描画が必要ではないと判断し、書込み待ち許否フラグＷＴＯＦＦをロー状態とし、画像書込み部１からの画像データの書込みを、適宜、待たせる。

その他の構成は、実施の形態１と同様であるため説明を省略する。

＜動作＞
上記のように構成されたマトリクス型表示装置の動作を、図６のタイミングチャートを参照して説明する。なお、図６（ａ）から（ｃ）、及び（ｅ）から（ｈ）の各図は、それぞれ図２（ａ）から（ｃ）、及び（ｅ）から（ｈ）の各図に対応する。そして、図６（ｄ１）はデータ書込制御部２２の書込み待ち信号出力制御回路２３内で生成される書込待ち信号ＷＴ、同図（ｄ２）は書込み待ち信号出力制御回路２３内で設定される書込み待ち許否フラグＷＴＯＦＦ、同図（ｄ３）は書込み待ち信号ＷＴ、及び書込み待ち許否フラグＷＴＯＦＦに基づいて生成されて画像書込み部１に与えられる第２の書込み待ち信号ＷＴ２をそれぞれ示している。

ところで、上述のように、書込み待ち信号出力制御回路２３は、フレーム同期信号ＦＳ（図６（ｇ））に同期したタイミングで、書込み待ち信号ＷＴ（図６（ｄ１））の発生回数を常に判断している。そして、書込み待ち信号ＷＴの発生回数が所定の基準回数以上であると判断した場合は、画像データＧＤ１の書込み頻度が所定の基準より多いと判断し、書込待ち許否フラグＷＴＯＦＦをハイ状態とする。一方、書込み待ち信号ＷＴの発生回数が所定の基準回数ｍ以下の場合は、書込み頻度が所定の基準回数より少ないと判断し、書込待ち許否フラグＷＴＯＦＦをロー状態とする。

なお、基準回数ｍは、アプリケーションの種類により、最適な値を設定する。

まず、書込待ち許否フラグＷＴＯＦＦがロー状態の場合、すなわち、書込み待ち信号ＷＴ（図６（ｄ１））の発生回数が所定の基準回数以下である場合について説明する。

画像書込み部１は、図６中の第１のフレーム画像データ（Ａ）のタイミングでフレームメモリ１４に画像データＧＤ１（図６（ｂ））を書込む。書込みが完了すると、データ書込制御部２２は書込完了信号ＷＥ（図６（ｃ））をタイミングｔ１で同期化回路１７に出力する。これと同時に、データ書込制御部２２内の書込み待ち信号出力制御回路２３は、画像書込み部１が次の画像データをフレームメモリ１４書込まないように指示するための書込待ち信号ＷＴを生成する。

この時点で、書込み待ち信号出力制御回路２３内で設定している書込み待ち許否フラグＷＴＯＦＦ（図６（ｄ２））がロー状態である場合、ハイ出力である書込待ち信号ＷＴ（図６（ｄ１））を、第２の書き込み待ち信号ＷＴ２（図６（ｄ３））として、ハイ出力のまま画像書込み部１に出力する。

次に、信号電極駆動回路２０から与えられるフレーム同期信号ＦＳ（図６（ｇ））に基づいて出力された読出開始信号ＲＫのタイミングｔ３で、データ読出制御部１６は、フレームメモリ１４内に格納された画像を画像データＧＤ２（図６（ｅ））として読み出し始め、この画像データＧＤ２を表示パネルモジュール部１３に転送する。この際の表示パネルモジュール部１３内の処理は、上述の実施の形態１と同様であるため、ここではその説明を省略する。

続いて、画像データＧＤ２（図６（ｅ））の読み出しが完了するタイミングｔ５で、データ読出制御部１６は、読出完了信号ＲＥ（図６（ｆ））をデータ書込制御部２２にハイ出力する。

データ書込制御部２２は、ハイ出力の読出完了信号ＲＥ（図６（ｆ））が入力された時点で、書込み待ち信号ＷＴ（図６（ｄ１））をロー出力に切り換え、そのまま第２の書込み待ち信号ＷＴ２（図６（ｄ３））として画像書込み部１に与える。第２の書込み待ち信号ＷＴ２（図６（ｄ３））がロー出力に切り替わったことに応じて、画像書込み部１による、次のフレーム（Ｂ）の画像データＧＤ１（図６（ｂ））のフレームメモリ１４への書込みが可能となる。

次に、画像書込み部１からの画像データの書き込みが所定の基準回数ｍ以上と検出され、書込み待ちフラグＷＴＯＦＦがハイ状態に切り替わる場合について説明する。例えば、図６（ｂ）に示すように、画像データＧＤ１の第１のフレーム（Ａ）、第２のフレーム（Ｂ）及び第３のフレーム（Ｃ）のフレームメモリ１４への書き込みの間隔が短い場合、書込み待ち信号ＷＴは図６（ｄ１）のように短い間隔でハイ出力される。

このように、書込み待ち信号ＷＴが短い間隔で発生し、フレーム同期信号ＦＳ（図６（ｈ））に基づいた所定期間内の発生回数が基準回数ｍ以上となった場合は、書込み待ち信号出力制御回路２３は、書込み待ち許否フラグＷＴＯＦＦ（図６（ｄ２））をハイ状態に切り換える。

書込み待ち許否フラグＷＴＯＦＦ（図６（ｄ２））がハイ状態である場合、書込み待ち信号ＷＴ（図６（ｄ１））がハイ出力であるのか、ロー出力であるかにかかわらず、書込み待ち信号出力制御回路２３は画像書込み部１に対し、第２の書込み待ち信号ＷＴ２（図６（ｄ３））をロー出力する。第２の書込み待ち信号ＷＴ２（図６（ｄ３））がロー出力を維持した状態のときは、画像書込み部１は、フレーム同期信号ＦＳ（図６（ｇ））の周期に拘わらず、次のフレーム（Ｄ）の画像データＧＤ１（図６（ｂ））をフレームメモリ１４に書き込む。したがって、次のフレーム（Ｄ）の画像データＧＤ１（図６（ａ））のフレームメモリ１４への書込み待ちが発生しなくなる。

その後、書込み待ち信号出力制御回路２３は、フレーム同期信号ＦＳ（図６（ｇ））に基づいて、書込待ち信号ＷＴのロー出力を検出すると、書込み待ち許否フラグＷＴＯＦＦ（図６（ｄ２））をロー状態に切り換える。次に、第５のフレーム（Ｅ）のタイミングで、画像書込み部１から与えられる画像データＧＤ１（図６（ａ））をフレームメモリ１４に書き込むことによって生成される書込待ち信号ＷＴ（図６（ｃ））は、そのまま第２の書込み待ち信号ＷＴ２（図６（ｅ））として書込み待ち信号出力制御回路２３から画像書込み部１に出力される。このように、書込み待ち許否フラグＷＴＯＦＦ（図６（ｄ））がロー状態である場合は、画像書込み部１はそれほど速い描画を必要としていないと判断できる。

このように、所定期間内における、画像書込み部１からフレームメモリ１４への画像データＧＤ１の書込み回数が所定の基準回数より多い場合は、高速描画が必要な場合と判断し、書込待ち許否フラグＷＴＯＦＦをハイ状態に切り替える。そして、書込待ち許否フラグＷＴＯＦＦがハイ状態の場合は、書込み待ち信号ＷＴがハイ出力されても、画像書込み部１に対し、第２の書込み待ち信号をロー出力し、画像書込み部１からの画像データ書き込みを禁止しない。これにより、画像データの書込み待ちが発生しない。

一方所定期間内における、画像書込み部１からフレームメモリ１４への画像データＧＤ１の書込み回数が所定の基準回数よ少ない場合は、高速描画が必要でない場合と判断し、書込待ち許否フラグＷＴＯＦＦをロー状態に切り替える。そして、書込待ち許否フラグＷＴＯＦＦがロー状態の場合は、書込み待ち信号ＷＴの出力をそのまま第２の書込み待ち信号として画像書込み部１に出力する。画像書込み部１は、必要であれば適宜、画像データ書き込みを待たせる。

以上のように、データ書込制御部２２内の書込み待ち信号出力制御回路２３で画像書込み部１の画像書込みの頻度を検出し、画像書込み部１が高速の描画を必要とすると判断した場合は、書き込み待ち信号ＷＴと書込待ち許否フラグＷＴＯＦＦとに基づいて、ロー出力の第２の書込み待ち信号ＷＴ２を画像書込み部１に与える。その結果、画像書込み部１は、書き込みを待つことなく、画像データＧＤ１をフレームメモリ１４に書込むことが可能となる。

実施の形態３
上述した実施の形態２のマトリクス型表示装置では、データ書込制御部２２の書込み待ち信号出力制御回路２３において、書込み待ち許否フラグＷＴＯＦＦの状態に応じて第２の書込み待ち信号ＷＴ２を出力するか否かを制御し、この第２の書込み待ち信号ＷＴ２によって画像書込み部１からの画像データのフレームメモリ１４への書込みを待機させることにより、アプリケーションの実行速度を低下させない構成としていた。本実施の形態では、書込み待ち信号ＷＴと、書込み待ち許否フラグＷＴＯＦＦの両者を画像書込み部１に出力し、画像書込み部１にて両者の組合せに応じて、新たなフレームの画像データＧＤ１の書込み可否を決定する構成とした。

＜構成＞
図７はこの発明の実施の形態３に係るマトリクス型表示装置を示すブロック図である。尚、図７では第１及び実施の形態２と同様の機能を有する要素について同一符号を付している。

＜動作＞
画像書込み部１は、データ書込制御部３２からの書込み待ち信号ＷＴと書込み待ち許否信号（実施の形態２における「書込み待ち許否フラグ」）ＷＴＯＦＦとの両者が入力される。書込み待ち許否信号ＷＴＯＦＦがロー出力のときには、書込み待ち信号ＷＴを有効として処理して、この書込み待ち信号ＷＴに基づいて、画像データＧＤ１の出力の可否を決定する。即ち、書込待ち信号ＷＴがハイ出力のときには、次のフレームの画像データＧＤ１のフレームメモリ１４への書き込みを待機させる。一方、書込待ち信号ＷＴがロー出力のときには、次のフレームの画像データＧＤ１のフレームメモリ１４への書き込みを開始する。

一方、書込み待ち許否信号ＷＴＯＦＦがハイ出力のときには、入力される書込待ち信号ＷＴがロー出力の場合は勿論のこと、この書込み待ち信号ＷＴがハイ出力であったとしても、次のフレームの画像データＧＤ１をフレームメモリ１４に書き込む。

ここで、書込み待ち許否信号ＷＴＯＦＦは、書込み待ち信号出力制御回路３３から画像書込み部１に与えられる。この書込み待ち信号出力制御回路３３は、実施の形態２の書込み待ち信号出力制御回路２３と同様に、フレーム同期信号ＦＳに対する画像データＧＤ１の書込み頻度を検出して、フレーム１４への画像書き込みを許可するか待たせるかを制御する。

図７のような構成のマトリクス型表示装置では、画像書込み部１が書込み待ち許否信号ＷＴＯＦＦと、書込み待ち信号ＷＴの状態に基づいて、画像データＧＤ１をフレームメモリ１４に書込むか否かを判断する。したがって、高速描画が必要でない場合は、書き込みを待たせることが可能となり、高速描画必要な場合は待つことなく、画像データの書き込みを行うことが可能となる。

実施の形態４
図８はこの発明の実施の形態４に係るマトリクス型表示装置を示すブロック図である。尚、図８では第１から実施の形態３と同様の機能を有する要素について同一符号を付している。

＜構成＞
まず、この実施の形態のマトリクス型表示装置が、上記実施の形態１と異なる点を説明する。このマトリクス型表示装置は、図８の如く、信号電極駆動回路２０から出力されるフレーム同期信号ＦＳを、同期信号入力検出回路３４および同期信号切替回路３５に入力する構成としている。

同期信号入力検出回路３４は、フレーム同期信号ＦＳが入力されているか否かを検出し、検出した結果を同期信号検出結果信号ＦＳＤとして同期信号切替回路３５に出力する。

また、入力制御部１１は、フレーム同期信号ＦＳの代わりとして使用可能な擬似同期信号ＦＳ２を発生する擬似同期信号発生回路３６を備え、擬似同期信号ＦＳ２は同期信号切替回路３５に入力される。

同期信号切替回路３５には、表示パネルモジュール１３から出力されるフレーム同期信号ＦＳと、擬似同期信号発生回路３６から出力される擬似同期信号ＦＳ２と、同期信号入力検出回路３４から出力される同期信号入力検出信号ＦＳＤとが入力される。そして、同期信号切替回路３５は同期信号入力検出信号ＦＳＤに基づいて、フレーム同期信号ＦＳ、または擬似同期信号ＦＳ２のどちらか一方を選択し、切替後同期信号ＦＳＫとして同期化回路１７に出力する。
その他の構成は、実施の形態１と同様であるため、説明を省略する。

＜動作＞
上記のように構成されたマトリクス型表示装置の動作を説明する。なお、表示パネルモジュール部１３内の処理は、実施の形態１と同様であるので、説明は省略する。

まず、表示パネルモジュール部１３からフレーム同期信号ＦＳが同期信号入力検出回路３４および同期信号切替回路３５に入力される場合について説明する。フレーム同期信号ＦＳが同期信号入力検出部３４に入力されると、同期信号入力検出回路３４は、同期信号ＦＳが入力されていることを示すため、同期信号入力検出信号ＦＳＤをロー出力する。

擬似同期信号発生回路３６は、入力制御部１２等の内部回路（図示せず）が有するクロックを分周し、フレーム同期信号ＦＳに近い周波数の信号である擬似同期信号ＦＳ２を発生する。なお、入力制御部１２の構成によっては、擬似同期信号ＦＳ２がフレーム同期信号ＦＳに近い周波数である必要は無くなり、フレーム同期信号ＦＳより高い周波数の信号でもよい。擬似同期信号ＦＳ２は、擬似同期信号発生回路３６から出力され、同期信号切替回路３５に入力される。

同期信号入力検出回路３４から出力された同期信号入力検出信号ＦＳＤがロー出力の場合は、フレーム同期信号ＦＳが表示パネルモジュール部１３から同期信号切替回路３５に入力されている状態である。したがって、同期信号切替回路３５は、フレーム同期信号ＦＳを切替後同期信号ＦＳＫとして同期化回路１７に出力する。

このように、フレーム同期信号ＦＳが同期信号検出回路３４、同期信号切替回路３５に入力されている場合は、図８に示したマトリクス型表示装置は実施の形態１で説明した装置と同様の動作をすることが可能であり、入力制御部１２から表示パネルモジュール１３に画像データＧＤ２を転送することが可能となる。

次に、表示パネルモジュール部１３からフレーム同期信号ＦＳが、同期信号入力検出回路３４、及び同期信号切替回路３５に入力されない場合について説明する。フレーム同期信号ＦＳが同期信号入力検出回路３４に入力されない場合、同期信号入力検出回路３４は、同期信号が入力されていないことを示すため、同期信号入力検出信号ＦＳＤをハイ出力する。

同期信号入力検出回路３４から出力された同期信号入力検出信号ＦＳＤがハイ出力の場合は、フレーム同期信号ＦＳが表示パネルモジュール部１３から同期信号切替回路３５に入力されていない状態である。したがって、同期信号切替回路３５は、擬似同期信号ＦＳ２を切替後同期信号ＦＳＫとして同期化回路１７に出力する。

なお、入力制御部１２における他の構成要素は、実施の形態１と同様の動作を行うので、説明を省略する。

このように、図８に示した構成とすると、フレーム同期信号ＦＳが入力制御部１２に入力されない場合でも、擬似同期信号ＦＳ２により、フレームメモリ１４からモジュール内フレームメモリ１８への画像データＧＤ２の転送が可能となる。
なお、第２、実施の形態３に係るマトリクス型表示装置にも、同期信号入力検出回路３４、同期信号切替回路３５、擬似同期信号発生回路３６を追加することが可能である。

実施の形態５
図９はこの発明の実施の形態５に係るマトリクス型表示装置を示すブロック図である。尚、図９では第１から実施の形態４と同様の機能を有する要素について同一符号を付している。

＜構成＞
まず、実施の形態５のマトリクス型表示装置が、上記実施の形態１と異なる点を説明する。このマトリクス型表示装置は、図９の如く、表示パネルモジュール１３の他に、第２の表示モジュール１３０を備える。

第２の表示モジュール１３０は、表示モジュール１３と同様に、その内部に第２のモジュール内フレームメモリ１８０、第２の表示パネル１９０、信号電極駆動回路２００、及び走査電極駆動回路２１０とを備える。第２の信号電極駆動回路２００は、第２モジュール内フレームメモリに対し読出制御信号ＲＣＡを出力し、第２の走査電極駆動回路２１０に対しライン同期信号ＬＳＡとフレーム同期信号ＦＳＡとを出力する。なお、フレーム同期信号ＦＳＡは、同期信号選択回路３０にも出力される。

さらに、入力制御部１２は、表示パネルモジュール１３からのフレーム同期信号ＦＳと、第２の表示パネルモジュール１３０からのフレーム同期信号ＦＳＡとが入力される同期信号選択回路３０を備える。同期信号選択回路３０は、画像書込み部１からのフレーム同期選択信号ＦＦＳに基づいてフレーム同期信号ＦＳまたはフレーム同期信号ＦＳＡのどちらかを選択し、選択した信号を選択後フレーム同期信号ＦＳ３として同期化回路１７に出力する。
その他の構成は、実施の形態１と同様であるため、説明を省略する。

＜動作＞
上記のように構成されたマトリクス型表示装置の動作を、図１０のタイミングチャートを参照して説明する。なお、図１０（ａ）から（ｅ）、及び（ｆ）の各図は、それぞれ図２（ａ）から（ｅ）、及び（ｆ）の各図に対応する。そして、図１０（ｋ１）はデータ読出制御部１６が表示パネルモジュール部１３内のモジュール内フレームメモリ１８に対し出力する第１の選択信号ＣＳ１、同図（ｋ２）はデータ読出制御部１６が第２の表示パネルモジュール部１３０内のモジュール内フレームメモリ１８０に対し出力する第２の選択信号ＣＳ２、同図（ｇ１）は信号電極駆動回路２０から走査電極駆動回路２１及び同期化回路１７に与えられるフレーム同期信号ＦＳ、同図（ｇ１）は信号電極駆動回路２００から走査電極駆動回路２１０及び同期化回路１７に与えられる第２のフレーム同期信号ＦＳ２、同図（ｇ３）は、同期信号選択回路３０が同期化回路１７に対し出力する選択後フレーム同期信号ＦＳ３、同図（ｈ１）はモジュール内フレームメモリ１８から読み出されて信号電極駆動回路２０に入力される画像データＧＤ３、同図（ｈ２）は第２のモジュール内フレームメモリ１８０から読み出されて第２の信号電極駆動回路２００に入力される画像データＧＤ３０をそれぞれ示している。

本実施の形態におけるマトリクス型表示装置では、入力制御部１２の動作を同期信号選択回路３０で選択されたフレーム同期信号ＦＳか第２のフレーム同期信号ＦＳ２のどちらか一方に同期させる。したがって、選択された信号を出力している表示パネルモジュールが、高速の描画が必要でない画像を表示する場合もありえるので、書込み待ち信号出力制御回路３から書込み待ち信号ＷＴを許可するべく、図１０（ａ）に示したように、画像書込み部１は、ＷＴ出力制御信号ＷＴＯＣとしてハイ信号を出力する。この場合、書込み待ち信号出力制御回路３は、画像書込み部１からのＷＴ出力制御信号ＷＴＯＣがハイ出力であることから、書込み待ち信号ＷＴの出力が許容されていると判断する。同期信号選択回路３０では、フレーム同期信号ＦＳが選択されているとする。

また、図１０（ｈ１）の（Ａ）は予めモジュール内メモリ１８に書込まれ表示パネル１９に表示されている画像、同図（ｈ２）の（Ｘ）は、予め第２のモジュール内メモリ１８０に書込まれ第２の表示パネル１９０に表示されている画像をそれぞれ示している。

そして、図９において、外部の画像書込み部１からマトリクス型表示装置１１の入力制御部１２に表示モジュール１３用の画像データ（Ｂ）がＧＤ１として入力されると、この画像データＧＤ１は、データ書込制御部２により制御されて一旦フレームメモリ１４に記憶される。

ここで、図１０（ｂ）に示したように、画像データＧＤ１のフレームメモリ１４への記憶処理がタイミングｔ１で終了すると、図１０（ｃ）に示したように、ｔ１のタイミングで、書込完了信号ＷＥがデータ書込制御部２から同期化回路１７に出力される。

また、データ書込制御部２の書込み待ち信号出力制御回路３は、画像書込み部１からのＷＴ出力制御信号ＷＴＯＣがハイ出力であることから、書込み待ち信号ＷＴの出力が許容されていると判断しているので、上記のタイミングｔ１において、次のフレームの画像データ（Ｃ）をフレームメモリ１４に書き込まないように、図１０（ｄ）に示したように、書込待ち信号ＷＴを画像書込み部１に出力する。

ところで、表示パネルモジュール部１３内の信号電極駆動回路２０は、図示しない発振回路によって発生された基準信号に基づいて、読出制御信号ＲＣを生成してモジュール内フレームメモリ１８に向けて出力すると共に、フレーム同期信号ＦＳ（図１０（ｇ１））をタイミングｔ３で走査電極駆動回路２１及び同期化回路１７に出力し、さらにライン同期信号ＬＳを生成して走査電極駆動回路２１に出力する。

同様に、第２の表示パネルモジュール部１３０内の第２の信号電極駆動回路２００は、信号電極駆動回路２０用の発振回路とは異なる発振回路によって発生された基準信号に基づいて、第２の読出制御信号ＲＣＡを生成して第２のモジュール内フレームメモリ１８に向けて出力すると共に、第２のフレーム同期信号ＦＳＡ（図１０（ｇ２））を第２の走査電極駆動回路２１０及び同期化回路１７に出力し、さらに第２のライン同期信号ＬＳＡを生成して走査電極駆動回路２１に出力する。第２の走査電極駆動回路２１０では、第２のフレーム同期信号ＦＳＡおよび第２のライン同期信号ＬＳＡに基づいて、第２の表示パネル１９０の走査電極に対する制御信号を生成して出力する。

同期信号選択回路３０は、外部の画像書込み部１から入力されるフレーム同期信号選択制御信号ＦＳＳに従い、表示モジュール１３から出力されるフレーム同期信号ＦＳ（図１０（ｇ１））を選択するよう制御されているので、同期信号選択回路３０はフレーム同期信号ＦＳを選択後フレーム同期信号ＦＳ３として同期化回路１７に出力する。

同期化回路１７は、データ書込制御部２から書込完了信号ＷＥが与えられた時点で、リセットされて待ち状態に移行し、図１０（ｇ３）に示した選択後フレーム同期信号ＦＳ３が最初に入力されるまで待機することになる。

そして、選択後フレーム同期信号ＦＳ（図１０（ｇ３））が同期化回路１７に入力されると、その入力されたタイミングｔ３に同期して、読出開始信号ＲＫがデータ読出制御部１６に出力される。すると、このタイミングｔ３で、データ読出制御部１６は、フレームメモリ１４に一時記憶された表示モジュール１３用の画像データＧＤ１を読み出すとともに第１の選択信号を出力し（図１０（ｋ１））、読み出した画像データを画像データＧＤ２（図１０（ｅ））としてモジュール内フレームメモリ１８に転送する。即ち、図１０において、モジュール内フレームメモリ１８に記憶された（ｎ＋２）番目の画像データを読出すための選択後フレーム同期信号ＦＳ３（図１０（ｇ３））の出力タイミングｔ３に同期させて、データ読出制御部１６の指示に基づいて、フレームメモリ１４からモジュール内フレームメモリ１８に対し、次の画像データＧＤ２（図１０（ｅ））の転送が行われる。

また、画像データＧＤ３（図１０（ｈ１））は、選択後フレーム同期信号ＦＳ３（図１０（ｇ３））のタイミングｔ３より遅延時間ＤＴ１だけ遅れたタイミングｔ４で、モジュール内フレームメモリ１８から信号電極駆動回路２０に出力される。

したがって、モジュール内フレームメモリ１８に記憶された（ｎ＋２）番目の画像データをＧＤ３として読み出す時点では、新規に転送されて記憶された画像データ（Ｂ）をＧＤ３として読み出すことになり、画像データ読み出し中に１枚のフレームの途中で新規に転送された画像データに切り替わることが無くなる。

次の書き込みデータである画像データ（Ｃ）は、図１０（ｃ）の書込完了信号ＷＥのタイミングｔ１から、図１０（ｆ）の読出完了信号ＲＥが出力されるタイミングｔ５の間（即ち、書込待ち信号ＷＴがハイ出力となっている間）、フレームメモリ１４への書込みが行なわれない。

そして、タイミングｔ５で読出完了信号ＲＥ（図１０（ｆ））がデータ読出制御部１６からデータ書込制御部２に与えられると、書込待ち信号ＷＴ（図２（ｄ））はロー出力に切り替わる。これにより、タイミングｔ５の時点で、画像書込み部１からの次のフレームの画像データ（Ｃ）（図１０（ｂ））が、フレームメモリ１４に書込まれる。

ここで、画像データＧＤ２（図１０（ｅ））は、選択後フレーム同期信号ＦＳ３のタイミングｔ３に同期して入力制御部１２から表示パネルモジュール部１３に与えられ、また、（ｎ＋２）番目の画像データＧＤ３（図１０（ｈ１））は、タイミングｔ３からＤＴ１だけ遅延したタイミングｔ４に同期して読み出される。選択後フレーム同期信号ＦＳ３（図１０（ｇ３））のタイミングｔ３は、画像データＧＤ３の出力が開始されるタイミングｔ４よりＤＴ１だけ先行するだけであるので、図１０（ｈ１）の（ｎ＋１）フレーム目の画像データＧＤ３は、転送中の画像データ（Ｂ）のフレームの途中で切り替わることはない。

また、ｔ５のタイミングでフレームメモリ１４に書込まれた次のフレームの画像データ（Ｃ）については、モジュール内フレームメモリ１８から画像データ（Ｂ）が読み出された次の選択後フレーム同期信号ＦＳ３のタイミングｔ６で、モジュール内フレーム１８への転送が開始される。

このようにして、マトリクス型表示装置１１では、選択後フレーム同期信号ＦＳ３、この場合は表示パネル１９のフレーム周期ＦＳと同期させて画像データＧＤ２（図１０（ｅ））がフレームメモリ１４からモジュール内フレームメモリ１８に転送されるため、モジュール内フレームメモリ１８への画像データＧＤ２（図１０（ｅ））の転送処理と、モジュール内フレームメモリ１８から信号電極駆動回路２０への画像データＧＤ３（図１０（ｈ１））の読み出し処理が、モジュール内フレームメモリ１８内の同一アドレスを対照として一致して行われるのを防止できる。このことから、表示パネル１９に表示される画像の１フレームの途中で次の１フレームの画像に切り替わるのを防止するようにデータ転送を制御することから、動画像やグラフィックス画像を表示させたときに、１画面の上部と下部の画像内容が時間的にずれる事態が発生するのを防止でき、なめらかな映像を表示することができる。

次に、第２の表示パネル１９０に表示される画像データに付いて説明する。上記で説明したように、同期信号選択回路３０で選択された信号は、フレーム同期信号ＦＳであり、第２のフレーム同期信号ＦＳＡではない。したがって、図１０（ｂ）に示したように、画像データ（Ｙ）の第２のモジュール内フレームメモリ１８０への書込みは、第２のフレーム同期信号ＦＳＡとは非同期で行われることになり、第２の表示パネル１９０に表示される画像は、時間的にずれた部分が存在することとなる。

すなわち、仮に、フレームメモリ１４から第２のモジュール内フレームメモリ１９０への画像データの書込が、第２のフレーム同期信号ＦＳＡに同期して行われるとすると、第２のフレーム同期信号ＦＳＡが図１０（ｇ２）のｔ８のタイミングで画像データ（Ｙ）をフレームメモリ１４から読み出し、第２のモジュール内フレームメモリに書込まれると、図１０（ｈ２）に示すようにＤＴ２のタイミングだけ遅延して第２のモジュール内フレームメモリ１８０から画像データ（Ｙ）が（ｎ＋５）番目のデータとして、第２の表示パネル１９０に表示される。

しかしながら、フレーム同期信号ＦＳが選択後フレーム同期信号ＦＳ３として選択されているため、この場合は図１０（ｇ３）のｔ９のタイミングで画像データ（Ｙ）がフレームメモリ１４から読み出され第２のモジュール内フレームメモリ１８０に書込まれることとなる。したがって、第２の表示パネル１９０に表示される（ｎ＋５）フレーム目の画像データは、図１０（ｈ２）に示すように、１フレーム中に画像データ（Ｘ）と画像データ（Ｙ）とが切り替わるような画像が表示されることとなる。

図１０（ｈ２）の（ｎ＋５）フレーム目のような画像データが、フレーム毎に画面全体が更新されるような画像、例えばカメラ画像等である場合には、画像の切れ目が目立ちやすくなり画像の品質が劣化する。しかし、図１０（ｈ２）の（ｎ＋５）フレーム目のような画像データが更新領域が小さいような画像、例えば時計等の場合には、画像の切れ目はあまり目立たず、画像の品質劣化は大きくない。

すなわち、画像書込み部１は、フレーム同期信号選択制御信号ＦＳＳを同期信号選択部３０に出力し、表示パネルモジュール部１３からのフレーム同期信号ＦＳ、または表示パネルモジュール部１３０からのフレーム同期信号ＦＳＡのどちらかを選択させる。この際、フレームごとにカメラ画像等の画面全体または大部分が更新される画像を表示する表示モジュール部を選択させることにより、滑らかな画像を表示することが可能である。一方、選択されなかった他方の表示パネルに表示する画像は、通常、グラフィックス画像等の部分的な更新のみが必要な画像を表示する場合が多いので、画像の切れ目がわかりにくく、表示品位の劣化が小さい画像の表示を実現できる。

また、前記は使用しているアプリケーションの種類により、同期信号選択部３０で表示パネルモジュール部１３からのフレーム同期信号ＦＳまたは表示パネルモジュール部１３０からのフレーム同期信号ＦＳＡのどちらかを選択することにより、カメラ画像等の画面全体または大部分が更新される画像を表示する表示モジュールを優先させて、滑らかな画像を表示することとしたが、一方の表示モジュールが表示オフ状態、もしくは電源が入っていない状態にある場合は、他方の表示画像の内容に依らず画像を表示している表示パネルモジュール部からのフレーム同期信号を選択して、この選択後フレーム同期信号に同期して表示するように制御しても良い。

さらに、実施の形態４で説明したように、同期信号入力回路３４、同期信号切替回路３５、擬似同期信号発生回路３６を備える構成としてもよい。

図１は、この発明の実施の形態１に係るマトリクス型表示装置を示すブロック図である。 図２は、この発明の実施の形態１に係るマトリクス型表示装置の動作を示すタイミングチャートである。 図３は、この発明の実施の形態１に係るマトリクス型表示装置の動作を示すタイミングチャートである。 図４は、この発明の実施の形態１に係るマトリクス型表示装置の動作を示すタイミングチャートである。 図５は、この発明の実施の形態２に係るマトリクス型表示装置を示すブロック図である。 図６は、この発明の実施の形態２に係るマトリクス型表示装置の動作を示すタイミングチャートである。 図７は、この発明の実施の形態３に係るマトリクス型表示装置を示すブロック図である。 図８は、この発明の実施の形態４に係るマトリクス型表示装置を示すブロック図である。 図９は、この発明の実施の形態５に係るマトリクス型表示装置を示すブロック図である。 図１０は、この発明の実施の形態５に係るマトリクス型表示装置の動作を示すタイミングチャートである。

符号の説明

１ 画像書込み部、 ２ データ書込制御部、 ３ 書込み待ち信号出力制御回路、 ４ １１ マトリクス型表示装置、 １２ 入力制御部、 １３ 表示パネルモジュール部、 １４ フレームメモリ、 １６ データ読出制御部、 １７ 同期化回路、 １８ モジュール内フレームメモリ、 １９ 表示パネル、 ２０ 信号電極駆動回路、 ２１ 走査電極駆動回路、 ２２ データ書込制御部、 ２３ 書込み待ち信号出力制御回路、 ３０ 同期信号選択回路、 ３２ データ書込制御部、 ３３ 書込み待ち信号出力制御回路、 ３４ 同期信号入力検出回路、 ３５ 同期信号切替回路、 ３６ 擬似同期信号発生回路、 １３０ 第２の表示モジュール、 １８０ 第２のモジュール内フレームメモリ、 １９０ 第２の表示パネル、 ２００ 第２の信号電極駆動回路、 ２１０ 第２の走査電極駆動回路。

上記課題を解決すべく、この発明に係るマトリクス型表示装置は、
画像書込み部から入力される画像データを少なくとも１フレーム以上記憶可能なフレームメモリと、
当該フレームメモリへの画像データの書込みを待機させるための書込み待ち信号を前記画像書込み部に出力すると共に、当該画像書込み部から入力される画像データのフレーム毎の当該フレームメモリへの書込完了時に書込完了信号を出力するデータ書込制御回路と、
前記書込完了信号とフレーム同期信号とに基づいて、読出開始信号を出力する同期化回路と、
前記読出開始信号に基づいて、前記フレームメモリに記憶された画像データを読み出すデータ読出制御回路と、
前記フレームメモリから読み出された画像データを記憶するモジュール内フレームメモリと、
前記フレーム同期信号を出力すると共に、前記モジュール内フレームメモリに記憶された画像データを読み出し、当該画像データを表示させる表示パネルを駆動する表示駆動回路と
を備え、
前記データ書込制御回路は、前記画像書込み部から入力される出力制御信号の状態に基づいて、前記書込み待ち信号の出力の可否を決定し、かつ、
前記出力制御信号の状態は、前記画像書込み部から入力される画像データの描画に必要な速度により決定されること
としたものである。

この発明に係るマトリクス型表示装置は、画像書込み部から入力される画像データを少なくとも１フレーム以上記憶可能なフレームメモリと、フレームメモリへの画像データの書込みを待機させるための書込み待ち信号を画像書込み部に出力すると共に、画像書込み部から入力される画像データのフレーム毎のフレームメモリへの書込完了時に書込完了信号を出力するデータ書込制御回路と、書込完了信号とフレーム同期信号とに基づいて、読出開始信号を出力する同期化回路と、読出開始信号に基づいて、フレームメモリに記憶された画像データを読み出すデータ読出制御回路と、フレームメモリから読み出された画像データを記憶するモジュール内フレームメモリと、フレーム同期信号を出力すると共に、モジュール内フレームメモリに記憶された画像データを読み出し、画像データを表示させる表示パネルを駆動する表示駆動回路とを備え、データ書込制御回路は、画像書込み部から入力される出力制御信号の状態に基づいて、書込み待ち信号の出力の可否を決定し、かつ、出力制御信号の状態は、画像書込み部から入力される画像データの描画に必要な速度により決定されることとしたものである。その結果、高速描画が必要なアプリケーションを起動する場合は書き込みを待たせることなく描画するので、描画速度の低下を防止することができる。一方、高速描画が必要でないアプリケーションを起動する場合は、必要であれば書込みを待たせるので、描画像の内容が時間的にずれる事態を防止することができる。

Claims (8)

1. 画像書込み部から入力される画像データを少なくとも１フレーム以上記憶可能なフレームメモリと、
   当該フレームメモリへの画像データの書込みを待機させるための書込み待ち信号を前記画像書込み部に出力すると共に、当該画像書込み部から入力される画像データのフレーム毎の当該フレームメモリへの書込完了時に書込完了信号を出力するデータ書込制御回路と、
   前記書込完了信号とフレーム同期信号とに基づいて、読出開始信号を出力する同期化回路と、
   前記読出開始信号に基づいて、前記フレームメモリに記憶された画像データを読み出すデータ読出制御回路と、
   前記フレームメモリから読み出された画像データを記憶するモジュール内フレームメモリと、
   前記フレーム同期信号を出力すると共に、前記モジュール内フレームメモリに記憶された画像データを読み出し、当該画像データを表示させる表示パネルを駆動する表示駆動回路と
   を備えるマトリクス型表示装置。
2. データ読出制御回路は、画像データのフレーム毎の読出完了時に読出完了信号を出力し、
   データ書込制御回路は、当該読出完了信号に基づいて書込み待ち信号を制御すること
   を特徴とする請求の範囲第１項に記載のマトリクス型表示装置。
3. 書込み待ち信号の出力を許可するか否かを設定する出力制御信号が、画像書込み部からデータ書込み制御回路に入力されているときは、
   書込み待ち信号の出力が禁止されること
   を特徴とする請求の範囲第１項に記載のマトリクス型表示装置。
4. データ書込み制御回路は、
   フレーム同期信号を基準として画像書込み部からフレームメモリへの画像データの書込頻度を検出し、
   当該検出結果に基づいて書込み待ち信号を制御すること
   を特徴とする請求の範囲第１項に記載のマトリクス型表示装置。
5. データ書込み制御回路は、
   画像書込み部からフレームメモリへの画像データの書込頻度を所定の基準値
   に基づいて検出し、
   当該検出結果に基づいて書込待ち信号を制御すること
   を特徴とする請求の範囲第１項に記載のマトリクス型表示装置。
6. 同期信号の有無を検出し、当該検出結果に基づく同期信号入力検出信号を出力する同期信号入力回路と、
   擬似同期信号を出力する擬似同期信号と、
   上記同期信号入力検出信号に基づいて、同期信号又は擬似同期信号のどちらか一方を選択し、切替後同期信号として出力する同期信号切替回路とを備え、
   同期化信号は、当該切替後同期信号と書込完了信号とに基づいて、読出開始信号を出力すること
   を特徴とする請求の範囲第１項に記載のマトリクス型表示装置。
7. モジュール内フレームメモリと、
   表示駆動回路と、
   当該表示駆動回路により前記モジュール内フレームメモリから読み出された画像データを表示する表示パネルと
   からなる表示パネルモジュール部を複数備え、
   前記複数の表示駆動回路からフレーム同期信号が入力される同期信号選択回路は、画像書き込み部から指示に基づき、前記複数のフレーム同期信号から１のフレーム同期信号を選択し、当該選択されたフレーム同期信号を選択後フレーム同期信号として出力し、
   同期化回路は、当該選択後フレーム同期信号と書込完了信号とに基づいて読出開始信号を出力すること
   を特徴とする請求の範囲第１項に記載のマトリクス型表示装置。
8. 画像書込み部から入力される画像データを少なくとも１フレーム以上記憶可能な第１の記憶ステップと、
   当該第１ステップでの画像データの書込みを待機させるための書込み待ち信号を前記画像書込み部に出力すると共に、当該画像書込み部から入力される画像データのフレーム毎の当該フレームメモリへの書込完了時に書込完了信号を出力するデータ書込完了ステップと、
   前記書込完了信号とフレーム同期信号とに基づいて、読出開始信号を出力する読出開始ステップと、
   前記読出開始信号に基づいて、前記フレームメモリに記憶された画像データを読み出すデータ読出ステップと、
   前記フレームメモリから読み出された画像データを記憶する第２の記憶ステップと、
   前記フレーム同期信号を出力すると共に、前記モジュール内フレームメモリに記憶された画像データを読み出し、当該画像データを表示させる表示パネルを駆動する表示駆動ステップと
   を備えるマトリクス型表示装置の表示方法。

Images