CN100382119C - 矩阵型显示装置及其显示方法 - Google Patents

矩阵型显示装置及其显示方法 Download PDF

Info

Publication number
CN100382119C
CN100382119C CNB2004800000044A CN200480000004A CN100382119C CN 100382119 C CN100382119 C CN 100382119C CN B2004800000044 A CNB2004800000044 A CN B2004800000044A CN 200480000004 A CN200480000004 A CN 200480000004A CN 100382119 C CN100382119 C CN 100382119C
Authority
CN
China
Prior art keywords
signal
frame
view data
output
write
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004800000044A
Other languages
English (en)
Other versions
CN1698079A (zh
Inventor
内藤正博
中谷英彦
菅原直人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN1698079A publication Critical patent/CN1698079A/zh
Application granted granted Critical
Publication of CN100382119C publication Critical patent/CN100382119C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/001—Arbitration of resources in a display system, e.g. control of access to frame buffer by video controller and/or main processor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/393—Arrangements for updating the contents of the bit-mapped memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/18—Use of a frame buffer in a display terminal, inclusive of the display panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/363—Graphics controllers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

当将需要高速描绘的图像数据GD1从图像写入单元(1)写入帧存储器(14)时，与从帧存储器(14)读取的图像数据GD2的读取状态无关，按照来自图像写入单元(1)的指示，将图像数据GD1写入帧存储器(14)。另一方面，在可以用通常速度描绘的图像数据GD1的情形中，直到完成从帧存储器(14)读取图像数据GD2的期间，将写入等待信号WT从数据写入控制单元(2)输出到图像写入单元(1)。在输出写入等待信号WT的期间使来自图像写入单元(1)的图像数据GD1的写入待机。

Description

矩阵型显示装置及其显示方法
技术领域
本发明涉及当用将像素单元设置在矩阵状配列的交点上的矩阵型液晶面板和矩阵型荧光显示面板等的显示面板显示图像时的矩阵型显示装置，特别是涉及用于显示运动图像和图形图像的高帧速率图像的便携式电话装置等的便携式信息终端装置的显示单元的矩阵型显示装置及其显示方法。
背景技术
已有的矩阵型显示装置，为了在预定的显示面板上显示从CPU等的图像写入部件输入的图像数据，将图像数据暂时存储在内藏的帧存储器中。
这里，当从帧存储器读取图像数据输出到显示面板时，当在该图像数据的1帧的输出途中，重写从外部输入的图像数据和显示运动图像和静止画时，发生1个画面的上部和下部的图像内容在时间上偏移的事态。
为了防止这种图像内容的偏移，至今，如在下述专利文献中记载的那样，在帧存储器中，将写入等待信号从矩阵型显示装置一侧输出到外部的图像写入部件一侧，直到各帧的图像数据的读取结束为止，使图像数据输入到矩阵型显示装置待机，使对帧存储器的图像写入处于停止状态，因此，适当地控制图像数据的写入和读取的同步，在输出到显示面板的1帧的图像数据的途中，不重写从外部输入的图像数据。
日本特开2002-108268号专利公报
日本特开2002-108316号专利公报
日本特开2002-202881号专利公报
因此，当显示运动图像和静止画时，能够防止发生1个画面的上部和下部的图像内容在时间上偏移的事态，能够显示出平滑流畅的图像。
发明内容
在已有的矩阵型显示装置中，当写入来自外部的CPU等的图像写入部件的图像数据时，等待下一个图像的写入直到完成从帧存储器读取图像为止。
所以，例如，在起动需要Java(注册商标)等的高速描绘的应用程序描绘图像的情形中，也存在着等待图像数据的写入，使描绘速度变慢那样的问题。
实际上，在根据应用程序的种类，为了进行大于等于70帧/sec的描绘，与显示模块的读取同步的情形中，存在着由于只能够以显示模块的更新周期，例如，约60帧/sec的速度更新图像，要等待写入，使描绘速度变慢那样的问题。
因此，本发明的课题是提供能够防止图像写入中的描绘速度和处理能力降低的矩阵型显示装置及其显示方法。
本发明提供一种矩阵型显示装置，其特征在于：具有可以至少大于等于1帧地存储从图像写入单元输入的图像数据的帧存储器；将用于使图像数据到该帧存储器的写入待机的写入等待信号输出到上述图像写入单元，并且当从该图像写入单元输入的图像数据的每个帧写入到该帧存储器完成时输出写入完成信号的数据写入控制电路；根据上述写入完成信号和帧同步信号，输出读取开始信号的同步化电路；根据上述读取开始信号，读取存储在上述帧存储器中的图像数据的数据读取控制电路；存储从上述帧存储器读取的图像数据的模块内帧存储器；和输出上述帧同步信号并且读取存储在上述模块内帧存储器中的图像数据，驱动显示该图像数据的显示面板的显示驱动电路，其中，上述数据读取控制电路，当完成上述图像数据的每个帧的读取时输出读取完成信号；上述数据写入控制电路根据该读取完成信号控制写入等待信号。
本发明提供一种矩阵型显示装置的显示方法，其特征在于：备有可以至少大于等于1帧地存储从图像写入单元输入的图像数据的第1存储步骤；将用于使该第1步骤中的图像数据的写入待机的写入等待信号输出到上述图像写入单元，并且当从该图像写入单元输入的图像数据的每个帧写入到该帧存储器完成时输出写入完成信号的数据写入完成步骤；根据上述写入完成信号和帧同步信号，输出读取开始信号的读取开始步骤；根据上述读取开始信号，读取存储在上述帧存储器中的图像数据的数据读取步骤；存储从上述帧存储器读取的图像数据的第2存储步骤；当完成上述图像数据的每个帧的读取时输出读取完成信号的读取完成步骤；根据该读取完成信号控制写入等待信号的控制步骤；和输出上述帧同步信号并且读取存储在上述模块内帧存储器中的图像数据，驱动显示该图像数据的显示面板的显示驱动步骤。
为了解决上述课题，与本发明有关的矩阵型显示装置具有可以至少大于等于1帧地存储从图像写入单元输入的图像数据的帧存储器；将用于使图像数据到帧存储器的写入待机的写入等待信号输出到图像写入单元，并且当从图像写入单元输入的图像数据的每个帧到帧存储器的写入完成时输出写入完成信号的数据写入控制单元；根据写入完成信号和帧同步信号，输出读取开始信号的同步化电路；根据读取开始信号，读取存储在帧存储器中的图像数据的数据读取控制电路；存储从帧存储器读取的图像数据的模块内帧存储器；和输出帧同步信号并且读取存储在模块内帧存储器中的图像数据，驱动显示图像数据的显示面板的显示驱动电路。
附图说明
第1图是表示与本发明的实施方式1有关的矩阵型显示装置的方框图。
第2图是表示与本发明的实施方式1有关的矩阵型显示装置的操作的定时图。
第3图是表示与本发明的实施方式1有关的矩阵型显示装置的操作的定时图。
第4图是表示与本发明的实施方式1有关的矩阵型显示装置的操作的定时图。
第5图是表示与本发明的实施方式2有关的矩阵型显示装置的方框图。
第6图是表示与本发明的实施方式2有关的矩阵型显示装置的操作的定时图。
第7图是表示与本发明的实施方式3有关的矩阵型显示装置的方框图。
第8图是表示与本发明的实施方式4有关的矩阵型显示装置的方框图。
第9图是表示与本发明的实施方式5有关的矩阵型显示装置的方框图。
第10图是表示与本发明的实施方式5有关的矩阵型显示装置的操作的定时图。
具体实施方式
下面，我们根据图示的实施方式说明本发明。
第1实施方式
<构成>
第1图是表示与本发明的实施方式1有关的矩阵型显示装置11的方框图。该矩阵型显示装置11，如第1图的所示，通过输入由备有CPU等的图像写入单元(图像数据的外部供给源)1生成的运动图像或静止画等的图像数据，显示该图像数据，备有控制输入的图像数据的定时等的输入控制单元12和显示输入的图像数据的显示面板模块单元13。
图像写入单元1能够将WT输出控制信号(输出控制信号)WTOC发送给输入控制单元12内的后述的写入等待信号输出控制电路3。该WT输出控制信号WTOC是用于设定是否许可发送来自输入控制单元12的写入等待信号WT的信号，当想要显示需要用Java(注册商标)等的应用程序高速描绘的图像(运动图像等)时，为了从写入等待信号输出控制电路3不输出写入等待信号WT而作为WT输出控制信号WTOC进行低输出。另一方面，在显示静止画等的不需要高速描绘的情形中，为了许可从写入等待信号输出控制电路3输出写入等待信号WT而作为WT输出控制信号WTOC进行高输出。
输入控制单元12由至少以帧为单位暂时存储输入的图像数据的帧存储器14；微处理器；和备有地址总线、数据总线和控制线等的电路单元构成。而且，包含微处理器的电路单元，作为按照软件程序起作用的要素，备有控制图像数据GD1到帧存储器14的写入的数据写入控制单元2、控制从帧存储器14读取图像数据GD2的数据读取控制单元16、和进行数据写入控制单元2和数据读取控制单元16的同步控制的同步化电路17。
数据写入控制单元2备有在给予来自数据读取控制单元16的读取完成信号(在后面述说)RE的时刻，为了开始将从图像写入单元1给予的图像数据GD1写入到帧存储器14而进行控制的功能；和在结束图像数据GD1到帧存储器14的写入的时刻，将写入完成信号WE输出到同步化电路17的功能。
而且，该数据写入控制单元2在其内部备有用于将适当的写入等待信号WT输出到外部的图像写入单元1的写入等待信号输出控制电路3。
该写入等待信号输出控制电路3，为了直到将写入帧存储器14的图像数据传输给显示面板模块单元13(具体地说是后述的模块内帧存储器18)为止不将下一个的图像写入帧存储器14，将写入等待信号WT输出到图像写入单元1。因此，数据写入控制单元2可以使下一个帧的写入开始待机，直到输入来自数据读取控制单元16的读取完成信号RE的时刻。
写入等待信号输出控制电路3具有与从图像写入单元1给予的WT输出控制信号WTOC相应，切换是否将写入等待信号WT输出到图像写入单元1的功能。即，在WT输出控制信号WTOC是低输出的情形中，因为意味着禁止将写入等待信号WT输出到图像写入单元1，所以以后，停止将写入等待信号WT输出到图像写入单元1，直到给予高输出的WT输出控制信号WTOC为止。相反地，在WT输出控制信号WTOC是高输出的情形中，因为意味着许可将写入等待信号WT输出到图像写入单元1，所以以后，将写入等待信号WT适当地输出到图像写入单元1，直到给予低输出的WT输出控制信号WTOC为止。
数据读取控制单元16读取暂时存储在帧存储器14中的图像数据并传输给显示面板模块单元13，并且将意味着读取完成的读取完成信号RE输出到数据写入控制单元2。
将来自显示面板模块单元13的帧同步信号FS和来自数据写入控制单元2的写入完成信号WE输入到同步化电路17，为了与帧同步信号FS同步，同步化电路17将读取开始信号RK输出到数据读取控制单元16。
显示面板模块单元13备有对于每个帧暂时存储图像数据的模块内帧存储器18、显示图像的显示面板19、显示驱动该显示面板19的信号电极驱动电路20和扫描电极驱动电路21。
其中，信号电极驱动电路20生成用于从信号电极驱动电路20读取模块内帧存储器18的存储内容的读取控制信号RC，输出到模块内帧存储器18，并且生成帧同步信号FS输出到扫描电极驱动电路21和同步化电路17，进一步生成行同步信号LS输出到扫描电极驱动电路21。
又，扫描电极驱动电路21，根据帧同步信号FS和行同步信号LS，生成控制信号并输出到显示面板19的扫描电极。
又，信号电极驱动电路20和扫描电极驱动电路21作为显示驱动显示面板19的显示驱动电路起作用。
<操作>
其次，我们说明矩阵型显示装置11的操作。
图像写入单元1，根据正在使用的应用程序的种类，决定将WT输出控制信号WTOC作为高输出还是低输出。具体地说，在显示不需要高速描绘的静止画等的情形中，应该许可从写入等待信号输出控制电路3输出写入等待信号WT，图像写入单元1高输出WT输出控制信号WTOC。相反地，在想要显示使用例如Java(注册商标)和用于显示从摄像机输入的图像的应用程序等的情形等的需要高速描绘的图像(运动图像等)的情形中，应该禁止从写入等待信号输出控制电路3输出写入等待信号WT，图像写入单元1低输出WT输出控制信号WTOC。
这里，首先，我们一面参照第2图的定时图一面说明不需要高速描绘的静止的显示等的情形中的矩阵型显示装置11的操作。又，分别地，第2图(a)表示从外部的图像写入单元1输入到写入等待信号输出控制电路3的决定许可、禁止输出写入等待信号WT的WT输出控制信号WTOC，第2图(b)表示从图像写入单元1输入并写入到帧存储器14的图像数据GD1，第2图(c)表示从数据写入控制单元2给予同步化电路17的写入完成信号WE，第2图(d)表示从数据写入控制单元2输出到外部的写入等待信号WT，第2图(e)表示从输入控制单元12的帧存储器14读取并传输到显示面板模块单元13的模块内帧存储器18的图像数据GD2，第2图(f)表示从数据读取控制单元16给予数据写入控制单元2的读取完成信号RE，第2图(g)表示从信号电极驱动电路20给予扫描电极驱动电路21和同步化电路17的帧同步信号FS，第2图(h)表示从模块内帧存储器18读取并输入到信号电极驱动电路20的图像数据GD3。
首先，在显示不需要高速描绘的静止画等的情形中，应该许可从等待信号输出控制电路3输出写入等待信号WT，如第2图(a)所示，图像写入单元1高输出WT输出控制信号WTOC。这时，因为从图像写入单元1高输出WT输出控制信号WTOC，所以等待信号输出控制电路3判断允许输出写入等待信号WT。
而且，在第1图中，当从外部的图像写入单元1到矩阵型显示装置11的输入控制单元12输入图像数据(A)作为GD1时，该图像数据GD1由写入控制单元2进行控制，临时存储在帧存储器14中。
这里，如第2图(b)所示，在定时t1结束图像数据GD1到帧存储器14的存储处理，如第2图(c)所示，在定时t1，从数据写入控制单元2将写入完成信号WE输出到同步化电路17。
又，从高输出来自图像写入单元1的WT输出控制信号WTOC这种情况，数据写入控制单元2的等待信号输出控制电路3判断允许输出写入等待信号WT，所以在上述定时t1，为了不将下一个帧图像数据(B)写入帧存储器14，如第2图(d)所示，将写入等待信号WT输出到图像写入单元1。
在从数据写入控制单元2给予写入完成信号WE的时刻，重置同步化电路17，并使它进入等待状态，一直待机到最初输入第2图(g)所示的帧同步信号FS为止。
显示面板模块单元13内的信号电极驱动电路20，根据由图中未画出的振荡电路产生的基准信号，生成读取控制信号RC输出到模块内帧存储器18，并且在定时t3将帧同步信号FS(第2图(g))输出到扫描电极驱动电路21和同步化电路17，进一步生成行同步信号LS并输出到扫描电极驱动电路21。
在扫描电极驱动电路21中，根据帧同步信号FS和行同步信号LS，生成控制信号并输出到显示面板19的扫描电极。
而且，当将帧同步信号FS(第2图(g))输入到同步化电路17时，与该输入的定时t3同步，将读取开始信号RK输出到数据读取控制单元16。这样一来，在该定时t3，数据读取控制单元16读取暂时存储在帧存储器14中的图像数据GD1，作为图像数据GD2(第2图(e))传输到模块内帧存储器18。即，在第2图(d)～(g)中，与为了读取存储在模块内帧存储器18中的第(n+2)个图像数据的帧同步信号FS(第2图(g))的输出定时t3同步，根据数据读取控制单元16的指示，将下一个图像数据GD2(第2图(e))从帧存储器14传输到模块内帧存储器18。
又，在比帧同步信号FS(第2图(g))的定时t3只延迟了延迟时间DT1的定时t4，将图像数据GD3(第2图(h))从模块内帧存储器18输出到信号电极驱动电路20。
所以，在读取存储在模块内帧存储器18中的第(n+2)个图像数据作为GD3的时刻，通过读取新传输存储的图像数据(A)作为GD3，不存在在读取图像数据中在1帧的输出途中，切换到新传输的图像数据。
从第2图(c)的写入完成信号WE的定时t1到第2图(f)的输出读取完成信号RE的定时t5之间(即，高输出写入等待信号WT期间)，不将作为下一个写入数据的图像数据(B)写入帧存储器14。
而且，在定时t5将读取完成信号RE(第2图(f))从数据读取控制单元16给予数据写入控制单元2，并将写入等待信号WT(第2图(d))切换到低输出。因此，在定时t5的时刻，将来自图像写入单元1的下一个帧的图像数据(B)(第2图(b))写入帧存储器14。
这里，在帧同步信号FS的定时t3将图像数据GD2(第2图(e))同步地从输入控制单元12给予显示面板模块单元13。又，在从定时t3只延迟DT1的定时t4同步地读取第(n+2)个图像数据GD3(第2图(h))。因为帧同步信号FS(第2图(g))的定时t3比开始输出图像数据GD3的定时t4只超前DT1，所以不在传输中的图像数据(A)的帧的途中切换第2图(h)的第(n+1)个帧的图像数据GD3(第2图(h))。
又，在从模块内帧存储器18读取图像数据(A)的下一个帧同步信号FS的定时t6，开始将在t5的定时写入帧存储器14的下一个帧的图像数据(B)传输给模块内帧存储器18。
在从定时t6只延迟DT1的定时t7同步地读取写入模块内帧存储器18的图像数据(B)，作为第(n+3)个图像数据作为GD3(第2图(h))。因为帧同步信号FS(第2图(g))的定时t6比开始输出图像数据GD3的定时t7只超前DT1，所以不在传输中的图像数据(B)的帧的途中切换第2图(h)的第(n+2)个帧的图像数据GD3(第2图(h))。
这样一来，因为在矩阵型显示装置11中，与显示面板19的帧周期同步将图像数据GD2(第2图(e))从帧存储器14传输到模块内帧存储器18，所以能够防止对照块内帧存储器18内的同一个地址一致地进行图像数据GD2(第2图(e))到模块内帧存储器18的传输处理和从模块内帧存储器18到信号电极驱动电路20的图像数据GD3(第2图(h))的读取处理。从而，因为为了防止在显示面板19上显示出来的图像的1个帧的读取途中切换成下一个帧的图像而控制数据传输，所以当显示运动图像和图形图像时，能够防止发生1个画面的上部和下部的图像内容在时间上偏移的事态，能够显示出平滑流畅的图像。
其次，我们说明当需要例如Java(注册商标)等的高速描绘时的矩阵型显示装置11的操作。
在起动需要高速描绘的应用程序描绘图像的情形中，只要不从数据写入控制单元2的写入等待信号输出控制电路3给予写入等待信号WT，图像数据GD1的周期，如第3图(b)所示，比第2图(b)所示的波形短地显现出来。在该情形中，如上所述，在写入等待信号输出控制电路3许可将写入等待信号WT输出和该写入等待信号WT(第2图(d))处于高状态之间，等待将来自图像写入单元1的图像数据GD1(第2图(b))写入帧存储器14，存在着描绘速度变慢的问题。存在着根据应用程序的种类，需要大于等于70帧/sec的描绘速度的情形，当使这种应用程序与只能够以约60帧/sec的速度更新图像的显示模块同步时，由于发生写入等待使描绘速度变慢。
因此，我们一面参照第3图的定时图一面说明需要高速描绘时的显示中的矩阵型显示装置11的操作的一个例子。此外，从第3图(a)到(h)的各图分别与从第2图(a)到(h)的各图对应。在第3图中，图像写入单元1应该禁止从写入等待信号输出控制电路3输出写入等待信号WT，如第3图(a)所示，输出低信号作为WT输出控制信号WTOC。这时，写入等待信号输出控制电路3，因为来自图像写入单元1的WT输出控制信号WTOC是低输出，所以不将写入等待信号WT给予图像写入单元1(即，总是将写入等待信号WT固定在低输出)。
这样一来，在第3图所示的定时t1，不从写入等待信号输出控制电路3输出写入等待信号WT。所以，不管是否完成从帧存储器14读取图像数据(A)，都开始从图像写入单元1到帧存储器14写入图像数据(B)。
这时，如第3图(e)所示，将图像数据(A)临时存储在帧存储器14中后，在作为图像数据GD2将图像数据(A)输出到显示面板模块单元13的各帧的输出途中，进一步更新新的帧图像数据(B)。所以，在写入模块内帧存储器18的图像数据GD2中，存储在图像数据(A)和图像数据(B)混在的途中切换的图像，在显示面板模块单元13中作为第(n+2)个显示的帧，显示在图像数据(A)和图像数据(B)混在的途中切换的图像(第3图(h))。但是，不等待图像数据从图像写入单元1到矩阵型显示装置11的写入，不会使应用程序的实施速度变慢。
进一步，我们一面参照第4图的定时图一面说明需要高速描绘时的显示中的矩阵型显示装置11的操作的其它例子。此外，从第4图(a)到(h)的各图分别与从第3图(a)到(h)的各图对应。第4图的情形也与第3图的情形相同，图像写入单元1应该禁止从写入等待信号输出控制电路3输出写入等待信号WT，输出低信号作为WT输出控制信号WTOC(第4图(a))。这时，写入等待信号输出控制电路3，因为来自图像写入单元1的WT输出控制信号WTOC是低输出，所以不将写入等待信号WT给予图像写入单元1(即，总是将写入等待信号WT固定在低输出)。
这样一来，在第4图所示的定时t1，不从写入等待信号输出控制电路3输出写入等待信号WT。所以，不管是否完成从帧存储器14读取图像数据(A)，都开始从图像写入单元1到帧存储器14写入图像数据(B)。
如第4图所示，当从图像写入单元1到帧存储器14写入图像数据(B)的定时比图像数据(A)的完成读取定时t5迟时，从帧存储器14到写入模块内帧存储器18传输的图像数据GD2是图像数据(A)。所以，显示面板19上显示的图像不成为不同帧的图像数据混合、在途中切换的图像(第4图(h))。
进一步，在比图像数据(A)的完成读取定时t5迟的定时，并且在t5后，最初输入的帧同步信号FS的定时t6前，将图像数据(B)和图像数据(C)写入帧存储器14(第4图(a))。这时，在定时t6的时刻，在帧存储器14中在图像数据(B)上重写图像数据(C)。所以，将图像数据(C)作为图像数据GD2从帧存储器14传输到模块内帧存储器18(第4图(e))，在显示面板19上显示出来的图像数据GD3也成为图像数据(C)(第4图(h))。即，跳过图像数据(B)，不将其显示出来。
这样，将写入等待信号WT固定在低输出时，能够产生又显示途中切换状态的图像，又跳过一部分图像的情形。但是，可以与从图像写入单元1给予的图像数据GD1的帧速度对应地进行描绘，又能够在显示面板模块单元13上描绘高速图像。
因此，例如，在使用描绘速度变慢和应用程序自身的实施速度变慢那样的应用程序时，可以使描绘速度与应用程序一侧对应，能够防止延迟应用程序一侧的处理。又，能够将适合于高速描绘的图像数据GD1，以从图像写入单元1给予的帧速度在显示面板模块单元13上显示出来。
第2实施方式
<构成>
第5图是表示与本发明的第2实施方式有关的矩阵型显示装置的方框图。又在第5图中在具有与第1实施方式相同的功能的要素上附加相同的标号。
首先，我们说明该实施方式的矩阵型显示装置与上述第1实施方式的不同点。该矩阵型显示装置，如第5图的所示，具有将从信号电极驱动电路20输出的帧同步信号FS输入到数据写入控制单元22的写入等待信号输出控制电路23的构成。写入等待信号输出控制电路23，对于该帧同步信号FS，当将从图像写入单元1给予的图像数据GD1写入帧存储器14时，生成在上述实施方式1中说明的写入等待信号WT(在第5图中省略了它的图示)。但是，不立即将该写入等待信号WT从写入等待信号输出控制电路3的内部输出到外部，而是如后所述，根据写入等待许否标志WTOFF的高/低状态对它进行变换。
写入等待信号输出控制电路23，根据帧同步信号FS，检测在预定期间内，来自图像写入单元1的图像数据GD1写入帧存储器14的频度，根据该写入频度的大小，在写入等待信号输出控制电路3的内部，将写入等待许否标志WTOFF切换到高状态或低状态。具体地说，在写入等待信号输出控制电路23中，根据与帧同步信号FS同步的定时，经常判断写入等待信号WT的发生次数，当发生次数大于等于预定的基准次数m时，判断图像数据GD1的写入频度比预定的基准次数大，使写入等待许否标志WTOFF成为高状态。另一方面，当写入等待信号WT的发生次数小于等于预定的基准次数m时，判断写入频度比预定的基准次数小，使写入等待许否标志WTOFF成为低状态。此外，既可以将帧同步信号FS的1个周期作为基准，也可以将预定的多个周期作为基准检测预定的基准次数m。
当写入等待许否标志WTOFF成为低状态时，写入等待信号输出控制电路23将作为高输出的写入等待信号WT作为第2写入等待信号WT2保持高输出不变地输出到图像写入单元1。另一方面，当写入等待许否标志WTOFF成为高状态时，即便高输出写入等待信号WT，也将第2写入等待信号WT2低输出到图像写入单元1。
当低输出从写入等待信号输出控制电路23给予的第2写入等待信号WT2时，图像写入单元1将下一个帧的图像数据GD1发送给并写入帧存储器14。另一方面、当高输出第2写入等待信号WT2时，停止向帧存储器14输出下一个帧的图像数据GD1。所以，在写入等待信号输出控制电路23内，当写入等待许否标志WTOFF成为高状态时，总是低输出第2写入等待信号WT2，不发生下一个帧的图像数据GD1到帧存储器14的写入等待。
即，在发生写入等待信号WT在大于等于预定的基准次数m的情形中，判断为需要高速描绘。这时，使写入等待许否标志WTOFF成为高状态，可以防止发生写入等待。另一方面，在写入等待信号WT的发生次数小于等于预定的基准次数m的情形中，判断为不需要高速描绘，使写入等待许否标志WTOFF成为低状态，可以适当地等待从图像写入单元1写入图像数据。
因为它的其它构成与第1实施方式相同所以对它们的说明。
<操作>
我们参照第6图的定时图说明如上述那样构成的矩阵型显示装置的操作。此外，第6图的从(a)到(c)和从(e)到(h)的各图分别与第2图的从(a)到(c)和从(e)到(h)的各图对应。而且，分别地，在第6图中，(d1)表示在数据写入控制单元22的写入等待信号输出控制电路23内生成的写入等待信号WT，(d2)表示在写入等待信号输出控制电路23内设定的写入等待许否标志WTOFF，(d3)表示根据写入等待信号WT和写入等待许否标志WTOFF生成的给予图像写入单元1的第2写入等待信号WT2。
可是，如上所述，写入等待信号输出控制电路23，在与帧同步信号FS(第6图(g))同步的定时，经常判断写入等待信号WT(第6图(d1))的发生次数。而且，当判断为写入等待信号WT的发生次数大于等于预定的基准次数时，判断图像数据GD1的写入频度比预定的基准次数大，使写入等待许否标志WTOFF成为高状态。另一方面，当写入等待信号WT的发生次数小于等于预定的基准次数m时，判断为写入频度比预定的基准次数小，使写入等待许否标志WTOFF成为低状态。
此外，根据应用程序的种类将基准次数m设定在最适当的值。
首先，我们说明写入等待许否标志WTOFF成为低状态的情形，即，写入等待信号WT(第6图(d1))的发生次数小于等于预定的基准次数的情形。
图像写入单元1，在第6图中的第1帧图像数据(A)的定时，将图像数据GD1(第6图(b))写入到帧存储器14。当写入完成时，在定时t1数据写入控制单元22将写入完成信号WE(第6图(c))输出到同步化电路17。与此同时，数据写入控制单元22内的写入等待信号输出控制电路23生成用于指示图像写入单元1将下一个图像数据写入帧存储器14的写入等待信号WT。
在该时刻，当设定在写入等待信号输出控制电路23内的写入等待许否标志WTOFF(第6图(d2))处于低状态时，将是高输出的写入等待信号WT(第6图(d1))作为第2写入等待信号WT2(第6图(d3))，保持高输出不变地输出到图像写入单元1。
其次，在根据从信号电极驱动电路20给予的帧同步信号FS(第6图(g))输出的读取开始信号RK的定时t3，数据读取控制单元16开始读取存储在帧存储器14中的数据作为图像数据GD2(第6图(e))，将该图像数据GD2传输到显示面板模块单元13。因为这时的显示面板模块单元13内的处理与上述实施方式1相同，所以，这里省略对它的说明。
接着，在完成读取图像数据GD2(第6图(e))的定时t5，数据读取控制单元16将读取完成信号RE(第6图(f))高输出到数据写入控制单元22。
数据写入控制单元22在输入高输出的读取完成信号RE(第6图(f))的时刻，将写入等待信号WT(第6图(d1))切换到低输出，原封不动地作为第2写入等待信号WT2(第6图(d3))给予图像写入单元1。与将第2写入等待信号WT2(第6图(d3))切换到低输出相应，可以由图像写入单元1，将下一个帧(B)的图像数据GD1(第6图(b))写入帧存储器14。
其次，我们说明检测出从图像写入单元1写入图像数据的次数大于等于预定的基准次数m，将写入等待许否标志WTOFF切换到高状态的情形。例如，如第6图(b)所示，当将图像数据GD1的第1帧(A)、第2帧(B)和第3帧(C)写入到帧存储器14的间隔短时，如第6图(d1)所示，以短的间隔高输出写入等待信号WT。
这样，当在短的间隔中发生写入等待信号WT，在根据帧同步信号FS(第6图(h))的预定期间内的发生次数大于等于预定的基准次数m时，写入等待信号输出控制电路23将写入等待许否标志WTOFF(第6图(d2))切换到高状态。
当写入等待许否标志WTOFF(第6图(d2))处于高状态时，与写入等待信号WT(第6图(d1))是高输出还是低输出无关，写入等待信号输出控制电路23将第2写入等待信号WT2(第6图(d3))低输出到图像写入单元1。当将第2写入等待信号WT2(第6图(d3))维持在低输出的状态时，图像写入单元1，与帧同步信号FS(第6图(g))的周期无关，将下一个帧(D)的图像数据GD1(第6图(b))写入帧存储器14。所以，不发生下一个帧(D)的图像数据GD1(第6图(a))到写入帧存储器14的写入等待。
此后，写入等待信号输出控制电路23，当根据帧同步信号FS(第6图(g))，检测出写入等待信号WT的低输出时，将写入等待许否标志WTOFF(第6图(d2))切换到低状态。其次，在第5帧(E)的定时，将通过从图像写入单元1给予的图像数据GD1(第6图(a))写入帧存储器14生成的写入等待信号WT(第6图(c))原封不动地作为第2写入等待信号WT2(第6图(e))从写入等待信号输出控制电路23输出到图像写入单元1。这样，当写入等待许否标志WTOFF(第6图(d))为低状态时，图像写入单元1能够判断不需要如此快的描绘。
这样，将在预定期间内，图像数据GD1从图像写入单元1到帧存储器14的写入次数比预定的基准次数多的情形判断为需要高速描绘的情形，将写入等待许否标志WTOFF切换到高状态。而且，当写入等待许否标志WTOFF为高状态时，即便高输出写入等待信号WT，也将第2写入等待信号低输出到图像写入单元1，不禁止从图像写入单元1写入图像数据。因此，不发生图像数据的写入等待。
另一方面，将在预定期间内图像数据GD1从图像写入单元1到帧存储器14的写入次数比预定的基准次数少的情形判断为不需要高速描绘的情形，将写入等待许否标志WTOFF切换到低状态。而且，当写入等待许否标志WTOFF为低状态时，将写入等待信号WT的输出原封不动地作为第2写入等待信号输出到图像写入单元1。需要时使图像写入单元1适当地等待写入图像数据。
如以上所述的那样，当用数据写入控制单元22内的写入等待信号输出控制电路23检测图像写入单元1的图像写入的频度，判断为图像写入单元1需要高速描绘时，根据写入等待信号WT和写入等待许否标志WTOFF，将低输出的第2写入等待信号给予图像写入单元1。结果，图像写入单元1可以不等待写入，将图像数据GD1写入帧存储器14。
第3实施方式
在上述第2实施方式的矩阵型显示装置中，具有在数据写入控制单元22的写入等待信号输出控制电路23中，与写入等待许否标志WTOFF的状态相应地控制是否输出第2写入等待信号WT2，通过根据该第2写入等待信号WT2，使图像数据从图像写入单元1到帧存储器14的写入待机，不降低应用程序的实施速度的构成。在本实施方式中，具有将写入等待信号WT和写入等待许否标志WTOFF两者输出到图像写入单元1，由图像写入单元1决定与两者的组合相应，可否写入新的帧的图像数据GD1的构成。
<构成>
第7图是表示与本发明的第3实施方式有关的矩阵型显示装置的方框图。又在第7图中在具有与第1和第2实施方式相同的功能的要素上附加相同的标号。
<操作>
图像写入单元1从数据写入控制单元32输入写入等待信号WT和写入等待许否信号(第2实施方式中的“写入等待许否标志”)WTOFF两者。当低输出写入等待许否信号WTOFF时，将写入等待信号WT作为有效的信号并进行处理，根据该写入等待信号WT，决定可否输出图像数据GD1。即，当高输出写入等待信号WT时，使下一个帧的图像数据GD1到帧存储器14的写入待机。另一方面，当低输出写入等待信号WT时，开始下一个帧的图像数据GD1到帧存储器14的写入。
另一方面，当高输出写入等待许否信号WTOFF时，在低输出输入的写入等待信号WT的情形中，当然，即便该写入等待信号WT为高输出，也将下一个帧的图像数据GD1写入到帧存储器14。
这里，从写入等待信号输出控制电路33将写入等待许否信号WTOFF给予图像写入单元1。该写入等待信号输出控制电路33，与第2实施方式的写入等待信号输出控制电路23相同，检测图像数据GD1对帧同步信号FS的写入频度，控制许可还是使图像到帧存储器14的写入待机。
在如第7图那样构成的矩阵型显示装置中，图像写入单元1根据写入等待许否信号WTOFF和写入等待信号WT的状态，判断是否将图像数据GD1写入帧存储器14。所以，在不需要高速描绘的情形中，可以使写入等待，在需要高速描绘的情形中，可以不等待，写入图像数据。
第4实施方式
第8图是表示与本发明的第4实施方式有关的矩阵型显示装置的方框图。又在第8图中在具有与第1和第3实施方式相同的功能的要素上附加相同的标号。
<构成>
首先，我们说明该实施方式的矩阵型显示装置与上述第1实施方式的不同点。该矩阵型显示装置，如第8图所示，具有将从信号电极驱动电路20输出的帧同步信号FS输入到同步信号输入检测电路34和同步信号切换电路35的构成。同步信号输入检测电路34检测是否正在输入帧同步信号FS，将检测结果作为同步信号检测结果信号FSD输出到同步信号切换电路35。
又，输入控制单元11备有产生可以用作帧同步信号FS的替代信号的拟似同步信号FS2的拟似同步信号发生电路36，将拟似同步信号FS2输入到同步信号切换电路35。
将从显示面板模块单元13输出的帧同步信号FS、从拟似同步信号发生电路36输出的拟似同步信号FS2、从同步信号输入检测电路34输出的同步信号输入检测信号FSD输入到同步信号切换电路35。而且，同步信号切换电路35根据同步信号输入检测信号FSD，选择帧同步信号FS或拟似同步信号FS2中的某一方，作为切换后的同步信号FSK输出到同步化电路17。
因它的其它构成与第1实施方式相同，所以省略对它们的说明。
<操作>
我们说明如上述那样构成的矩阵型显示装置的操作。此外，因为显示面板模块单元13内的处理与第1实施方式相同，所以省略对它的说明。
首先，我们说明将帧同步信号FS从显示面板模块单元13输入到同步信号输入检测电路34和同步信号切换电路35的情形。当将帧同步信号FS输入到同步信号输入检测电路34时，同步信号输入检测电路34为了显示正在输入同步信号FS，而低输出同步信号输入检测信号FSD。
拟似同步信号发生电路36对输入控制单元12等的内部电路(图中未画出)具有的时钟进行分频，产生作为接近帧同步信号FS的频率的信号的拟似同步信号FS2。此外，根据输入控制单元12的构成，不需要拟似同步信号FS2具有接近帧同步信号FS的频率，也可以是频率比帧同步信号FS高的信号。从拟似同步信号发生电路36输出拟似同步信号FS2，并输入到同步信号切换电路35。
低输出从同步信号输入检测电路34输出的同步信号输入检测信号FSD的情形是将帧同步信号FS从显示面板模块单元13输入到同步信号切换电路35的状态。所以同步信号切换电路35将帧同步信号FS作为切换后的同步信号FSK输出到同步化电路17。
这样，当将帧同步信号FS输入到同步信号输入检测电路34和同步信号切换电路35时，图8所示的矩阵型显示装置可以进行与实施方式1中说明的装置同样的操作，可以将图像数据GD2从输入控制单元12传输到显示面板模块单元13。
其次，我们说明不将帧同步信号FS从显示面板模块单元13输入到同步信号输入检测电路34和同步信号切换电路35的情形。当不将帧同步信号FS输入到同步信号输入检测电路34时，同步信号输入检测电路34为了显示没有输入同步信号FS，而高输出同步信号输入检测信号FSD。
高输出从同步信号输入检测电路34输出的同步信号输入检测信号FSD的情形是不将帧同步信号FS从显示面板模块单元13输入到同步信号切换电路35的状态。所以，同步信号切换电路35将拟似同步信号FS2作为切换后的同步信号FSK输出到同步化电路17。
此外，因为输入控制单元12中的其它构成要素进行与实施方式1同样的操作，所以省略对它们的说明。
这样，当形成第8图所示的构成时，即便在不将帧同步信号FS输入到输入控制单元12的情形中，由拟似同步信号FS2，也可以将图像数据GD2从帧存储器14传输到模块内帧存储器18。
此外，在与第2、第3实施方式有关的矩阵型显示装置中，也可以追加同步信号输入检测电路34、同步信号切换电路35、拟似同步信号发生电路36。
第5实施方式
第9图是表示与本发明的第5实施方式有关的矩阵型显示装置的方框图。又在第9图中在具有与第1到第4实施方式相同的功能的要素上附加相同的标号。
<构成>
首先，我们说第5实施方式的矩阵型显示装置与上述第1实施方式的不同点。该矩阵型显示装置，如第9图所示，除了显示面板模块单元13外，还备有第2显示模块单元130。
第2显示模块单元130，与显示模块13同样，在其内部备有第2模块内帧存储器180、第2显示面板190、信号电极驱动电路200和扫描电极驱动电路210。第2信号电极驱动电路200向第2模块内帧存储器输出读取控制信号RCA，向第2扫描电极驱动电路210输出行同步信号LSA和帧同步信号FSA。此外，也将帧同步信号FSA输出到同步信号选择电路30。
进一步，输入控制单元12备有输入来自显示面板模块13的帧同步信号FS和来自第2显示模块单元130的帧同步信号FSA的同步信号选择电路30。同步信号选择电路30根据来自图像写入单元1的帧同步选择信号FFS选择帧同步信号FS或帧同步信号FSA中的某一个，将选出的信号作为选择后的帧同步信号FS3输出到同步化电路17。
因为其它构成与第1实施方式相同，所以省略对它们的说明。
<操作>
我们参照第10图的定时图说明上述那样构成的矩阵型显示装置的操作。此外，从第10图(a)到(e)和(f)的各图分别与从第2图(a)到(e)和(f)的各图对应。而且，分别地，在第10图中，(k1)表示数据读取控制单元16向显示面板模块单元13内的模块内帧存储器18输出的第1选择信号CS1，(k2)表示数据读取控制单元16向第2显示面板模块单元130内的模块内帧存储器180输出的第2选择信号CS2，(g1)表示从信号电极驱动电路20给予扫描电极驱动电路21和同步化电路17的帧同步信号FS，(g2)表示从信号电极驱动电路200给予扫描电极驱动电路210和同步化电路17的第2帧同步信号FS2，(g3)表示从同步信号选择电路30向同步化电路17输出的选择后的帧同步信号FS3，(h1)表示从模块内帧存储器18读取并输入到信号电极驱动电路20的图像数据GD3，(h2)表示从第2模块内帧存储器180读取并输入到第2信号电极驱动电路200的图像数据GD30。
在本实施方式中的矩阵型显示装置中，使输入控制单元12的操作与由同步信号选择电路30选择的帧同步信号FS或第2帧同步信号FS2中的某一方同步。从而，因为输出选出的信号的显示面板模块也能够处于显示不需要高速描绘的图像的情形中，所以应该许可来自写入等待信号输出控制电路3的写入等待信号WT，如第10图(a)所示，图像写入单元1输出高信号作为WT输出控制信号WTOC。这时，写入等待信号输出控制电路3从高输出来自图像写入单元1的WT输出控制信号WTOC，判断允许输出写入等待信号WT。由同步信号选择电路30选择帧同步信号FS。
又，分别地，在第10图中，(h1)的(A)表示预先写入模块内帧存储器18在显示面板19上显示出来的图像，(h2)的(X)表示预先写入第2模块内帧存储器180在第2显示面板190上显示出来的图像。
而且，在第9图中，当从外部的图像写入单元1到矩阵型显示装置11的输入控制单元12输入显示模块13用的图像数据(B)作为GD1时，该图像数据GD1由数据写入控制单元2进行控制，临时存储在帧存储器14中。
这里，如第10图(b)所示，在定时t1结束图像数据GD1到帧存储器14的存储处理，如第10图(c)所示，在定时t1，从数据写入控制单元2将写入完成信号WE输出到同步化电路17。
又，因为数据写入控制单元2的写入等待信号输出控制电路3，从高输出来自图像写入单元1的WT输出控制信号WTOC，判断允许输出写入等待信号WT，所以在上述定时t1，为了将下一个帧的图像数据(C)写入到帧存储器14，而如第10图(d)所示，将写入等待信号WT输出到图像写入单元1。
可是，显示面板模块单元13内的信号电极驱动电路20，根据由图中来画出的振荡电路产生的基准信号，生成读取控制信号RC输出到模块内帧存储器18，并且在定时t3将帧同步信号FS(第10图(g1))输出到扫描电极驱动电路21和同步化电路17，进一步生成行同步信号LS输出到扫描电极驱动电路21。
同样，第2显示面板模块单元130内的第2信号电极驱动电路200，根据由与信号电极驱动电路20用的振荡电路不同的振荡电路产生的基准信号，生成第2读取控制信号RCA输出到第2模块内帧存储器18，并且将第2帧同步信号FSA(第10图(g2))输出到第2扫描电极驱动电路210和同步化电路17，进一步生成第2行同步信号LSA输出到扫描电极驱动电路21。在第2扫描电极驱动电路210中，根据第2帧同步信号FSA和第2行同步信号LSA，生成并输出对第2显示面板190的扫描电极的控制信号。
因为同步信号选择电路30，按照从外部的图像写入单元1输入的帧同步信号选择控信号FSS，为了选择从显示模块13输出的帧同步信号FS(第10图(g1))而受到控制，所以同步信号选择电路30将帧同步信号FS作为选择后的帧同步信号FS3输出到同步化电路17。
同步化电路17，在从数据写入控制单元2给予写入完成信号WE的时刻，被重置并移动到等待状态，一直待机到最初输入如第10图(g3)所示的选择后的帧同步信号FS3为止。
而且，当将选择后的帧同步信号FS3(第10图中(g3))输入到同步化电路17时，与该输入的定时t3同步，将读取开始信号RK输出到数据读取控制单元16。这样一来，在该定时t3，数据读取控制单元16读取暂时存储在帧存储器14中的显示模块13用的图像数据GD1，并且输出第1选择信号(第10图中(k1))，将读取的图像数据作为图像数据GD2(第10图中(e))传输给模块内帧存储器18。即，在第10图中，与用于读取存储在模块内帧存储器18中的第(n+2)个图像数据的选择后的帧同步信号FS3(第10图中(g3))的输出定时t3同步，根据数据读取控制单元16的指示，从帧存储器14向模块内帧存储器18传输下一个图像数据GD2(第10图中(e))。
又，在比选择后的帧同步信号FS3(第10图中(g3))的定时t3只延迟延迟时间DT1的定时t4，从模块内帧存储器18向信号电极驱动电路20输出图像数据GD3(第10图中(h1))。
所以，在读取存储在模块内帧存储器18中的第(n+2)个图像数据作为GD3的时刻，读取新传输并存储起来的图像数据(B)作为GD3，不需要在读取图像数据中在1个帧的读取途中切换到新传输的图像数据。
从第10图(c)的写入完成信号WE的定时t1，到输出第10图(f)的读取完成信号RE的定时t5之间(即，写入等待信号WT成为高输出之间)，不将作为下一个写入数据的图像数据(C)写入到帧存储器14。
而且，在定时t5将读取完成信号RE(第10图(f))从数据读取控制单元16给予数据写入控制单元2，并将写入等待信号WT(第2图(d))切换到低输出。因此，在定时t5的时刻，将来自图像写入单元1的下一个帧的图像数据(C)(第10图(b))写入到帧存储器14。
这里，在选择后的帧同步信号FS3的定时t3将图像数据GD2(第10图(e))同步地从输入控制单元12给予显示面板模块单元13。又，在从定时t3只延迟DT1的定时t4同步地读取第(n+2)个图像数据GD3(第10图(h1))。因为选择后的帧同步信号FS3(第10图中(g3))的定时t3只比开始输出图像数据GD3的定时t4超前DT1，所以不在传输中的图像数据(B)的帧的途中切换第10图(h1)的第(n+1)个帧的图像数据GD3。
又，在从模块内帧存储器18读取图像数据(B)的下一个选择后的帧同步信号FS3的定时t6，开始将在t5的定时写入到帧存储器14的下一个帧的图像数据(C)传输给模块内帧存储器18。
这样一来，因为在矩阵型显示装置11中，与选择后的帧同步信号FS3，这时显示面板19的帧周期FS同步，将图像数据GD2(第10图(e))从帧存储器14传输到模块内帧存储器18，所以能够防止对照块内帧存储器18内的同一个地址一致地进行图像数据GD2(第10图(e))到模块内帧存储器18的传输处理和从模块内帧存储器18到信号电极驱动电路20的图像数据GD3(第10图(h1))的读取处理。从而，因为为了防止在显示面板19上显示出来的图像的1个帧的途中切换成下一个帧的图像而控制数据传输，所以当显示运动图像和图形图像时，能够防止发生1个画面的上部和下部的图像内容在时间上偏移的事态，能够显示出平滑流畅的图像。
其次，我们说明在第2显示面板190上显示出来的图像数据。如上述中说明的那样，由同步信号选择电路30选择的信号是帧同步信号FS，不是第2帧同步信号FSA。所以，如第10图(b)所示，与第2帧同步信号FSA不同步地进行图像数据(Y)到第2块内帧存储器180的写入，在第2显示面板190上显示出来的图像存在时间上偏移的部分。
即，假定，与第2帧同步信号FSA同步地进行图像数据从帧存储器14到第2模块内帧存储器190的写入，在第10图(g2))的t8的定时从帧存储器14读取图像数据(Y)，将第2帧同步信号FSA写入到第2模块内帧存储器，如第10图中(h2)所示，只延迟DT2的定时，将来自第2模块内帧存储器180的图像数据(Y)作为第(n+5)个数据，在第2模块内帧存储器190上显示出来。
但是，因为选择帧同步信号FS作为选择后的帧同步信号FS3，所以这时在第10图(g3))的t9的定时从帧存储器14读取图像数据(Y)，写入到第2模块内帧存储器180。所以，如第10图中(h2)所示，在第2显示面板190上显示出来的第(n+5)个帧的图像数据就会显示在1个帧中切换图像数据(X)和图像数据(Y)那样的图像。
当第10图中(h2)的第(n+5)个帧那样的图像数据是对于每个帧更新画面整体的图像，例如摄像机图像等时，图像的段落容易变得显眼使图像的品质恶化。但是，当第10图中(h2)的第(n+5)个帧那样的图像数据是更新区域小的图像，例如时钟等时，图像的段落相当不显眼，图像的品质恶化不大。
即，图像写入单元1将帧同步信号选择控信号FSS输出到同步信号选择单元30，选择来自显示模块单元13的帧同步信号FS或来自显示面板模块单元130的帧同步信号FSA中的某一个。这时，通过选择显示对于每个帧更新摄像机图像等的画面整体或大部分的图像的显示模块单元，能够显示出平滑流畅的图像。另一方面，因为未被选择的另一方的在显示面板上显示出来的图像，通常，显示只需要更新图形图像等的部分的图像的情形是很多的，所以难以分辨图像的段落，能够实现显示品位恶化很小的图像显示。
又，也可以通过根据上述使用的应用程序的种类，由同步信号选择单元30选择来自显示模块单元13的帧同步信号FS或来自显示面板模块单元130的帧同步信号FSA中的某一个，使显示更新摄像机图像等的画面整体或大部分的图像的显示模块优先，显示出平滑的图像，但是，当一方的显示模块为显示断开状态，或者为不接入电源的状态时，通过与另一方的显示图像的内容无关地选择来自正在显示图像的显示面板模块单元的帧同步信号，也可以为了与该选择后的帧同步信号同步地进行显示，而实施控制。
进一步，如在第4实施方式中说明的那样，也可以形成备有同步信号输入检测电路34、同步信号切换电路35和拟似同步信号发生电路36的构成。
与本发明有关的矩阵型显示装置具有可以至少大于等于1帧地存储从图像写入单元输入的图像数据的帧存储器；将用于使图像数据到帧存储器的写入待机的写入等待信号输出到图像写入单元，并且当从图像写入单元输入的图像数据的每个帧的到帧存储器的写入完成时输出写入完成信号的数据写入控制单元；根据写入完成信号和帧同步信号，输出读取开始信号的同步化电路；根据读取开始信号，读取存储在帧存储器中的图像数据的数据读取控制电路；存储从帧存储器读取的图像数据的模块内帧存储器；和输出帧同步信号并且读取存储在模块内帧存储器中图像数据，驱动显示图像数据的显示面板的显示驱动电路。结果，因为当起动需要高速描绘的应用程序时不使写入等待地进行描绘，所以能够防止降低描绘速度。另一方面，因为当起动不需要高速描绘的应用程序时，需要时要使写入等待，所以能够防止发生描绘图像的内容在时间上偏移的事态。

Claims (7)

1.一种矩阵型显示装置，其特征在于：具有，
可以至少大于等于1帧地存储从图像写入单元输入的图像数据的帧存储器；
将用于使图像数据到该帧存储器的写入待机的写入等待信号输出到上述图像写入单元，并且当从该图像写入单元输入的图像数据的每个帧写入到该帧存储器完成时输出写入完成信号的数据写入控制电路；
根据上述写入完成信号和帧同步信号，输出读取开始信号的同步化电路；
根据上述读取开始信号，读取存储在上述帧存储器中的图像数据的数据读取控制电路；
存储从上述帧存储器读取的图像数据的模块内帧存储器；和
输出上述帧同步信号并且读取存储在上述模块内帧存储器中的图像数据，驱动显示该图像数据的显示面板的显示驱动电路，
其中，上述数据读取控制电路，当完成上述图像数据的每个帧的读取时输出读取完成信号；
上述数据写入控制电路根据该读取完成信号控制写入等待信号。
2.权利要求1所述的矩阵型显示装置，其特征在于：
其中，当将设定是否许可输出写入等待信号的输出控制信号从图像写入单元输入到数据写入控制电路时，禁止输出写入等待信号。
3.权利要求1所述的矩阵型显示装置，其特征在于：
其中，数据写入控制电路将帧同步信号作为基准，检测图像数据从图像写入单元到帧存储器的写入频度，根据该检测结果控制写入等待信号。
4.权利要求1所述的矩阵型显示装置，其特征在于：
其中，数据写入控制电路根据预定的基准值检测图像数据从图像写入单元到帧存储器的写入频度，根据该检测结果控制写入等待信号。
5.权利要求1所述的矩阵型显示装置，其特征在于：备有，
检测有无同步信号，根据该检测结果输出同步信号输入检测信号的同步信号输入电路；
输出拟似同步信号的拟似同步信号；和
根据上述同步信号输入检测信号，选择同步信号或拟似同步信号中的某一方，作为切换后的同步信号输出的同步信号切换电路；
同步化信号根据该切换后的同步信号和写入完成信号，输出读取开始信号。
6.权利要求1所述的矩阵型显示装置，其特征在于：备有多个由模块内帧存储器、显示驱动电路、和显示由该显示驱动电路从上述模块内帧存储器读取的图像数据的显示面板构成的显示面板模块单元；
从上述多个显示驱动电路输入帧同步信号的同步信号选择电路，根据来自图像写入单元的指示，从上述多个帧同步信号选择1个帧同步信号，输出该选择的帧同步信号作为选择后的帧同步信号；
同步化电路根据该选择后的帧同步信号和写入完成信号输出读取开始信号。
7.一种矩阵型显示装置的显示方法，其特征在于：备有，
可以至少大于等于1帧地存储从图像写入单元输入的图像数据的第1存储步骤；
将用于使该第1步骤中的图像数据的写入待机的写入等待信号输出到上述图像写入单元，并且当从该图像写入单元输入的图像数据的每个帧写入到该帧存储器完成时输出写入完成信号的数据写入完成步骤；
根据上述写入完成信号和帧同步信号，输出读取开始信号的读取开始步骤；
根据上述读取开始信号，读取存储在上述帧存储器中的图像数据的数据读取步骤；
存储从上述帧存储器读取的图像数据的第2存储步骤；
当完成上述图像数据的每个帧的读取时输出读取完成信号的读取完成步骤；
根据该读取完成信号控制写入等待信号的控制步骤；和
输出上述帧同步信号并且读取存储在上述模块内帧存储器中的图像数据，驱动显示该图像数据的显示面板的显示驱动步骤。
CNB2004800000044A 2003-02-25 2004-02-19 矩阵型显示装置及其显示方法 Expired - Fee Related CN100382119C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003047054 2003-02-25
JP047054/2003 2003-02-25
PCT/JP2004/001874 WO2004077393A1 (ja) 2003-02-25 2004-02-19 マトリクス型表示装置及びその表示方法

Publications (2)

Publication Number Publication Date
CN1698079A CN1698079A (zh) 2005-11-16
CN100382119C true CN100382119C (zh) 2008-04-16

Family

ID=32923256

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800000044A Expired - Fee Related CN100382119C (zh) 2003-02-25 2004-02-19 矩阵型显示装置及其显示方法

Country Status (6)

Country Link
US (1) US7643023B2 (zh)
EP (1) EP1600917A4 (zh)
JP (1) JP3791535B2 (zh)
CN (1) CN100382119C (zh)
HK (1) HK1084482A1 (zh)
WO (1) WO2004077393A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4713427B2 (ja) * 2006-03-30 2011-06-29 エルジー ディスプレイ カンパニー リミテッド 液晶表示装置の駆動装置及び方法
JP4567046B2 (ja) * 2007-12-12 2010-10-20 Ｏｋｉセミコンダクタ株式会社 液晶パネル駆動装置
US20130335460A1 (en) * 2011-01-19 2013-12-19 Nokia Corporation Method and Apparatus for Controlling the Refresh and Illumination of a Display
JP6199070B2 (ja) * 2013-04-26 2017-09-20 シャープ株式会社 メモリ制御装置、および携帯端末
JP5834101B2 (ja) * 2014-02-20 2015-12-16 株式会社半導体エネルギー研究所 表示装置
JP7139261B2 (ja) * 2019-01-28 2022-09-20 ルネサスエレクトロニクス株式会社 半導体装置
CN111341361A (zh) * 2020-02-20 2020-06-26 佛山科学技术学院 一种快速响应的中控屏显示方法及装置
CN111724721B (zh) * 2020-07-14 2023-01-06 浙江虬晟光电技术有限公司 一种集成ic驱动的荧光显示屏装置及控制方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60254225A (ja) * 1984-05-31 1985-12-14 Fujitsu Ltd ビデオｒａｍのアクセス方法
JPH031191A (ja) * 1989-05-30 1991-01-07 Oki Electric Ind Co Ltd 表示制御装置
CN1347069A (zh) * 2000-09-27 2002-05-01 三菱电机株式会社 矩阵型显示装置
JP2002251370A (ja) * 2001-02-21 2002-09-06 Noritsu Koki Co Ltd 要求調停方法、要求調停装置、メモリ装置、および写真処理システム
JP2003005948A (ja) * 2001-06-18 2003-01-10 Sharp Corp 表示制御装置および表示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3380465D1 (en) 1982-09-20 1989-09-28 Toshiba Kk Video ram write control apparatus
JPS5952291A (ja) 1982-09-20 1984-03-26 株式会社東芝 ビデオｒａｍ書込み制御装置
JPS5952292A (ja) 1982-09-20 1984-03-26 株式会社東芝 ビデオｒａｍ書込み制御装置
JPS5952290A (ja) * 1982-09-20 1984-03-26 株式会社東芝 ビデオｒａｍ書込み制御装置
US5446496A (en) * 1994-03-31 1995-08-29 Hewlett-Packard Company Frame rate conversion with asynchronous pixel clocks
WO2000002130A2 (en) * 1998-07-06 2000-01-13 Koninklijke Philips Electronics N.V. Plural image display reading image data from a memory
JP2000321532A (ja) * 1999-05-13 2000-11-24 Yoshito Koya 立体画像表示装置
JP3674488B2 (ja) 2000-09-29 2005-07-20 セイコーエプソン株式会社 表示コントロール方法、表示コントローラ、表示ユニット及び電子機器
JP2002202881A (ja) 2000-10-26 2002-07-19 Matsushita Electric Ind Co Ltd 画像表示装置
JP2003122335A (ja) * 2001-10-17 2003-04-25 Casio Comput Co Ltd 表示制御装置
CN100397458C (zh) * 2002-10-21 2008-06-25 株式会社半导体能源研究所 显示器件及其驱动方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60254225A (ja) * 1984-05-31 1985-12-14 Fujitsu Ltd ビデオｒａｍのアクセス方法
JPH031191A (ja) * 1989-05-30 1991-01-07 Oki Electric Ind Co Ltd 表示制御装置
CN1347069A (zh) * 2000-09-27 2002-05-01 三菱电机株式会社 矩阵型显示装置
JP2002251370A (ja) * 2001-02-21 2002-09-06 Noritsu Koki Co Ltd 要求調停方法、要求調停装置、メモリ装置、および写真処理システム
JP2003005948A (ja) * 2001-06-18 2003-01-10 Sharp Corp 表示制御装置および表示装置

Also Published As

Publication number Publication date
CN1698079A (zh) 2005-11-16
JP3791535B2 (ja) 2006-06-28
HK1084482A1 (en) 2006-07-28
WO2004077393A1 (ja) 2004-09-10
EP1600917A4 (en) 2007-11-07
EP1600917A1 (en) 2005-11-30
JPWO2004077393A1 (ja) 2006-06-08
US20060139359A1 (en) 2006-06-29
US7643023B2 (en) 2010-01-05

Similar Documents

Publication Publication Date Title
CN101046941B (zh) 用于驱动液晶显示器件的装置和方法
CN1981519B (zh) 用于显示图像帧序列的方法和系统
KR950006503A (ko) 액정 디스플레이 액정 드라이버
JPH0782306B2 (ja) ビデオインターフェース方法及び装置
US20010048417A1 (en) Liquid crystal display device
CN100382119C (zh) 矩阵型显示装置及其显示方法
CN102750072A (zh) 加速更新画面的显示方法
KR100260471B1 (ko) 화상 표시 제어 장치
JP4599049B2 (ja) 表示装置及びこれを用いた携帯機器
CN101937666B (zh) 图像显示设备
KR960024863A (ko) 프린터부착 화상제어장치
CN213691400U (zh) 一种led多画面任意切换控制器
KR101246568B1 (ko) 모바일 디스플레이 장치에서 가로 화면을 디스플레이하는방법과 장치 및 이를 포함하는 모바일 액정 표시 장치
CN101789236B (zh) 控制画面输入与输出的装置
US5239626A (en) Display and drawing control system
US5646694A (en) Moving picture decoding apparatus having three line buffers controlled to store and provide picture data of different resolutions
JP2506960B2 (ja) ディスプレイ制御装置
JPH09292244A (ja) 車両用ナビゲーション装置
JPH0728434A (ja) 画像表示装置
JPS6323191A (ja) グラフイツク表示装置
JP2011008182A (ja) 画像表示装置
JP3043377B2 (ja) 表示制御装置および表示制御方法
JP2586360B2 (ja) 表示装置
JP2535841B2 (ja) 表示制御装置
KR930003420B1 (ko) 멀티 화면 구성시 빈공간 자동 탐색 장치 및 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CI01 Publication of corrected invention patent application

Correction item: Application Date

Correct: 20040219

False: 20040216

Number: 46

Volume: 21

CI02 Correction of invention patent application

Correction item: Application Date

Correct: 20040219

False: 20040216

Number: 46

Page: The title page

Volume: 21

COR Change of bibliographic data

Free format text: CORRECT: APPLICATION DATE; FROM: 2004.2.16 TO: 2004.2.19

ERR Gazette correction

Free format text: CORRECT: APPLICATION DATE; FROM: 2004.2.16 TO: 2004.2.19

REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1084482

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1084482

Country of ref document: HK

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080416

Termination date: 20140219