JPH0640260B2 - 記憶装置 - Google Patents
記憶装置Info
- Publication number
- JPH0640260B2 JPH0640260B2 JP59005545A JP554584A JPH0640260B2 JP H0640260 B2 JPH0640260 B2 JP H0640260B2 JP 59005545 A JP59005545 A JP 59005545A JP 554584 A JP554584 A JP 554584A JP H0640260 B2 JPH0640260 B2 JP H0640260B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- dots
- rewriting
- dot
- storage device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Memory System (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】 〔発明の技術分野〕 本発明は、グラフィックディスプレイ等における記憶装
置に関する。
置に関する。
従来のグラフィックディスプレイにおいては第１図に示
すとうり画像データ発生装置(1)，画像記憶装置(2)、画
像データ表示装置(3)、ＣＲＴブラウン管(4)から構成さ
れている。通常画像記憶装置(2)は、複数バンクに分割
され、第２図に示すように連続したドットが各バンクに
記憶されているのが普通であり、こうすることにより複
数ドットに同時にデータを書き込むことができ高速動作
が行なえる。この一度にデータを書き込める単位を以後
ワードと呼ぶ。現在１ワードは８ビット〜６４ビット程
度が良く使われる。（第２図(5)，(6)） また、グラフィックディスプレイにおいては、前表示デ
ータの上に重ね書きをするという動作がかなりひんぱん
に行なわれるが、このことは、画像記憶装置内のデータ
の部分書き変えが行なわれることにほかならない。
すとうり画像データ発生装置(1)，画像記憶装置(2)、画
像データ表示装置(3)、ＣＲＴブラウン管(4)から構成さ
れている。通常画像記憶装置(2)は、複数バンクに分割
され、第２図に示すように連続したドットが各バンクに
記憶されているのが普通であり、こうすることにより複
数ドットに同時にデータを書き込むことができ高速動作
が行なえる。この一度にデータを書き込める単位を以後
ワードと呼ぶ。現在１ワードは８ビット〜６４ビット程
度が良く使われる。（第２図(5)，(6)） また、グラフィックディスプレイにおいては、前表示デ
ータの上に重ね書きをするという動作がかなりひんぱん
に行なわれるが、このことは、画像記憶装置内のデータ
の部分書き変えが行なわれることにほかならない。
グラフィックディスプレイにおいてはこの部分書き変え
の指定の単位は、前記ワードの単位ではなくビットの単
位であることが望ましく、そのためにはワード内で、特
定のビットのみの書き変えをする手段を持つことが必要
である。
の指定の単位は、前記ワードの単位ではなくビットの単
位であることが望ましく、そのためにはワード内で、特
定のビットのみの書き変えをする手段を持つことが必要
である。
従来このワード内のドットデータ部分書き変えの方式と
しては第３図に示すようなフローで行なわれており、制
御が複雑でかつハードウェア量も多かった。つまりフロ
ーに示される様に、画像記憶装置の読出し動作，読出し
データと書き込みデータの演算動作及び画像記憶装置へ
の書き込み動作の手順が必要であったため、処理に時間
がかかり、又制御も複雑であった。
しては第３図に示すようなフローで行なわれており、制
御が複雑でかつハードウェア量も多かった。つまりフロ
ーに示される様に、画像記憶装置の読出し動作，読出し
データと書き込みデータの演算動作及び画像記憶装置へ
の書き込み動作の手順が必要であったため、処理に時間
がかかり、又制御も複雑であった。
本発明の目的は、このような従来技術の欠点を無くし、
少ないハードウエア量で、指定した書き換え対象となる
範囲の書き換えや転送を高速に行える記憶装置を提供す
ることにある。
少ないハードウエア量で、指定した書き換え対象となる
範囲の書き換えや転送を高速に行える記憶装置を提供す
ることにある。
本発明は、画像データをｎドット毎に分割し、分割され
た各ドットのデータを順次格納してなるｎ個の記憶手段
と、この記憶手段に格納されたドットのデータに対し
て、位置を指定するための各ドットに対応したマスク情
報を格納するマスクレジスタ手段と、前記記憶手段のデ
ータを書き換えるためのドットデータを格納する書換デ
ータレジスタ手段とを有し、前記マスクレジスタ手段
は、前記画像データの書き換え対象となる範囲に対し
て、書き換え対象となる範囲の左ｎドット分に対応する
第１のマスクレジスタ手段と、右ｎドット分に対応する
第２のマスクレジスタ手段とを少なくとも有しており、
前記画像データの書き換えは、第１および第２のマスク
レジスタ手段を前記記憶手段への書き換え位置のタイミ
ングに応じて切り替えて行われてなるものである。
た各ドットのデータを順次格納してなるｎ個の記憶手段
と、この記憶手段に格納されたドットのデータに対し
て、位置を指定するための各ドットに対応したマスク情
報を格納するマスクレジスタ手段と、前記記憶手段のデ
ータを書き換えるためのドットデータを格納する書換デ
ータレジスタ手段とを有し、前記マスクレジスタ手段
は、前記画像データの書き換え対象となる範囲に対し
て、書き換え対象となる範囲の左ｎドット分に対応する
第１のマスクレジスタ手段と、右ｎドット分に対応する
第２のマスクレジスタ手段とを少なくとも有しており、
前記画像データの書き換えは、第１および第２のマスク
レジスタ手段を前記記憶手段への書き換え位置のタイミ
ングに応じて切り替えて行われてなるものである。
本発明によれば、レジスタへの書き込き動作と画像記憶
装置への書き込み動作の２手順になり高速動作が可能と
なり、またハードウエア量も減少するため効率が向上す
る。
装置への書き込み動作の２手順になり高速動作が可能と
なり、またハードウエア量も減少するため効率が向上す
る。
第４図が本発明の一実施例の構成図である。
本実施例においてはバンクは８個つまり１ワードは８ド
ットからなり８ドットに一度にアクセスすることが可能
である。また表示画面の横幅は、１０２４ドット（１２
８ワード）として説明する。図示しない画面の左上端の
ドットの座標を（０．０）とすると、（ｘ．ｙ）のドッ
トは、ｙ×１２８＋ｘ／８＝ｐ＋ｑ／８（ｐ，ｑは整数
０≦ｑ≦７）とするとｑバンクのアドレスｐに記憶され
ている。
ットからなり８ドットに一度にアクセスすることが可能
である。また表示画面の横幅は、１０２４ドット（１２
８ワード）として説明する。図示しない画面の左上端の
ドットの座標を（０．０）とすると、（ｘ．ｙ）のドッ
トは、ｙ×１２８＋ｘ／８＝ｐ＋ｑ／８（ｐ，ｑは整数
０≦ｑ≦７）とするとｑバンクのアドレスｐに記憶され
ている。
第４図において、(11)〜(18)はバンク０〜７、(30)は、
ワード内の書き変えドットを保持しているレジスタで、
バンク数（ここでは８）に対応するビット数を持ってお
り、レジスタの各ビット(31)〜(38)がバンク(11)〜(18)
を書き変えるべきかどうかの情報を保持している。例え
ば(35)が、“１”で他のビットが“０”であったとする
と(15)のバンク（バンク４）が、現在書き変え対象とな
っていることを示している。(20)は書き込み要求パルス
線で、ゲート(21)〜(28)を通って、バンク(11)〜(18)に
書き込み要求パルスが供給される。(50)はアドレス線で
あり各メモリバンク(11)〜(18)に共通に与えられる。(4
0)は、各バンクに対する書き変えデータを保持している
レジスタである。
ワード内の書き変えドットを保持しているレジスタで、
バンク数（ここでは８）に対応するビット数を持ってお
り、レジスタの各ビット(31)〜(38)がバンク(11)〜(18)
を書き変えるべきかどうかの情報を保持している。例え
ば(35)が、“１”で他のビットが“０”であったとする
と(15)のバンク（バンク４）が、現在書き変え対象とな
っていることを示している。(20)は書き込み要求パルス
線で、ゲート(21)〜(28)を通って、バンク(11)〜(18)に
書き込み要求パルスが供給される。(50)はアドレス線で
あり各メモリバンク(11)〜(18)に共通に与えられる。(4
0)は、各バンクに対する書き変えデータを保持している
レジスタである。
今、第５図に示すとうり画面メモリの(130,5)から３ド
ットのドットを（１，０，１）に書き変える時の動作を
考えてみる。
ットのドットを（１，０，１）に書き変える時の動作を
考えてみる。
５×１２８＋１３０／８＝６５６＋２／８であるから書
き変えるべきドットデータはバンク２，バンク３，バン
ク４（第４図における(13),(14),(15)）のアドレス６５
６番地に記憶されている。
き変えるべきドットデータはバンク２，バンク３，バン
ク４（第４図における(13),(14),(15)）のアドレス６５
６番地に記憶されている。
そこで、レジスタ(30)を（‘00111000’）にセットを行
ない、レジスタ(40)を（‘dd101ddd’）（ｄはなんでも
良い）にセットを行なう。その後にアドレス線(50)にア
ドレス６５６指定信号を、書き込み要求パルス線(20)に
書き込み要求信号を出すと、この書き込み要求信号は(1
3),(14),(15)のバンクのみに出されるため(11),(12),(1
6),(17),(18)のバンク内のドットデータは変化せず(1
3),(14),(15)のバンクの６５６番地のデータのみが
（‘１，０，１’）に書き変わり目的が達せられる。
ない、レジスタ(40)を（‘dd101ddd’）（ｄはなんでも
良い）にセットを行なう。その後にアドレス線(50)にア
ドレス６５６指定信号を、書き込み要求パルス線(20)に
書き込み要求信号を出すと、この書き込み要求信号は(1
3),(14),(15)のバンクのみに出されるため(11),(12),(1
6),(17),(18)のバンク内のドットデータは変化せず(1
3),(14),(15)のバンクの６５６番地のデータのみが
（‘１，０，１’）に書き変わり目的が達せられる。
第６図は第４図の実施例のレジスタ(30)にあたる部分を
３つとし、（レジスタ(30),(60),(70)）その選択線(3
9),(69),(79)を持ったものである。今度は第７図に示す
とうり（１３０，５）〜（１５５，５）のドットを書き
変える場合を考えてみる。上記ドットはワード番号６５
６，６５７，６５８，６５９に含まれている。また６５
７，６５８のワードはワード内全ドットに対して書き変
えを行なわなくてはならないが６５６のワードにおいて
は右６ドットのみをまた６５９のワードに対しては左４
ドットのみを書き変えれば良い。そこで、レジスタ(30)
には‘００１１１１１１’レジスタ(60)には‘１１１１
１１１１’レジスタ(70)には‘１１１１００００’のデ
ータを保持しておき、切り変えて用いれば（１３０，
５）〜（１５５，５）の連続ドットの書き変えが高速に
行なえる。
３つとし、（レジスタ(30),(60),(70)）その選択線(3
9),(69),(79)を持ったものである。今度は第７図に示す
とうり（１３０，５）〜（１５５，５）のドットを書き
変える場合を考えてみる。上記ドットはワード番号６５
６，６５７，６５８，６５９に含まれている。また６５
７，６５８のワードはワード内全ドットに対して書き変
えを行なわなくてはならないが６５６のワードにおいて
は右６ドットのみをまた６５９のワードに対しては左４
ドットのみを書き変えれば良い。そこで、レジスタ(30)
には‘００１１１１１１’レジスタ(60)には‘１１１１
１１１１’レジスタ(70)には‘１１１１００００’のデ
ータを保持しておき、切り変えて用いれば（１３０，
５）〜（１５５，５）の連続ドットの書き変えが高速に
行なえる。
第１図はグラフィックディスプレイ装置のブロック図、
第２図はグラフィッグディスプレイ装置の表示画面上の
ドットと画像記憶装置上の記憶位置との関係を示す図、
第３図は、従来の方式による画像記憶装置のワード内部
分書き変えのやり方を示すフローチャート図、第４図は
本発明の一実施例の構成図、第５図・第７図は書き変え
時のドット位置を示す図、第６図は本発明の他の実施例
の構成図である。 (11)〜(18)……バンク、(20)……書き込み要求パルス
線、(21)〜(28)……ゲート、(30),(40)……レジスタ、
(50)……アドレス線。
第２図はグラフィッグディスプレイ装置の表示画面上の
ドットと画像記憶装置上の記憶位置との関係を示す図、
第３図は、従来の方式による画像記憶装置のワード内部
分書き変えのやり方を示すフローチャート図、第４図は
本発明の一実施例の構成図、第５図・第７図は書き変え
時のドット位置を示す図、第６図は本発明の他の実施例
の構成図である。 (11)〜(18)……バンク、(20)……書き込み要求パルス
線、(21)〜(28)……ゲート、(30),(40)……レジスタ、
(50)……アドレス線。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭52−127（ＪＰ，Ａ) 特開 昭56−31154（ＪＰ，Ａ) 特開 昭57−155585（ＪＰ，Ａ) 実開 昭58−10135（ＪＰ，Ｕ)
Claims (1)
- 【請求項１】画像データをｎドット毎に分割し、分割さ
れた各ドットのデータを順次格納してなるｎ個の記憶手
段と、 この記憶手段に格納されたドットのデータに対して、位
置を指定するための各ドットに対応したマスク情報を格
納するマスクレジスタ手段と、 前記記憶手段のデータを書き換えるためのドットデータ
を格納する書換データレジスタ手段とを有し、 前記マスクレジスタ手段は、前記画像データの書き換え
対象となる範囲に対して、書き換え対象となる範囲の左
ｎドット分に対応する第１のマスクレジスタ手段と、右
ｎドット分に対応する第２のマスクレジスタ手段とを少
なくとも有してなり、前記画像データの書き換えは、第
１および第２のマスクレジスタ手段を前記記憶手段への
書き換え位置のタイミングに応じて切り替えて行われて
なることを特徴とする記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59005545A JPH0640260B2 (ja) | 1984-01-18 | 1984-01-18 | 記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59005545A JPH0640260B2 (ja) | 1984-01-18 | 1984-01-18 | 記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60150089A JPS60150089A (ja) | 1985-08-07 |
| JPH0640260B2 true JPH0640260B2 (ja) | 1994-05-25 |
Family
ID=11614157
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59005545A Expired - Lifetime JPH0640260B2 (ja) | 1984-01-18 | 1984-01-18 | 記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0640260B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63121946A (ja) * | 1986-11-11 | 1988-05-26 | Fuji Electric Co Ltd | メモリアクセス制御回路 |
| JPS63236082A (ja) * | 1987-03-25 | 1988-09-30 | 株式会社日立製作所 | 表示メモリ制御回路 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52127A (en) * | 1975-06-23 | 1977-01-05 | Nippon Telegr & Teleph Corp <Ntt> | Multi-layer memory |
| JPS5631154A (en) * | 1979-08-23 | 1981-03-28 | Victor Co Of Japan Ltd | Memory device |
| JPS57155585A (en) * | 1981-03-20 | 1982-09-25 | Tokyo Shibaura Electric Co | Memory selector for indication |
| JPS5810135U (ja) * | 1981-07-13 | 1983-01-22 | 横河電機株式会社 | 図形表示装置 |
-
1984
- 1984-01-18 JP JP59005545A patent/JPH0640260B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60150089A (ja) | 1985-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100279039B1 (ko) | 개선된 메모리 구조, 장치, 시스템 및 이를 사용하는 방법 | |
| CA2012798C (en) | Digital image overlay system and method | |
| GB2149157A (en) | High-speed frame buffer refresh apparatus and method | |
| JPH077260B2 (ja) | 画像データ回転処理装置及びその方法 | |
| JPH0355832B2 (ja) | ||
| US4748442A (en) | Visual displaying | |
| US4695838A (en) | Plasma panel display selectively updatable on pel line basis | |
| JPH0713788B2 (ja) | 画像表示装置 | |
| JPH0640260B2 (ja) | 記憶装置 | |
| JPS58211186A (ja) | 分割画面表示制御方式 | |
| EP0784851A1 (en) | Circuits, systems and methods for improving page accesses and block transfers in a memory system | |
| JPH0325684A (ja) | 画像描画制御装置 | |
| EP0284905B1 (en) | Display system | |
| JPS6051748B2 (ja) | メモリ書き込み方式 | |
| KR960006881B1 (ko) | 좌표지정을 이용한 비디오 램 인터페이스 제어회로 | |
| JPH0120514B2 (ja) | ||
| JP3699496B2 (ja) | イメージ供給方法及び帯域幅を改善するために空間的冗長量を使用する図形制御装置 | |
| JP2621361B2 (ja) | 図形処理装置 | |
| JPH11259058A (ja) | スクリーン表示システム | |
| JPS6024987B2 (ja) | 画像処理用記憶装置 | |
| KR100281250B1 (ko) | 개선된 메모리 구조, 장치, 시스템 및 이를 이용하는 방법 | |
| JPH05114287A (ja) | 半導体記憶装置 | |
| JPH0433077A (ja) | 画像塗りつぶし装置 | |
| JPS61109092A (ja) | 記憶制御方式 | |
| JPH07211063A (ja) | メモリ制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |