KR960006881B1 - 좌표지정을 이용한 비디오 램 인터페이스 제어회로 - Google Patents
좌표지정을 이용한 비디오 램 인터페이스 제어회로 Download PDFInfo
- Publication number
- KR960006881B1 KR960006881B1 KR1019920026161A KR920026161A KR960006881B1 KR 960006881 B1 KR960006881 B1 KR 960006881B1 KR 1019920026161 A KR1019920026161 A KR 1019920026161A KR 920026161 A KR920026161 A KR 920026161A KR 960006881 B1 KR960006881 B1 KR 960006881B1
- Authority
- KR
- South Korea
- Prior art keywords
- address
- video ram
- signal
- coordinate
- bit
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
Abstract
내용없음
Description
제1도는 종래 기술에 따른 스크린과 비디오 램(VRAM)의 어드레스 맵핑 상태를 설명하기 위한 개략도,
제2도는 본 발명이 적용된 좌표지정을 이용한 비디오 램(VRAM) 제어장치의 개략적인 구성을 나타낸 블럭도,
제3도는 본 발명에 따른 좌표지정을 이용한 비디오 램(VRAM) 인터페이스 제어회로의 일실시예 구성을 나타낸 블럭도,
제4도는 제3도의 비디오 램(VRAM) 인터페이스 제어회로의 입출력 신호 타이밍도,
제5도는 비디오 램(VRAM)으로부터 데이타 리드(read) 시의 타이밍도,
* 도면의 주요부분에 대한 부호의 설명
10: (x,y) 좌표지정부 20: 비디오 램 인터페이스 제어회로
30: 비디오 램(VRAM) 21: X좌표 레지스터부
23: Y좌표 레지스터부 25: 비디오 램 인터페이스 제어부.
본 발명은 비디오 디스플레이 기능을 갖는 그래픽 콘트롤 기술에 관한 것으로, 특히 비디오 램 제어 회로 중, 좌표 지정에 의한 비디오 램(VRAM) 인터페이스 제어 회로에 관한것이다.
제1도는 종래 기술에 따른 스크린과 비디오 램(VRAM)의 어드레스 맵핑 상태를 설명하기 위한 개략도로서, 도면에서와 같이 종래의 그래픽 콘트롤러는 화면의 디스플레이 시에, 화면의 각 화소에 해당하는 비디오 램의 어드레스를 각각 선택하여 데이타를 읽기/쓰기하게 되어있어, 여러 경로를 거쳐야 하는 번잡함과, 소프트웨어로 복잡한 과정을 통해 어드레스 번지값을 계산해야 한다는 문제점을 내포하고 있을 뿐만아니라, 또한 픽셀량 만큼의 메모리 어드레스 영역을 사용해야 하기 때문에 하나의 시스팀에서 사용하는 토탈 메모리 영역이 방대해지는 문제점이 있었다.
본 발명은 상기한 바와 같은 종래의 제반 문제점들을 해결하기 위해 안출된 것으로서, 디스플레이하고자하는 화면의 위치 좌표(x,y)만 지정되면, 종전과 같은 별도의 복잡한 어드레스 번지값 계산없이, 상기 지정된 좌표(x,y)를 상위 어드레스 비트로 하고 내부에서 소정비트의 하위 어드레스 비트를 자동적으로 생성시키도록 하여 상기 상하위 어드레스 결합에 의해 최종적으로 비디오 랍(VRAN4)의 해당 어드레스를 액세스하도록 하는, 좌표지정을 이용한 비디오 램 인터페이스 제어 회로를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은, 외부로 부터 레지스터 선택신호(sel_x)를 인가받아 소정비트(m비트)의 상위 어드레스 비트를 어드레스 버스로 출력하는 X좌표 러지스터부; 외부로 부터 레지스터 선택신호(sel_y)를 인가 받아 소정비트(m비트)의 상위 어드레스를 상기 어드레스 버스로 출력하도록 연결된 Y좌표 레지스터부; 및 외부로 부터의 쓰기(/wr) 및 읽기(/rd) 신호를 인가 받도록 연결되어 있고, 상기 어드레스 버스로 소정비트(n 비트(단, n은 정수))의 하위 어드레스 비트를 생성하여 출력하고, 로우 어드레스스트로브(Row Address Stobe) 신호(/RAS), 컬럼 어드레스 스트로브(Column Address Strobe) 신호(/CAS), 출력 인에이블 신호(/OE), 쓰기 인에이블 신호(/WE) 및 준비신호(/RDY)를 출력하는 비디오 램인터페이스 제어부를 구비하고 있으며, 상기 X좌표 레지스터부 및 Y좌표 레지스부터부로 부터의 상위 어드레스 비트와, 비디오 램 인터페이스 제어부로 부터의 하위 어드레스 비트의 결합에 의해 상기 비디오 램(VRAM)의 해당 어드레스가 액세스 되도록 하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 일실시예를 상세히 설명한다.
제2도는 본 발명이 적용된 좌표지정을 이용한 비디오 램(VRAM)제어장치의 개략적인 구성을 나타낸 블럭도로서, 도면에서 10은(x, y)좌표지정부, 20은 비디오 램 인터페이스 제어회로, 30은 비디오 램(VRAM)을 각각 나타낸 것이다.
도면에 도시한 바와 같이, 본 발명이 적용된 좌표지정을 이용한 비디오 램(VRAM) 제어장치는, 디스플레이 스크린의 특정 픽셀을 지정하기위한 공지의 (x,y)좌표 지정부(10)와, 지정된 상기 X좌표 및 Y좌표를 각각 입력하여 비디오 램(VRAM)의 해당 어드레스를 액세스하기 위한 비디오 램 인터페이스 제어회로(20)와, VRAM(30)을 구비하고 있으며, 상기 비디오 램 인터페이스 제어회로(20)는 상기 지정된 좌표(x,y)를 상위 어드레스 비트로 하고, 내부에서 소정비트의 하위 어드레스 비트를 자동적으로 생성시켜, 그 상하위 어드레스 비트의 결합에 의해 최종적으로 상기 VRAM(30)의 해당 어드레스가 액세스되도록하는 것이다.
제3도는 본 발명에 따른 좌표지정을 이용한 비디오 램(VRAM) 인터페이스 제어회로의 일실시예 구성을 나타낸 블럭도로서, 도면에서 21은 X좌표 레지스터부,23은 Y좌표 레지스터부, 25는 비디오 램 인터페이스제어부를 각각 나타낸 것이다.
도면에서 도시한 바와 같이, 본 발명에 의한 좌표지정을 이용한 비디오 램(VRAM) 인터페이스 제어회로는, 외부로 부터 레지스터 선택신호(sel_x)를 인가받도록 연결되어 있으며 데이타 버스를 통해 해당 데이타를 입출력하고 소정비트(m비트 (단, m은 정수))의 상위 어드레스 비트를 어드레스 버스로 출력하도록 연결된 X좌표 레지스터부(21)와, 외부로 부터 레지스터 선택신호(sel_y) 를 인가받도록 연결되어 있으며 데이타 버스를 통해 해당 데이타를 입출력하고 소정비트(m비트)의 상위 어드레스를 어드레스 버스로 출력하도록 연결된 Y좌표 레지스부터부(23)와, 외부로부터의 쓰기(/wr) 및 읽(/rd) 신호를 인가받도록 연결되어 있고 , 상기 데이타 버스로 데이타를 입출력하도록 연결되어 있으며 상기 어드레스 버스로 소정비트(n비트 (단, n은 정수))의 하위 어드레스 비트를 출력하고, 로우 어드레스 스트로브(Row Address Stobe)신호(/RAS).컬럼 어드래스 스트로브(Column Address Strobe) 신호(/CAS), 출력 인에이블 신호(/OE), 쓰기인에이블 신호(/WE) 및 준비신호(/RDY)를 출력하는 비디오 램 인터페이스 제어부(25)를 구비하고 있다.
상기한 바와 같은 본 발명에 의한 좌표지정을 이용한 비디오 램(VRAM) 인터페이스 제어회로에 대한 동작과정 및 그 작용효과를 살펴보면 다음과 같다.
상기 X좌표 레지스터부(21) 및 상기 Y좌표 레지스터부(23)에 각각 셋팅된 좌표는 m비트의 상위 비트로 상기 어드레스 버스에 인가되고, 상기 비디오 램 인터페이스 제어부(25)에서 생성된 n비트는 하위비트로 상기 어드레스 버스에 인가되어, 상기 상하위 어드레스 비트가 결합되도록 하므로써, 최종적으로 비디오 램을 액세스하기 위한 어드레스로 사용되는 것이다.
즉, 쓰기(write)나 읽기(read) 신호가 액티브되면, 상기 비디오 램 인터페이스 제어부(25) 내의 n 비트 카운터(도시하지 않음)에 의해 하위 어드레스가 자동으로 생성되어, 상기 X,Y좌표 레지스터부(21,23)에 셋팅된 어드래스와 결합되어 해당 번지의 VRAM(30)올 엑세스하게 된다.
이와같이 본 발명에 따르면, 상기 비디오 램 인터 페이스 제어부(25)가 자동적으로 메모리 맵핑을 위한 하위 어드레스를 생성해 주어, 상기 X,Y좌표 레지스터부(21,23)에 모니터의 화면 위치 좌표값만 셋팅시켜 주면, 종전과 같이 소프트웨어의 복잡한 연산과정을 통해 m+n 비트의 어드레스 번지를 일일이 계산하지 않고도 실행되도록 하므로서, 실행속도를 현저하게 향상시킨다.
또한, 메모리 맵핑시에 화면상에 여러가지 컬러를 나타내기 위하여 메모리 크기도 그에따라 커져야 하기때문에, 한 도트당 차지하는 비트 수가 많아져야한다. 그러나, 본 발명에서는 상기 비디오 램 인터페이스제어부(25)가 자동적으로, 메모리 맵핑을 위한 하위 어드레스를 생성해 주도록 하여 소요 메모리를 효과적으로 줄이도록 하는 바, 즉 상기 "n"값이 3이면 8 컬러를, 그리고 4이면 16컬러를 화면상에 나타낼 수 있게된다.
그리고, 상기 상하위 어드레스 비트가 결합되어 생성된 액세스 어드레스의 해당 위치에, 상기 비디오 램 인터페이스 제어부(25)로부터 출력되는 로우 어드레스 스트로브 신호(/RAS), 컬럼 어드레스 스트로부 신호(/KAS), 출력 인에이블 신호(/OE), 쓰기 인에이블 신호(/WR)의 상태에 따라 데이타가 쓰여지거나 읽혀지게 된다.
제4도는 제3 도의 비디오 램(VRAM) 인터페이스 제어회로의 입출력 신호 타이밍도이다.
도면에서, 레지스터 선택신호(/sel_x,/sel_y)는 상기 제3 도의 X,Y레지스터부(21,23)에 원하는 좌표값을 쓰기 위해 액티브되는 신호이며, 상기 레지스터 선택신호(sel_x,/sel_y)와 쓰기신호(/wr)가 동시에 액티브될 때에만 상기 X,Y레지스터(21,23)의 액세스가 가능하지만 일단 셋팅된 좌표값은 상기 VRAM(30)에 데이타를 쓰기 위한 /wr신호가 액티브되면 상기 비디오 램 인터페이스 제어부(25)의 n비트 어드레스와 결합되어 상기 VRAM(30)의 특정 어드레스를 셋팅하게 된다. 즉, 상기 비디오 램 인터페이스 제어부(30)에서는 상승엣지시마다 상기 /RAS,/CAS,/OE,/WE신호를 순차적으로 발냉시켜 상기 VRAM(30)을 액세스할수 있게 해 준다.
여기서, a는 VRAM으로 리드(read)시의 /RAS 어드레스, b는 VRAM으로 리드(read)시의 /CAS 어드레스, c는 VRAM에 라이트(write)시의 /RAS 어드레스, d는 VRAM에 라이트(write)시의 /CAS 어드레스를 의미 한다.
제5도는 비디오 램(VRAM)으로부터 데이타 리드(read) 시의 타이밍도이다.
도면에서, e는 VRAM으로 데이타 리드(read)를 위한 /RAS 어드레스 f는 VRAM으로 데이타 리드(read)를 위한 /CAS 어드레스를 의미한다.
그리고,/RDY는 데이타의 리드(read) 시 중앙처리장치(CUP)에 웨이트를 걸기위한 신호로 사용되며, 상기 비디오 램 인터페이스 제어부(25)의 내부에서 /rd신호 액티브와 동시에 발생되어 데이타의 리드가 끝나면 인액티브된다. 상기 /rd신호는 상기/RDY의 인액티브임을 체크하고 인액티브된다.
따라서, 본 발명에 따른 좌표지정을 이용한 비디오 램 인터페이스 제어회로는, 종전과 같이 화면전체에 해당되는 크기의 VRAM의 메모리를 요구하지 않아 메모리 사용 효율을 제고시키며, 화면의 좌표를 바로 지정함으로써 좌표에 해당하는 어드레스를 복잡한 소프트웨어 연산과정을 통해 계산하는 절차를 배제하여 실행속도를 향상시키고, X 또는 Y레지스터부(21,23) 중 한쪽의 레지스터 값만 변화시킴으로써 선형적인 화면 제어가 가능하도록 하는 매우 우수한 효과를 갖는다.
Claims (1)
- 외부로 부터 레지스터 선택신호(sel_x)를 인가받아 소정비트(m비트)의 상위 어드래스 비트를 어드레스 버스로 출력하는 X좌표 래지스터부(21);외부로부터 래지스터 선택신호(sel_y)를 인가받아 소정비트(m비트)의 상위 어드래스를 상기 어드레스 버스로 출력하도록 연결된 Y좌표 레지스부터부(23);및 외부로부터의 쓰기(/wr) 및 읽기(/rd) 신호를 인가받도록 연결되어 있고, 상기 어드레스 버스로 소정비트(n 비트(단, n은 정수))의 하위 어드레스 비트를 생성하여 출력하고, 로우 어드레스 스트로브(Row Address Strobe) 신호(/RAS), 컬럼 어드레스 스트로브(Column Address Strob) 신호(/CAS), 출력 인에이블 신호(/OE), 쓰기 인에이블 신호(/WE) 및 준비신호(RDY)를 출력하는 비디오 램 인터페이스 제어부(25)를 구비하고 있으며, 상기 X좌표 래지스터부(21) 및 Y좌표 래지스터부(21)로부터의 상위 어드레스 비트와, 비디오 램 인터페이스 제어부(25)로 부터의 하위 어드래스 비트의 결합에 의해 상기 비디오 램(VRAM)의 해당 어드래스가 액세스되도록 하는 것을 특징으로 하는 좌표 지정을 이용한 비디오 램 인터페이스 제어회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920026161A KR960006881B1 (ko) | 1992-12-29 | 1992-12-29 | 좌표지정을 이용한 비디오 램 인터페이스 제어회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920026161A KR960006881B1 (ko) | 1992-12-29 | 1992-12-29 | 좌표지정을 이용한 비디오 램 인터페이스 제어회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940016246A KR940016246A (ko) | 1994-07-22 |
| KR960006881B1 true KR960006881B1 (ko) | 1996-05-23 |
Family
ID=19347305
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920026161A KR960006881B1 (ko) | 1992-12-29 | 1992-12-29 | 좌표지정을 이용한 비디오 램 인터페이스 제어회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960006881B1 (ko) |
-
1992
- 1992-12-29 KR KR1019920026161A patent/KR960006881B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR940016246A (ko) | 1994-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4769762A (en) | Control device for writing for multi-window display | |
| CA1253976A (en) | Variable access frame buffer memory | |
| JPH077260B2 (ja) | 画像データ回転処理装置及びその方法 | |
| US4912658A (en) | Method and apparatus for addressing video RAMS and refreshing a video monitor with a variable resolution | |
| KR950704744A (ko) | 프레임 버퍼내에 고속 멀티-컬러 저장장소를 제공하기 위한 방법 및 장치(method and apparatus for providing fast multi-color storage in a frame buffer) | |
| JPH067304B2 (ja) | 図形処理装置 | |
| KR100319000B1 (ko) | 고속프레임버퍼 시스템에서 파이프라인된 판독 기록동작 | |
| JPH0687189B2 (ja) | 表示装置 | |
| KR960006881B1 (ko) | 좌표지정을 이용한 비디오 램 인터페이스 제어회로 | |
| JPS59206878A (ja) | グラフイツクメモリのアクセス制御方式 | |
| JP2886855B2 (ja) | 画像表示装置 | |
| JPH0361199B2 (ko) | ||
| JP3874781B2 (ja) | イメージデータをモニタへ供給する方法及び図形メモリ制御装置 | |
| JP2775498B2 (ja) | 半導体記憶装置 | |
| KR950009076B1 (ko) | 듀얼포트 메모리와 그 제어방법 | |
| JPH01188962A (ja) | 電子機器 | |
| JPH0640260B2 (ja) | 記憶装置 | |
| JPH02143345A (ja) | ビットマップメモリへのビット演算書き込み方式 | |
| KR970000273B1 (ko) | 퍼스널 컴퓨터에서의 한글처리장치 | |
| JP3397964B2 (ja) | メモリ装置 | |
| JPS5974587A (ja) | 表示制御装置 | |
| JPH0322999B2 (ko) | ||
| JPS5818652B2 (ja) | ブラウン管表示制御装置 | |
| JPH0550013B2 (ko) | ||
| JPH0322041A (ja) | リアル・タイム・トレーサー |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20020417 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |