JPS5974587A - 表示制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明はリフレッシュメモリを使用して表示データを
ＣＲＴ　（カソード・し・イ・チューブ）、液晶又はプ
ラズマ等によって画面表示する表示制御装置に関する。

〔発明の技術的背ｆとその問題点〕

従来、例えば電、子式ギャッシュレジスタではオ硬レー
タ用と客用の２台のＣＲＴ表示装置を備え、リフ１／ツ
シユメモリに格納された表示データを共通の制御回路に
よって画表示装置に同一に表示していた。

ところでオペレータ用表示としてはキー人力した令（；
ｌ’ｌΣゝ−クセその釘計ｊ９−りの他に次の僅作手Ｉ
ＩＩ”１や竿）ｎにルト要々ＨＪｊ項等をクシ示すると
とが１ｎましいが名′用ノ・）示としてはこれらは客に
対して困五しを招くだけで不用な表示となる。しかし従
来のノそ水制御ではオー？シ／−タ用及び客用の画表示
装置とも回−の表示しかできなかったため、第４レータ
用表示装置角、でも客用に合わぜた表示しかできず表示
によってオペレータの作業性を向上させることができな
かった。このため、例えば画表示装置に対して個々に制
御回路を設け°Ｃ両表示装置の表示内容を異ならぜる方
法もあるが１．これでは回路槍成が複雑化するとともに
経済性が悪くなる問題が生じる。

〔発明の目的〕

この発明はこのような事情に鑑みて為されたもので、共
通の制御回路によって複数の表示装置の表示制御を行な
うものにおいて、簡単彦構成で各表示装置のうちの１又
は複数の表示装置の表示を残りの表示装置の表示と異な
らせることができる表示制御装置を提供することを目的
とする。

〔発明の概、要〕

この発明はリフレッシュメモリから用目次アト１７ノを
指定して勾゛モ示ｒ−タを郡゛ｌ、出し、その表示ｒ−
夕をキマラククジェネレータで両面表示に対応した表示
テゝ−りｔ′こ変４５ｔシてｉＱ数の表示装置へ出力す
るものにおいて、リフレッシュメモリの表示ｒ−夕に表
示貼止ビ、１・設定メモリを付加１７、リフレッシ、−
メモリから表示ｒ−夕が胱出される毎に表示素止ピット
メ壬りの内容をチェックし、そのメモリに表示禁止ビッ
トがセットされているときにＶｌ黴；１応Ｊ′ム表示Σ
ゝ−夕の各表示装置１″ｔのうちの１又（」、複数の表
示装置への供給を禁止して表示内容を異ならせたもので
ある。

〔発明の実施ａす〕

以下、この発明の一実施例を図面を参照して活、明する
。なお、仁の実施例はこの発明を電子式キャッシュレジ
スタに適用したものについて述べる。

第１図は外観を示Ｊｆｌ視図で、ＪｔＪキャッシュレノ
レン本体である。前記キャッシュレジスタ本体１の前面
中火部にはキーデート２、レシート発行口３及びジャー
ナル点検窓４が設けられ、前面上部にはプリンタ収納部
５及びオペレータ用表示装置６が設けられ、かつ前面下
部にはドロワ７が設けられている。前記キャッシュレジ
スタ本体１にケーブル８を介しで客用表示装ｕ′【９が
接続されている。前記画表示装置６゜９は例えばＣＲＴ
表示管で構成されている。

第２図り、前記両表示装随６，９の表示制御部を示すブ
ロック図で、１１はデータ処理装置、１２は表示側６４
１回路である。前記表示制御回路１２はリフレッシュメ
モリ１３．マルチプレクサ１４．クロツクや同期信号等
の各種タイミング信号を発生するタイミング信号発生回
路１５、アドレスカウンタ１６、アドレスレジスタ１７
、書込みデータレジスタ１８、読出しデータレジスタ１
９、キーＹラクタジェネレータ２θ、並列−直列変換器
２１、表示禁止信号出力用のフリップフロップ２２及び
表示データの表示装置への供給を禁止制御するり・−ト
回路２３で措ＹＴυ、さり、ている。前記ダート回路２
９を」、インパーク２４と２入力用アンｔ゛り゛−ト２
６で形成されている。前記マルチプレクーリ１４は前記
データ処理装置１ノが前記リフレッシュ、メモリ１？を
制御するときにそのデータ処理装置１ノがアト１／スレ
ジスタ１７を介して上記リフレッシュメモリ１３のアド
レス制御ができるように切換え制御するもので、通常は
アドレスカウンタ１６によって」二記リフレッシュメモ
リ１３のアドレス制御ができるようになっている。前記
用込みデータレジスタ１８及び肋、出しデータレジスタ
１９は前記アドレスレジスタ１７と同様、前記データ処
理装置１ノによるリフレッシュメモリ１３へのデータの
書込み、胱出し時に制御さｌ］、それぞれＷｔ込みデー
タ、読出Ｌ２データを一時格納するものである。前記ア
ドレスカウンタ１６は前記タイミング信号発生回路１５
からのタイミングクロック信号をカウントしつつマルチ
プレクサ１４を介してリフレッシュ、メモリ１３に格紅
］されている表示データの読出しアドレスを指定する。

前記リフレッシュメモリ１３の表示データの各アドレス
は前記両表示装買、６，９の画面上の文字表示位置と１
対１に対応しておシ、各表示データブσに表示禁止ビッ
ト設定メモｌＪＭｈが付加されている。すなわちリフレ
ッシュメモリ１３におけるデータ幅を８ビツトとし、そ
のうち７ビツトをコード化された表示データの格納部と
し、残シの１ビツトを表示禁止ビット設定メモリＭｂと
している。前記リフレッシュメモリ１３からアドレスカ
ウンタ１６によるアドレス指定によっ″Ｃ読出された表
示データを前記キャラクタジェネレータ２０で画面表示
に対応した表示データに変換し、さらに前記並列−直列
変換器２１でシルアルな表示データに変換している。前
記キャラクタジェネレータ２ｏは前記リフレッシュメモ
リ１３と同様前記アドレスカウンタ１６により制御され
、リフレッシュメモリ１３のデータ読出しと同期してデ
ータ変換を行なっている。また前記リフレッシュメモリ
１３かもの表示データの読出し時その表示データに付加
された表示禁止ビット設定メモリＭＩ）のビット信号が
前記フリッゾフロツ−１２２に供給されている。前記フ
リラフ０フロツゾ２２は前記タイミング信号発生回路１
５から出力される１文字表示タイミング信号によって前
記ビット信号を取込むもので、そのビット信号が′１゛
″、すなわち表示禁止ビット設定メモリＭｂに表示禁止
ビットがセットされているときにセットされそのナツト
信号を表示禁止信号として前記ケ１−ト回路２３のイン
バータ２４を介して′アンドダート２５の一方の入力端
に供給している。前記並列−直列変換器２１は前記フリ
ップフロップ２２と同様、前記タイミング信号発生回路
１５から出力される１文字表示タイミング信号によって
表示データをロードして変換するもので、シリアルな表
示データをバッファレジスタ２６に直接供給するととも
に前記ダート回路２３におけるアンドダート２５の他方
の入力端子を介してバッファレジスタ２７に供給してい
る。前記両バッファレジスタ２６．２７には同時に前記
タイミング信号発生回路１５から水平同期信号が入力さ
れている。前記ノ々ッファレジスタ２６は入力された表
示データと水平同期信号を前記オペレータ用表示装置６
に供給し、前記バッファレジスタ２７は入力された表示
データと水平同期信号を前記客用表示装置；ｔ９に供給
している。

このような構成の本発明実施例装置においてはタイミン
グ信号発生回路Ｉ５からのタイミングクロック信号をア
ドレスカウンタ１６がカウントし、そのアドレスカウン
タ１６出力によってリフレッシュメモリ１３のアドレス
が順次指定されリフレッシュメモリ１３から表示ｒ−タ
が順次読出されてキャラクタジェネレータ２０に供給さ
れる。一方、表示データに付加された表示禁止ビット設
定メモリＭｂのビット信号がフリッゾフロッｆ２２に供
給される。キャラクタジェネレータ２０では表示データ
が画面表示に対応した表示データに変換され、さらに並
列−直列変換器２ノで第３図の（−）で示すようなシリ
アル々表示データに変換されて出力される。

今、リフレッシュメモリ１３がら読、出さゎ、る表示デ
ータに表示禁止ビットが設定されているとするとフリッ
グフロッｆ２２は第３図の（ｅ）に示すようなタイミン
グ信号発生回路Ｉ５がらの１文字タイミング信号に同期
してセットされ１文字の表示データの出方期間中杭３Ｍ
の（ｂ）に示すような表示禁止信号を出力する。しかし
てこの表示禁止信号によってダート回路２３のケ９−ト
が閉じられる。これによって並列−直列変換器２１から
の表示テゝ−夕はダート回路２３のケ°−トが閉じてい
る間第３図の（ｃ）に示すようにΔオファレジスタ２フ
に供給されることをまない。一方・々ラフアレ・ゾスタ
２６へは並列−直列変換器２ノからの表示データがその
まま供給される。なお、両ノ９ッファレジスタ２６゜２
７には第３図の（ｄ）に示すような水平同期信号が供給
される。しかしてオペレータ用表示装置６にはリフレッ
シュメモリ１３に格納されている表示データにしたがっ
た画面表示が行なわれるが客用表示装置９には表示禁止
ビットが付加されている表示データを除く画面表示が行
なわれる。

したがって例えば第４レータ用表示装置６で第４し・１
の（、）に示すように登鈴された金額データや合計デー
タのみでなく「カビイ」「十ゼイ」等の業務に必要な事
項や「ツギノソウサ」「カゼイキー」「ボウケイキー」
等の操作手順について表示しても客用表示装置９では第
４図の（ｂ）に示すように客に必要な金額データや合計
データのみを表示させることが容易にできる。

このように表示禁止ビット設定メモリＭｂ、フリ、ｆフ
ロアゾ２２及びダート回路２３を付加するのみの簡単な
構成で１つの表示制御回路１２でオペレータ用表示装置
６と客用表示装置９との内容を異ならせて表示させるこ
とができる。

次にこの発明の他の実施例を図面を参照して説明する・
々お前記実施例と同一部分には同一符号を付して詳細な
説明は省略する。

これは第５図に示すようにリフレッシュメモリ１３の表
示データに客用の表示禁止ビット設定メモリＭｂ　１　
（＝Ｍｈ　）とともにオ被レータ用の表示禁止ピッ）　
Ｎ＆定メモリＭｂ２を付加し、かつその表示禁止ビット
設定メモリＭｂ２のビット状態をチェックするフリップ
フロップ２８を設けるとともにそのフリップフロップ２
８のセット出力に応動して並列−直列変換器２ノからの
表示データのバッファレジスタ２６への供給を禁止する
インバータ２９と２入力用アンドヶ”−ト３０からなる
ｆｆ−）回路３１を設けたものである。

このようにすることによって客用の表示装置９には表示
させるが第４レータ用表示装置６には表示させない、例
えば「マイドアリガトウゴザイマス」等のメツセージ表
示ができる。

なお、このものにおいても前記実施例と同様の効果が得
られるものである。

なお、前記実施例では１文字毎の表示データに表示禁止
ビット設定メモリを付加させたものについて述べたがか
々らずしもこれに限定されるものではなく、文字１行分
毎の表示データに表示禁止ビット設定メモリを付加して
、１行分の文字をすべて表示禁止させるようにしてもよ
い。

また前記実施例では表示装置としてＣＲＴ式のものを使
用したがかならずしもこれに限定されるものではなく、
例えば液晶式のものやゾラズマ式のものを使用してもよ
い。

また、前記実施例では表示装置１′ｔを２台使用したも
のについて述べたがかならずしもこれに限定されるもの
ではなく、３台以上使用したものであってもよい。

〔発明の効果〕

以上、この発明によれば共通の制御回路によって複数の
表示装置の表示制御を行なうものにおいて、簡単な構成
で各表示装置のうち１又は複数の表示装置の表示を残り
の表示装置の表示と異ならせることができる表示制御装
置を提供できるものである。

【図面の簡単な説明】

第１図ないし第４図はこの発明の一実施例を示すもので
、第１図は外観を示す剰視図、第２図はブロック図、第
３図は各部の出力波形図、第４図は表示釦１を示し、（
践）はオペレータ用表示装置の表示図、（ｂ）は客用表
示装置の表示図、第５Ｍはこの発明の仙の実施例を示す
ブロック図である。 ６・・・オペレータ用表示装置、９・・・客用表示装置
、１３・・・リフレッシュメモリ、１５・・・タイミン
グ信号発生回路、１６・・・アドレスカウンタ、２０・
・・キャラクタジェネレータ、２２．２８・・・フリッ
プフロ・ツノ、２３．３１・・・ダート回路。

Claims (3)

【特許請求の範囲】
1. （１）　　リフレッシュメモリに格納された表示データ
   を順次アドレスを指定して読出し、その読出した表示デ
   ータをキャラクタジェネレータで画面表示に対応した表
   示データに変換して複数の表示装置へ出力する表示制御
   装置において、前記リフレッシュメモリの表示データに
   付加された表示禁止ビット設定メモリと、上記リフレッ
   シュメモリから表示データが読出される毎にその表示デ
   ータに付加された上記表示禁止ビット設定メモリの内容
   をチェックし、その設定メモリに表示禁止ビットがセッ
   トされているとき対応する表示データの読出し期間中表
   示禁止信号を出力する手段と、この手段からの表示禁止
   信号に応動して前記各表示装置のうちの１又は複数の表
   示装置への表示データの供給を禁止する手段とをバ備し
   たことを特徴とする表示制御装置。
2. （２）　　表示禁止ビット設定メモリを１文字の表示デ
   ータ毎に付加したことを特徴とする特許請求の範囲第１
   項記載の表示側Ｆｌ＋装置。
3. （３）　　表示禁止ビット設定メモリを画面１行分の表
   示データ毎に付加したことを特徴とする特許請求の範囲
   第１項記載の表示制御装置節。