JPS6173190A

JPS6173190A - カ−ソル表示装置

Info

Publication number: JPS6173190A
Application number: JP59195920A
Authority: JP
Inventors: 浅香　孝雄; 徳永　具祥
Original assignee: Yokogawa Hokushin Electric Corp
Current assignee: Yokogawa Electric Corp
Priority date: 1984-09-19
Filing date: 1984-09-19
Publication date: 1986-04-15

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、ラスタスキャンにより表示されるＣＲＴ表示
装置におけるカーソル表示装置の改良に関するものであ
る。

（従来の技術）ＣＡＤなどのグラフィック表示装置では、画面上の所定
の位置を指示する手段として、カーソルは極めて重要な
ものになっている。

そこで、従来から、このようなカーソル表示装置として
は、例えばハードワイＡ７ドロジツクによるクロスヘヤ
形のカーソルを表示するムのが広く用いられている。

（発明が解決しようとする問題点）しかし、一般に、従来のこの種のカーソル表示装置は回
路構成が複雑であり、コストが高くなるという欠点があ
る。

本発明は、このような点に着目してなされたものであっ
て、その目的は、比較的簡単な回路構成で、表示画面の
拡大縮小に応じてカーソルの大きさをダイナミックに変
えることができるカーソル表示装置を（Ｒ供することに
ある。

（問題点を解決するための手段）このような目的を遠戚する本発明は、ラスタスキャンに
より表示される表示画面のＸ軸およびＹ軸の各ドツトに
対応したビット列を有しカーソルの交点位置データおよ
びカーソルパターンデータが格納されるメモリと、この
メモリに格納されたカーソルの交点位置データおよびカ
ーソルパターンデータからカーソル表示信号を演算する
ゲート回路とで構成されたことを特徴とする。

（実施例）以下、図面を用いて詳細に説明する。

第１図は、本発明の一実施例を示すブロック図である。

第１図において、ＣＰＵはプロセッサであり、装置全体
の動作を制御する機能を有するものである。ＧＤＣはグ
ラフィックディスプレイコントローラであり、バスＢを
介してプロセッサＣＰＵと接続されている。ＭＰＸｌは
プロセッサＣＰＵから出力されるアドレスとグラフィッ
クディスプレイコントローラＧＤＣから出力されるアド
レスとを選択的にマツピングメモリＭＭに加えるマルチ
プレクサであり、ＭＰｘ２はプロセッサＣＰＵから出力
されるアドレスとグラフィックディスプレイコントロー
ラＧＤＣから出力されるアドレスとを選択的にビデオメ
モリＶＭに加えるマルチプレクサである。マツピングメ
モリＭＭにはプロセッサＣＰＵからカーソルに関連した
データが加えられ、ビデオメモリＶＭにはプロセッサＣ
ＰＵからビデオデータが加えられるとともにマツピング
メモリＭＭからカーソルに関連したデータが加えられる
。ＣＲＴはビデオメモリＶＭから出力されるビデオデー
タを可視化する陰極線管である。

第２図は、マツピングメモリＭＭの具体例を示す構成説
明図であり、第１図と同等部分には同−符号を付けてい
る。第２図に示づように、マツピングメモリＭＭはラス
クスキレンにより表示される表示画面のＸ軸およびＹＩ
ＩＩＩｌｌの各ドラ１〜に対応した２ビット幅のビット
列を有するものであり、各軸のマツピングメモリＭＭの
一方のビット列にはカーソルの交点位置データが格納さ
れ他方のビット列にはカーソルパターンデータが格納さ
れる。

このマツピングメモリＭＭのＸ軸の一方のピッ１〜列の
データ（例えばｏｏｉｏｏ）とＹ軸の他方のビット列の
データ〈例えば１１１１１）は第１のアンドゲートＡＧ
１に加えられ、Ｘ軸の他方のビットクＩＪのデータ（例
えば１１１１１　）とＹ軸の一方のピッ１〜列のデータ
（例えば００１００）は第２のアンドゲートＡＧ２に加
えられ、これら各アンドゲートＡＧ１、ＡＧ２の出力は
オアゲートＯＧに加えられている。

第３図は、マツピングメモリＭＭの制御部の構成説明図
であり、第１図と同等部分には同一符号を付けている。

マツピングメモリＭＭにプロセッサＣＰＵからデータを
格納するのにあたってはマルチプレクサＭＰＸ１により
プロセッサＣＰＵから出力されるアドレスが加えられ、
マツピングメモリＭＭに格納されたデータを出力するの
にあたってはマルチブレフナＭＰＸ１によりグラフィッ
クディスプレイコントローラＧＤＣから出力されるアド
レスが加えられるように構成されている。

このように構成された装置の動作について説明する。

マツピングメモリＭＭには、Ｘ軸、Ｙ軸のカーソルの交
点に対応したビットおよびカーソルの表示領域に対応し
たビットを１″にしてプロセッサＣＰＵからカーソルデ
ータが格納される。なお、これらのカーソルデータの格
納にあたっては、前述のようにプロセッサＣＰＵからの
アドレスがマルチプレクサＭＰＸ１で選択されてマツピ
ングメモリＭＭに加えられることになる。このようにし
てマツピングメモリＭＭに格納されたカーソルデータを
読み出すのにあたっては、ビデオメ［すＶＭからビデオ
データを読み出してラスタスキワンを行うためにグラフ
ィックディスプレイコン１−ローラＧＤＣから出力され
るＸ軸、Ｙ軸のアドレスがマルチプレクサＭＰＸ１で選
択されてマツピングメモリＭＭに加えられる。これによ
り、＠極線管ＣＲＴには例えば第２図に示すような１字
のカーソルが表示されることになる。

ここで、カーソルデータをプロセッサＣＰＵで制御可能
なマツピングメモリＭ　ｌｖｌに格納しているので、画
面の拡大、縮小に応じて任意の大きさにカーソルを表示
することができる。

また、１画面に複数個のカーソルを表示することもでき
る。

また、カーソルのパターンは十字に限るものではなく、
ｌ　　、−、Ｌ　　、Ｔなど直交する２本の線分の少な
くともいずれかを用いることにより各種のパターンを使
うことができ、幅も任意に設定することができる。

また、このような装置は、マルチウィンドウ表示と組み
合わせることによりさらに大きな効果が１７られる。す
なわち、マルチウィンドウ表示では、表示制御にマツピ
ングメモリを用いることが多い。

従って、マルチウィンドウ表示用のマツピングメモリに
空きビットがあれば、第２図に示したようなＴＴ１１個
で構成されるゲート回路を追加するだけでよく、簡単に
構成することができる。

なお、上記実施例では、マツピングメモリＭＭとして２
ビット幅のものを用いる例を示したが、１ビット幅のも
のを用いて両端点と交点に対応したビットを“１″にし
て第１図に示すような２とットデータを得るための回路
を設けるようにしてもよい。

また、上記実施例では、マツピングメモリＭＭをＸ軸と
Ｙ軸に分けて２個用いる例を示したが、１個のメモリの
アドレスを切り換えて用いてもよい。なお、この場合、
水平帰線時間にＹ軸ｆ−タをラッチする回路を用いるよ
うにづる。

（発明の効果）以上説明したように、本発明によれば、比較的簡単な回
路構成で、表示画面の拡大縮小に応じてカーソルの大き
ざをダイナミックに変えることができるカーソル表示装
置が実現できる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
マツピングメモリＭＭの具体例を示す構成説明図、第３
図はマツピングメ［すＭＭの制卯部の構成説明図である
。ＣＰＵ・・・プロセッサ、ＧＤＣ・・・グラフィックデ
ィスプレイコントローラ、Ｂ・・・バス、ＭＰＸ・・・
マルチブレクｔ１１ＭＭ・・・マツピングメモリ、ＶＭ
・・・ビデオメモリ。第１図第２図／Ｙ）

Claims

【特許請求の範囲】

ラスタスキャンにより表示される表示画面のＸ軸および
Ｙ軸の各ドットに対応したビット列を有しカーソルの交
点位置データおよびカーソルパターンデータが格納され
るメモリと、このメモリに格納されたカーソルの交点位
置データおよびカーソルパターンデータからカーソル表
示信号を演算するゲート回路とで構成されたことを特徴
とするカーソル表示装置。