JPH0352066B2 - - Google Patents
Info
- Publication number
- JPH0352066B2 JPH0352066B2 JP59198143A JP19814384A JPH0352066B2 JP H0352066 B2 JPH0352066 B2 JP H0352066B2 JP 59198143 A JP59198143 A JP 59198143A JP 19814384 A JP19814384 A JP 19814384A JP H0352066 B2 JPH0352066 B2 JP H0352066B2
- Authority
- JP
- Japan
- Prior art keywords
- mode
- image data
- pixel
- frame memory
- dots
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000015654 memory Effects 0.000 claims description 73
- 230000004044 response Effects 0.000 claims description 8
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims 4
- 238000010586 diagram Methods 0.000 description 12
- 239000011159 matrix material Substances 0.000 description 10
- 239000000872 buffer Substances 0.000 description 8
- 238000000034 method Methods 0.000 description 3
- 239000000284 extract Substances 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
Landscapes
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
この発明はビツトマツプデイスプレイ装置のメ
モリアクセス回路に関し、特に、第1の方向(X
方向)に配列された多数のドツトおよび第1の方
向に直交する第2の方向(Y方向)に配列された
多数のドツトで1フレームが構成され、第1およ
び第2の方向にそれぞれ直交する第3の方向(D
方向)に複数ドツトで各ピクセルの色情報を表わ
すフレームメモリを備えたビツトマツプデイスプ
レイ装置において、プレーンモード、ピクセルモ
ードおよびフイルインモードの各モードに応じて
フレームメモリをアクセスするようなメモリアク
セス回路に関する。
モリアクセス回路に関し、特に、第1の方向(X
方向)に配列された多数のドツトおよび第1の方
向に直交する第2の方向(Y方向)に配列された
多数のドツトで1フレームが構成され、第1およ
び第2の方向にそれぞれ直交する第3の方向(D
方向)に複数ドツトで各ピクセルの色情報を表わ
すフレームメモリを備えたビツトマツプデイスプ
レイ装置において、プレーンモード、ピクセルモ
ードおよびフイルインモードの各モードに応じて
フレームメモリをアクセスするようなメモリアク
セス回路に関する。
従来の技術
従来より用いられていたビツトマツプ方式のデ
イスプレイ装置はモノクロであつて、このデイス
プレイ装置に用いられるフレームメモリは2次元
マトリクスに対応していた。この場合、マトリク
スの1ドツトはデイスプレイ画面上の1ピクセル
(1画素)に対応する。
イスプレイ装置はモノクロであつて、このデイス
プレイ装置に用いられるフレームメモリは2次元
マトリクスに対応していた。この場合、マトリク
スの1ドツトはデイスプレイ画面上の1ピクセル
(1画素)に対応する。
ところが、最近では、ビツトマツプデイスプレ
イ装置においてカラー表示が求められるようにな
つてきている。しかし、モノクロでは1ビツトで
1ピクセルを表わすことができるのに対し、各ピ
クセルをカラー表示するためには、各ピクセルご
とにnビツトのカラー情報を付加する必要があ
る。このため、フレームメモリとして、X方向お
よびY方向のほかにX方向とY方向のそれぞれに
直交するD方向にnビツトで構成された3次元マ
トリクスに対応するものが要求される。フレーム
メモリとしてX×Y×nビツトの3次元マトリク
スで構成すると、X×Yの2次元マトリクスに対
応するフレームメモリをn回路並列に設ける必要
がある。この1回路を、以下、1プレーンと称す
ることにする。そして、各プレーンのそれぞれの
対応するマトリクス上のnビツトで色情報を表わ
すことになる。
イ装置においてカラー表示が求められるようにな
つてきている。しかし、モノクロでは1ビツトで
1ピクセルを表わすことができるのに対し、各ピ
クセルをカラー表示するためには、各ピクセルご
とにnビツトのカラー情報を付加する必要があ
る。このため、フレームメモリとして、X方向お
よびY方向のほかにX方向とY方向のそれぞれに
直交するD方向にnビツトで構成された3次元マ
トリクスに対応するものが要求される。フレーム
メモリとしてX×Y×nビツトの3次元マトリク
スで構成すると、X×Yの2次元マトリクスに対
応するフレームメモリをn回路並列に設ける必要
がある。この1回路を、以下、1プレーンと称す
ることにする。そして、各プレーンのそれぞれの
対応するマトリクス上のnビツトで色情報を表わ
すことになる。
発明が解決しようとする問題点
上述のごとく構成された3次元マトリクスに対
応するフレームメモリのアクセス方式としては、
当該フレームメモリの構成が基本的に2次元マト
リクスに対応するフレームメモリと等しいことか
ら、2次元マトリクスに対応するフレームメモリ
で従来から行なわれていたX方向mビツト(たと
えば16ビツト)単位でのアクセスを各プレーンご
とに行なう方法が用いられていた。しかし、この
ような方式では、各プレーンごとの情報処理には
優れているが、その一方で色情報の処理が複雑に
なり、カラー表示のメリツトを活かしきれている
とは言えなかつた。
応するフレームメモリのアクセス方式としては、
当該フレームメモリの構成が基本的に2次元マト
リクスに対応するフレームメモリと等しいことか
ら、2次元マトリクスに対応するフレームメモリ
で従来から行なわれていたX方向mビツト(たと
えば16ビツト)単位でのアクセスを各プレーンご
とに行なう方法が用いられていた。しかし、この
ような方式では、各プレーンごとの情報処理には
優れているが、その一方で色情報の処理が複雑に
なり、カラー表示のメリツトを活かしきれている
とは言えなかつた。
それゆえに、この発明の主たる目的は、ビツト
マツプデイスプレイ装置において、特定のピクセ
ルに対する色情報の読出および書込と特定のピク
セルの組に対する色情報の書込を可能にして、色
情報の処理性に優れたアクセス方式を実現するこ
とによつて、情報の処理性を高め得るメモリアク
セス回路を提供することである。
マツプデイスプレイ装置において、特定のピクセ
ルに対する色情報の読出および書込と特定のピク
セルの組に対する色情報の書込を可能にして、色
情報の処理性に優れたアクセス方式を実現するこ
とによつて、情報の処理性を高め得るメモリアク
セス回路を提供することである。
問題点を解決するための手段
この発明は、プレーンモードとピクセルモード
とフイルインモードのそれぞれのモードを解析す
るモード解析手段と、プレーンモードにおいて外
部の画像データ発生源から発生された第1の方向
に複数ドツトの画像データをフレームメモリに書
込むためのプレーンモード書込制御手段およびフ
レームメモリから第1の方向に複数ドツトずつの
画像データを読出すためのプレーンモード読出制
御手段と、ピクセルモードにおいてフレームメモ
リの各プレーンから第1の方向に複数ドツトずつ
画像データを読出し、その複数ドツトの画像デー
タのうち画像データ発生源から発生された該当す
るピクセルの色情報を書換えてフレームメモリに
書込むためのピクセルモード書込制御手段および
フレームメモリから第1の方向に複数ドツトずつ
画像データを読出し、そのうちから該当するピク
セルの色情報を複数ドツトずつ抽出するピクセル
モード読出制御手段と、フイルインモードにおい
てフレームメモリの各プレーンから第1の方向に
複数ドツトずつ画像データを読出し、その画像デ
ータのうち予め設定されたピクセルの色情報を書
換えてフレームメモリに書込むめのフイルインモ
ード書込制御手段とから構成される。
とフイルインモードのそれぞれのモードを解析す
るモード解析手段と、プレーンモードにおいて外
部の画像データ発生源から発生された第1の方向
に複数ドツトの画像データをフレームメモリに書
込むためのプレーンモード書込制御手段およびフ
レームメモリから第1の方向に複数ドツトずつの
画像データを読出すためのプレーンモード読出制
御手段と、ピクセルモードにおいてフレームメモ
リの各プレーンから第1の方向に複数ドツトずつ
画像データを読出し、その複数ドツトの画像デー
タのうち画像データ発生源から発生された該当す
るピクセルの色情報を書換えてフレームメモリに
書込むためのピクセルモード書込制御手段および
フレームメモリから第1の方向に複数ドツトずつ
画像データを読出し、そのうちから該当するピク
セルの色情報を複数ドツトずつ抽出するピクセル
モード読出制御手段と、フイルインモードにおい
てフレームメモリの各プレーンから第1の方向に
複数ドツトずつ画像データを読出し、その画像デ
ータのうち予め設定されたピクセルの色情報を書
換えてフレームメモリに書込むめのフイルインモ
ード書込制御手段とから構成される。
作 用
この発明に含まれるプレーンモード書込制御手
段はプレーンモード書込制御信号が発生されかつ
第1の方向に複数ドツトの画像データが発生され
たことに応じて、その画像データをフレームメモ
リに書込み、プレーンモード読出制御手段はプレ
ーンモードの読出信号が発生されたことに応じ
て、フレームメモリから第1の方向に複数ドツト
ずつの画像データを読出す。また、ピクセルモー
ド書込制御手段はピクセルモードの書込信号が発
生されかつ少なくとも1ピクセル単位で第3の方
向に複数ドツトの色情報が発生されたことに応じ
て、フレームメモリの各プレーンから第1の方向
に複数ドツトずつ画像データを読出し、その複数
ドツトの画像データのうち画像データ発生源から
発生された画像データに該当するピクセルの色情
報を書換えてフレームメモリに書込み、ピクセル
モード読出制御手段はピクセルモードの読出信号
が発生されたことに応じて、フレームメモリの各
プレーンから第1の方向に順次複数ドツトずつ画
像データを読出し、そのうちから該当するピクセ
ルの色情報を複数ドツト抽出する。さらに、フイ
ルインモード書込制御手段はフイルインモードの
書込信号が発生されかつ予め設定した色情報を表
わす複数ビツトのデータと色情報を書換えるべき
ピクセルを指定するデータとが発生されたことに
応じて、フレームメモリの各プレーンから第1の
方向に複数ドツトずつ画像データを読出し、当該
各プレーン第1の方向の複数ドツトの画像データ
のうち予め設定されたピクセルの色情報を書換え
てフレームメモリに書込む。
段はプレーンモード書込制御信号が発生されかつ
第1の方向に複数ドツトの画像データが発生され
たことに応じて、その画像データをフレームメモ
リに書込み、プレーンモード読出制御手段はプレ
ーンモードの読出信号が発生されたことに応じ
て、フレームメモリから第1の方向に複数ドツト
ずつの画像データを読出す。また、ピクセルモー
ド書込制御手段はピクセルモードの書込信号が発
生されかつ少なくとも1ピクセル単位で第3の方
向に複数ドツトの色情報が発生されたことに応じ
て、フレームメモリの各プレーンから第1の方向
に複数ドツトずつ画像データを読出し、その複数
ドツトの画像データのうち画像データ発生源から
発生された画像データに該当するピクセルの色情
報を書換えてフレームメモリに書込み、ピクセル
モード読出制御手段はピクセルモードの読出信号
が発生されたことに応じて、フレームメモリの各
プレーンから第1の方向に順次複数ドツトずつ画
像データを読出し、そのうちから該当するピクセ
ルの色情報を複数ドツト抽出する。さらに、フイ
ルインモード書込制御手段はフイルインモードの
書込信号が発生されかつ予め設定した色情報を表
わす複数ビツトのデータと色情報を書換えるべき
ピクセルを指定するデータとが発生されたことに
応じて、フレームメモリの各プレーンから第1の
方向に複数ドツトずつ画像データを読出し、当該
各プレーン第1の方向の複数ドツトの画像データ
のうち予め設定されたピクセルの色情報を書換え
てフレームメモリに書込む。
実施例
第2図はこの発明の一実施例におけるプレーン
モードを説明するための図であり、第3図は同じ
くピクセルモードを説明するための図であり、第
4図は同じくフイルインモードを説明するための
図であり、第5図は各モードにおけるアドレス情
報を示す図である。
モードを説明するための図であり、第3図は同じ
くピクセルモードを説明するための図であり、第
4図は同じくフイルインモードを説明するための
図であり、第5図は各モードにおけるアドレス情
報を示す図である。
まず、第2図ないし第5図を参照して、この発
明の一実施例におけるプレーンモード、ピクセル
モードおよびフイルインモードのそれぞれについ
て説明する。まず、フレームメモリ6はX方向に
1024ビツトおよびY方向に1024ビツトの2次元マ
トリクスで構成された1プレーン回路がD方向に
8組組合わせて構成される。ただし、実際には、
フレームメモリ6は64kビツト×1のメモリチツ
プを16個使用して構成される。
明の一実施例におけるプレーンモード、ピクセル
モードおよびフイルインモードのそれぞれについ
て説明する。まず、フレームメモリ6はX方向に
1024ビツトおよびY方向に1024ビツトの2次元マ
トリクスで構成された1プレーン回路がD方向に
8組組合わせて構成される。ただし、実際には、
フレームメモリ6は64kビツト×1のメモリチツ
プを16個使用して構成される。
そして、プレーンモードでは、1つのプレーン
に対してX方向に16ビツトずつデータの読み書き
が行なわれる。したがつて、プレーンモードにお
いては色情報を扱わない。また、プレーンモード
におけるアドレス情報は、第5図aに示すよう
に、プレーンモードを表わす2ビツト、Xアドレ
ス6ビツト、Yアドレス10ビツトおよびプレーン
アドレス3ビツトによつて構成される。したがつ
て、Xアドレス6ビツトによりX方向に16ビツト
の画像データを64指定でき、Yアドレス10ビツト
によりY方向に1ビツトずつ1024まで指定でき
る。さらに、プレーンアドレス3ビツトにより、
D方向に8つのプレーンのいずれかを指定でき
る。
に対してX方向に16ビツトずつデータの読み書き
が行なわれる。したがつて、プレーンモードにお
いては色情報を扱わない。また、プレーンモード
におけるアドレス情報は、第5図aに示すよう
に、プレーンモードを表わす2ビツト、Xアドレ
ス6ビツト、Yアドレス10ビツトおよびプレーン
アドレス3ビツトによつて構成される。したがつ
て、Xアドレス6ビツトによりX方向に16ビツト
の画像データを64指定でき、Yアドレス10ビツト
によりY方向に1ビツトずつ1024まで指定でき
る。さらに、プレーンアドレス3ビツトにより、
D方向に8つのプレーンのいずれかを指定でき
る。
ピクセルモードは第3図に示すように、1ピク
セル単位でデータの読み書きを行ない、しかも色
情報も取扱う。ただし、フレームメモリ6の読み
書き可能なデータ数は16ビツトであるのに対し、
色情報は8ビツトであるため、連続する2ピクセ
ルの色情報を読み書きする。また、ピクセルモー
ドにおけるアドレス情報は第5図bに示すよう
に、ピクセルモードを選択するための2ビツトと
Xアドレス9ビツトとYアドレスとして10ビツト
からなる。したがつて、9ビツトのXアドレスに
より、X方向に2ピクセルの画像データを512ま
で指定でき、10ビツトのYアドレスにより、Y方
向に1ピクセルごとに1024まで指定できる。
セル単位でデータの読み書きを行ない、しかも色
情報も取扱う。ただし、フレームメモリ6の読み
書き可能なデータ数は16ビツトであるのに対し、
色情報は8ビツトであるため、連続する2ピクセ
ルの色情報を読み書きする。また、ピクセルモー
ドにおけるアドレス情報は第5図bに示すよう
に、ピクセルモードを選択するための2ビツトと
Xアドレス9ビツトとYアドレスとして10ビツト
からなる。したがつて、9ビツトのXアドレスに
より、X方向に2ピクセルの画像データを512ま
で指定でき、10ビツトのYアドレスにより、Y方
向に1ピクセルごとに1024まで指定できる。
フイルインモードは第4図に示すように、色情
報を8ビツトデータとして予め設定しておき、X
方向の16ビツトのうち予め指定した「1」が立つ
ているビツトに対応するピクセルに対して、予め
設定した色情報を書込むモードである。ただし、
このフイルインモードにおいては書込のみであつ
て読出は行なわない。また、フイルインモードに
おけるアドレス情報は第5図cに示すように、フ
イルインモードを選択するために2ビツトとXア
ドレス6ビツトとYアドレス10ビツトからなる。
したがつて、6ビツトのXアドレスによりX方向
に16ビツトの画像データを64まで指定でき、10ビ
ツトのYアドレスによりY方向に1024まで指定で
きる。
報を8ビツトデータとして予め設定しておき、X
方向の16ビツトのうち予め指定した「1」が立つ
ているビツトに対応するピクセルに対して、予め
設定した色情報を書込むモードである。ただし、
このフイルインモードにおいては書込のみであつ
て読出は行なわない。また、フイルインモードに
おけるアドレス情報は第5図cに示すように、フ
イルインモードを選択するために2ビツトとXア
ドレス6ビツトとYアドレス10ビツトからなる。
したがつて、6ビツトのXアドレスによりX方向
に16ビツトの画像データを64まで指定でき、10ビ
ツトのYアドレスによりY方向に1024まで指定で
きる。
第6図はビツトマツプデイスプレイ装置の全体
を示す概略ブロツク図である。次に、第6図を参
照して、ビツトマツプデイスプレイ装置の構成に
ついて説明する。ホストコンピユータ1はプレー
ンモード、ピクセルモードおよびフイルインモー
ドのそれぞれのモードに応じた画像データを発生
するものであつて、画像データ発生源を構成す
る。ホストコンピユータ1から発生された画像デ
ータは伝送ラインおよびインターフエイス2を介
してコントローラ3とモード回路4に与えられ
る。
を示す概略ブロツク図である。次に、第6図を参
照して、ビツトマツプデイスプレイ装置の構成に
ついて説明する。ホストコンピユータ1はプレー
ンモード、ピクセルモードおよびフイルインモー
ドのそれぞれのモードに応じた画像データを発生
するものであつて、画像データ発生源を構成す
る。ホストコンピユータ1から発生された画像デ
ータは伝送ラインおよびインターフエイス2を介
してコントローラ3とモード回路4に与えられ
る。
また、ホストコンピユータ1はアドレス情報を
発生し、このアドレス情報はインターフエイス2
を介してアドレス制御回路7に与えられる。モー
ド回路4はこの発明の特徴となる部分であつて、
後述の第1図で詳細に説明するが、ホストコンピ
ユータ1から発生された画像データを、プレーン
モード、ピクセルモードおよびフイルインモード
の各モード別にデータを変換してフレームメモリ
6に書込み、またはフレームメモリ6から画像デ
ータを読出して各モード別に変換し、それをホス
トコンピユータ1に出力するものである。
発生し、このアドレス情報はインターフエイス2
を介してアドレス制御回路7に与えられる。モー
ド回路4はこの発明の特徴となる部分であつて、
後述の第1図で詳細に説明するが、ホストコンピ
ユータ1から発生された画像データを、プレーン
モード、ピクセルモードおよびフイルインモード
の各モード別にデータを変換してフレームメモリ
6に書込み、またはフレームメモリ6から画像デ
ータを読出して各モード別に変換し、それをホス
トコンピユータ1に出力するものである。
アドレス制御回路7はホストコンピユータ1か
ら与えられる各モード別のアドレス情報に基づい
て、フレームメモリ6のアドレスを指定する。フ
レームメモリ6から読出された画像データはビデ
オコントロール8に与えられ、図示しないA/D
変換器によつてアナログ信号に変換されかつカラ
ー変換テーブルに基づいてビデオ信号に変換され
て、カラーモニタ9に与えられる。それによつ
て、カラーモニタ9には、ホストコンピユータ1
から出力された画像データに基づく図形が表示さ
れる。
ら与えられる各モード別のアドレス情報に基づい
て、フレームメモリ6のアドレスを指定する。フ
レームメモリ6から読出された画像データはビデ
オコントロール8に与えられ、図示しないA/D
変換器によつてアナログ信号に変換されかつカラ
ー変換テーブルに基づいてビデオ信号に変換され
て、カラーモニタ9に与えられる。それによつ
て、カラーモニタ9には、ホストコンピユータ1
から出力された画像データに基づく図形が表示さ
れる。
第1図は第6図に示したモード回路4およびア
ドレス制御回路7の詳細なブロツク図である。次
に、第1図を参照して、モード回路4およびアド
レス制御回路7の構成について説明する。インタ
ーフエイス2にはプレーンモード書込手段として
のバツフア41と、プレーンモード読出手段とし
てのバツフア42と、ラツチ44と45、ピクセ
ルモード読出制御手段としてのマルチプレクサ5
0とが接続される。
ドレス制御回路7の詳細なブロツク図である。次
に、第1図を参照して、モード回路4およびアド
レス制御回路7の構成について説明する。インタ
ーフエイス2にはプレーンモード書込手段として
のバツフア41と、プレーンモード読出手段とし
てのバツフア42と、ラツチ44と45、ピクセ
ルモード読出制御手段としてのマルチプレクサ5
0とが接続される。
バツフア41はプレーンモードにおいて、ホス
トコンピユータ1からインターフエイス2を介し
て出力されたX方向16ビツトの画像データを、デ
ータバス43を介してフレームメモリ6に書込む
ためのものである。バツフア42はプレーンモー
ドにおいて、フレームメモリ6から読出されたX
方向16ビツトの画像データを、インターフエイス
2を介してホストコンピユータ1に出力するため
のものである。
トコンピユータ1からインターフエイス2を介し
て出力されたX方向16ビツトの画像データを、デ
ータバス43を介してフレームメモリ6に書込む
ためのものである。バツフア42はプレーンモー
ドにおいて、フレームメモリ6から読出されたX
方向16ビツトの画像データを、インターフエイス
2を介してホストコンピユータ1に出力するため
のものである。
ラツチ44はピクセルモードおよびフイルイン
モードにおいて、ホストコンピユータ1からの画
像データを一時記憶するものである。このラツチ
44に一時記憶された画像データはマルチプレク
サ501,502…516の一方の入力に与えら
れる。これらのマルチプレクサ501,502…
516の他方の入力には、データバス43が接続
される。したがつて、マルチプレクサ501,5
02…516は、それぞれラツチ44に一時記憶
された画像データと、フレームメモリ6から読出
された画像データを切換えて出力する。これらの
マルチプレクサ501,502…516の出力は
ラツチ601,602…616に接続される。こ
れらのラツチ601,602…616はマルチプ
レクサ501で選択された各ピクセルごとの画像
データをラツチするものである。ラツチ601,
602…616の出力はデータバス43に接続さ
れる。ラツチ45はフイルインモードにおけるピ
クセル指定データをラツチし、その出力をマルチ
プレクサ72に与えるものである。マルチプレク
サ50はピクセルモードにおいて、フレームメモ
リ6から読出されたX方向16ビツトの画像データ
から特定の1ピクセルまたは2ピクセルに該当す
るビツトを抽出するものである。
モードにおいて、ホストコンピユータ1からの画
像データを一時記憶するものである。このラツチ
44に一時記憶された画像データはマルチプレク
サ501,502…516の一方の入力に与えら
れる。これらのマルチプレクサ501,502…
516の他方の入力には、データバス43が接続
される。したがつて、マルチプレクサ501,5
02…516は、それぞれラツチ44に一時記憶
された画像データと、フレームメモリ6から読出
された画像データを切換えて出力する。これらの
マルチプレクサ501,502…516の出力は
ラツチ601,602…616に接続される。こ
れらのラツチ601,602…616はマルチプ
レクサ501で選択された各ピクセルごとの画像
データをラツチするものである。ラツチ601,
602…616の出力はデータバス43に接続さ
れる。ラツチ45はフイルインモードにおけるピ
クセル指定データをラツチし、その出力をマルチ
プレクサ72に与えるものである。マルチプレク
サ50はピクセルモードにおいて、フレームメモ
リ6から読出されたX方向16ビツトの画像データ
から特定の1ピクセルまたは2ピクセルに該当す
るビツトを抽出するものである。
アドレス制御回路7はラツチ71とマルチプレ
クサ72とデコーダ73,75とマルチプレクサ
74とから構成される。ラツチ71はホストコン
ピユータ1からインターフエイス2を介して出力
されたアドレス情報をラツチするものである。マ
ルチプレクサ72は、ピクセルモードにおいて
は、ラツチ71にラツチされたXアドレス情報の
下位3ビツトに基づいて、前述の第3図で説明し
たピクセルを選択するための選択信号を前述のマ
ルチプレクサ501,502…516のいずれか
に与える。なお、マルチプレクサ72は、フイル
インモードにおいては、ラツチ45にラツチされ
たピクセル指定データに基づいて、前述の第4図
で説明したピクセルを選択するための選択信号を
マルチプレクサ501,502…516のいずれ
かに与える。デコーダ73はアドレス情報の上位
ビツトに含まれるモード選択ビツトをデコード
し、ピクセルモードにおいてはマルチプレクサ7
2と50とを能動化するためのイネーブル信号を
与え、フイルインモードにおいてはマルチプレク
サ72とマルチプレクサ50とを能動化するため
のイネーブル信号を発生する。
クサ72とデコーダ73,75とマルチプレクサ
74とから構成される。ラツチ71はホストコン
ピユータ1からインターフエイス2を介して出力
されたアドレス情報をラツチするものである。マ
ルチプレクサ72は、ピクセルモードにおいて
は、ラツチ71にラツチされたXアドレス情報の
下位3ビツトに基づいて、前述の第3図で説明し
たピクセルを選択するための選択信号を前述のマ
ルチプレクサ501,502…516のいずれか
に与える。なお、マルチプレクサ72は、フイル
インモードにおいては、ラツチ45にラツチされ
たピクセル指定データに基づいて、前述の第4図
で説明したピクセルを選択するための選択信号を
マルチプレクサ501,502…516のいずれ
かに与える。デコーダ73はアドレス情報の上位
ビツトに含まれるモード選択ビツトをデコード
し、ピクセルモードにおいてはマルチプレクサ7
2と50とを能動化するためのイネーブル信号を
与え、フイルインモードにおいてはマルチプレク
サ72とマルチプレクサ50とを能動化するため
のイネーブル信号を発生する。
マルチプレクタ74はピクセルモードにおい
て、アドレス情報を3ビツトシフトするためのも
のである。これは、ピクセルモードにおいては、
フレームメモリ6のアクセスを行なう場合に、デ
ータは16ビツト×8プレーンで行なうため、アク
セスに必要なXアドレスは6ビツトであつて、X
アドレス9ビツト中の下位3ビツトはデコーダ7
5に与えられて16ビツト×8プレーン中のピクセ
ルの位置を示すためである。したがつて、この下
位3ビツトはXアドレスから取除くため、3ビツ
トシフトするマルチプレクサ74によつてXアド
レス情報およびYアドレス情報が3ビツトシフト
ダウンされる。しかし、プレーンモードにおいて
は、マルチプレクサ74はアドレス情報をシフト
せず、それぞれXアドレス、Yアドレス、プレー
ンアドレスに分割し、アドレスバスを介してフレ
ームメモリ6に与える。また、フイルインモード
においては、マルチプレクサ74はアドレス情報
をシフトせず、それぞれXアドレス、Yアドレス
に分割し、アドレスバスを介してフレームメモリ
6に与える。
て、アドレス情報を3ビツトシフトするためのも
のである。これは、ピクセルモードにおいては、
フレームメモリ6のアクセスを行なう場合に、デ
ータは16ビツト×8プレーンで行なうため、アク
セスに必要なXアドレスは6ビツトであつて、X
アドレス9ビツト中の下位3ビツトはデコーダ7
5に与えられて16ビツト×8プレーン中のピクセ
ルの位置を示すためである。したがつて、この下
位3ビツトはXアドレスから取除くため、3ビツ
トシフトするマルチプレクサ74によつてXアド
レス情報およびYアドレス情報が3ビツトシフト
ダウンされる。しかし、プレーンモードにおいて
は、マルチプレクサ74はアドレス情報をシフト
せず、それぞれXアドレス、Yアドレス、プレー
ンアドレスに分割し、アドレスバスを介してフレ
ームメモリ6に与える。また、フイルインモード
においては、マルチプレクサ74はアドレス情報
をシフトせず、それぞれXアドレス、Yアドレス
に分割し、アドレスバスを介してフレームメモリ
6に与える。
次に、第1図ないし第6図を参照して、この発
明の一実施例の具体的な動作について説明する。
プレーンモードにおいては、ホストコンピユータ
1はX方向16ビツトの画像データと第5図aに示
すアドレス情報を出力する。画像データはバツフ
ア41を介してフレームメモリ6に与えられる。
また、アドレス情報はインターフエイス2を介し
てラツチ71にラツチされる。ラツチ71にラツ
チされたアドレス情報はマルチプレクサ72とデ
コーダ73とマルチプレクサ74とに与えられる
が、プレーンモードにおいてはデコーダ73がデ
コード信号を出力しないため、マルチプレクサ5
0と72はそれぞれ不能化される。また、マルチ
プレクサ74はプレーンモードにおいてはアドレ
ス情報をシフトせず、そのままフレームメモリ6
に与える。したがつて、フレームメモリ6はアド
レス情報によつて指定されたアドレスにバツフア
41に蓄えられた画像データを書込む。
明の一実施例の具体的な動作について説明する。
プレーンモードにおいては、ホストコンピユータ
1はX方向16ビツトの画像データと第5図aに示
すアドレス情報を出力する。画像データはバツフ
ア41を介してフレームメモリ6に与えられる。
また、アドレス情報はインターフエイス2を介し
てラツチ71にラツチされる。ラツチ71にラツ
チされたアドレス情報はマルチプレクサ72とデ
コーダ73とマルチプレクサ74とに与えられる
が、プレーンモードにおいてはデコーダ73がデ
コード信号を出力しないため、マルチプレクサ5
0と72はそれぞれ不能化される。また、マルチ
プレクサ74はプレーンモードにおいてはアドレ
ス情報をシフトせず、そのままフレームメモリ6
に与える。したがつて、フレームメモリ6はアド
レス情報によつて指定されたアドレスにバツフア
41に蓄えられた画像データを書込む。
次に、プレーンモードの読出時においては、ラ
ツチ71にラツチされたアドレス情報がマルチプ
レクサ74を介してフレームメモリ6に与えら
れ、指定されたフレームメモリ6のアドレスから
X方向16ビツトの画像データが読出される。この
読出された画像データはデータバス43を介して
バツフア42に蓄えられ、その画像データがイン
ターフエイス2を介してホストコンピユータ1に
出力される。
ツチ71にラツチされたアドレス情報がマルチプ
レクサ74を介してフレームメモリ6に与えら
れ、指定されたフレームメモリ6のアドレスから
X方向16ビツトの画像データが読出される。この
読出された画像データはデータバス43を介して
バツフア42に蓄えられ、その画像データがイン
ターフエイス2を介してホストコンピユータ1に
出力される。
次に、ピクセルモードについて説明する。ピク
セルモードにおいては、ホストコンピユータ1か
ら第3図に示すように、連続する2ピクセルの画
像データと第5図bに示すアドレス情報が出力さ
れる。画像データはインターフエイス2を介して
ラツチ44にラツチされ、アドレス情報は同じく
インターフエイス2を介してラツチ71にラツチ
される。ラツチ71にラツチされたアドレス情報
のピクセルモードを表わす2ビツトはデコーダ7
3に与えられ、デコーダ73からピクセルモード
を選択するためのデコード信号がマルチプレクサ
50と72とに与えられる。したがつて、マルチ
プレクサ72は能動化され、ラツチ71にラツチ
されたアドレス情報に基づいて、たとえばマルチ
プレクサ503と504とに与える画像データを
ラツチ44側に切換えるための選択信号を出力す
る。
セルモードにおいては、ホストコンピユータ1か
ら第3図に示すように、連続する2ピクセルの画
像データと第5図bに示すアドレス情報が出力さ
れる。画像データはインターフエイス2を介して
ラツチ44にラツチされ、アドレス情報は同じく
インターフエイス2を介してラツチ71にラツチ
される。ラツチ71にラツチされたアドレス情報
のピクセルモードを表わす2ビツトはデコーダ7
3に与えられ、デコーダ73からピクセルモード
を選択するためのデコード信号がマルチプレクサ
50と72とに与えられる。したがつて、マルチ
プレクサ72は能動化され、ラツチ71にラツチ
されたアドレス情報に基づいて、たとえばマルチ
プレクサ503と504とに与える画像データを
ラツチ44側に切換えるための選択信号を出力す
る。
また、マルチプレクサ74はアドレス情報を3
ビツトシフトダウンしてフレームメモリ6に与え
る。したがつて、フレームメモリ6は指定された
アドレスからX方向16ビツト×8プレーン分の画
像データ128ビツトを読出す。フレームメモリ6
から読出されたX方向16ビツト×8プレーン分の
画像データはマルチプレクサ501,502…5
16に与えられる。マルチプレクサ501,50
2…516のうち、マルチプレクサ503と50
4はラツチ44側に切換えられていて、そのほか
はフレームメモリ6側に切換えられているため、
マルチプレクサ503と504のみがホストコン
ピユータ1から出力された2ピクセル分の色情報
を出力し、その他のマルチプレクサ501,50
2,505…516はフレームメモリ6から読出
された画像データを出力する。そして、マルチプ
レクサ501,502…516で選択された色情
報はラツチ601,602…616にラツチさ
れ、データバス43に出力される。そして、それ
らの画像データはデータバス43を介してフレー
ムメモリ6に与えられ、指定されたアドレスに書
込まれる。
ビツトシフトダウンしてフレームメモリ6に与え
る。したがつて、フレームメモリ6は指定された
アドレスからX方向16ビツト×8プレーン分の画
像データ128ビツトを読出す。フレームメモリ6
から読出されたX方向16ビツト×8プレーン分の
画像データはマルチプレクサ501,502…5
16に与えられる。マルチプレクサ501,50
2…516のうち、マルチプレクサ503と50
4はラツチ44側に切換えられていて、そのほか
はフレームメモリ6側に切換えられているため、
マルチプレクサ503と504のみがホストコン
ピユータ1から出力された2ピクセル分の色情報
を出力し、その他のマルチプレクサ501,50
2,505…516はフレームメモリ6から読出
された画像データを出力する。そして、マルチプ
レクサ501,502…516で選択された色情
報はラツチ601,602…616にラツチさ
れ、データバス43に出力される。そして、それ
らの画像データはデータバス43を介してフレー
ムメモリ6に与えられ、指定されたアドレスに書
込まれる。
ピクセルモードにおける読出は、ラツチ71に
ラツチされたアドレス情報がマルチプレクサ74
によつて3ビツト下位側にシフトされ、フレーム
メモリ6の所定のアドレスが指定される。そし
て、フレームメモリ6から対応する画像データが
読出され、データバス43を介してマルチプレク
サ50に与えられる。マルチプレクサ50はデコ
ーダ73からのデコード信号に基づいて、該当す
る2ピクセルの色情報を抽出し、インターフエイ
ス2を介してホストコンピユータ1に与える。
ラツチされたアドレス情報がマルチプレクサ74
によつて3ビツト下位側にシフトされ、フレーム
メモリ6の所定のアドレスが指定される。そし
て、フレームメモリ6から対応する画像データが
読出され、データバス43を介してマルチプレク
サ50に与えられる。マルチプレクサ50はデコ
ーダ73からのデコード信号に基づいて、該当す
る2ピクセルの色情報を抽出し、インターフエイ
ス2を介してホストコンピユータ1に与える。
次に、フイルインモードについて説明する。フ
イルインモードにおいては、ホストコンピユータ
1は予め設定した8ビツトの色情報と、X方向16
ビツトで表わされるピクセルのうち、予め設定し
た色情報に書換えるためのピクセルを指定するピ
クセル指定データと、第5図cに示すアドレス情
報を出力する。8ビツトの色情報はインターフエ
イス2を介してラツチ44に与えられてラツチさ
れる。また、ピクセル指定データは同じくインタ
ーフエイス2を介してラツチ45に与えられ、ラ
ツチされる。さらに、アドレス情報はインターフ
エイス2を介してラツチ71に与えられてラツチ
される。ラツチ44は前述のごとく16ビツトで構
成されているが、フイルインモードにおいては色
情報が8ビツトであるため、ラツチ44の下位8
ビツトと上位8ビツトには同じ色情報がラツチさ
れる。また、ラツチ45にラツチされたピクセル
指定データはマルチプレクサ72に与えられる。
このとき、デコーダ73は、アドレス情報に含ま
れるフイルインモードを選択するための2ビツト
をデコードしてマルチブレクサ72にデコード信
号を与え、これを能動化する。そして、マルチプ
レクサ72はマルチプレクサ501,502…5
16のうち、指定されたピクセルに対応するマル
チプレクサを選択するための選択信号を出力す
る。
イルインモードにおいては、ホストコンピユータ
1は予め設定した8ビツトの色情報と、X方向16
ビツトで表わされるピクセルのうち、予め設定し
た色情報に書換えるためのピクセルを指定するピ
クセル指定データと、第5図cに示すアドレス情
報を出力する。8ビツトの色情報はインターフエ
イス2を介してラツチ44に与えられてラツチさ
れる。また、ピクセル指定データは同じくインタ
ーフエイス2を介してラツチ45に与えられ、ラ
ツチされる。さらに、アドレス情報はインターフ
エイス2を介してラツチ71に与えられてラツチ
される。ラツチ44は前述のごとく16ビツトで構
成されているが、フイルインモードにおいては色
情報が8ビツトであるため、ラツチ44の下位8
ビツトと上位8ビツトには同じ色情報がラツチさ
れる。また、ラツチ45にラツチされたピクセル
指定データはマルチプレクサ72に与えられる。
このとき、デコーダ73は、アドレス情報に含ま
れるフイルインモードを選択するための2ビツト
をデコードしてマルチブレクサ72にデコード信
号を与え、これを能動化する。そして、マルチプ
レクサ72はマルチプレクサ501,502…5
16のうち、指定されたピクセルに対応するマル
チプレクサを選択するための選択信号を出力す
る。
一方、ラツチ71にラツチされたアドレス情報
はマルチプレクサ74でシフトされることなくそ
のままフレームメモリ6に与えられる。したがつ
て、フレームメモリ6は指定されたアドレスから
X方向16ビツト×8プレーン=128ビツトの画像
データを読出す。マルチプレクサ501,502
…516のうち、ピクセル指定データに対応する
マルチプレクサはラツチ44にラツチされた色情
報を出力し、その他のマルチプレクサはフレーム
メモリ6から読出された画像データをそのまま出
力する。そして、マルチプレクサ501,502
…516から出力された画像データは、ラツチ6
01,602…616にラツチされ、データバス
43を介してフレームメモリ6のアドレス指定さ
れたエリアに書込まれる。
はマルチプレクサ74でシフトされることなくそ
のままフレームメモリ6に与えられる。したがつ
て、フレームメモリ6は指定されたアドレスから
X方向16ビツト×8プレーン=128ビツトの画像
データを読出す。マルチプレクサ501,502
…516のうち、ピクセル指定データに対応する
マルチプレクサはラツチ44にラツチされた色情
報を出力し、その他のマルチプレクサはフレーム
メモリ6から読出された画像データをそのまま出
力する。そして、マルチプレクサ501,502
…516から出力された画像データは、ラツチ6
01,602…616にラツチされ、データバス
43を介してフレームメモリ6のアドレス指定さ
れたエリアに書込まれる。
発明の効果
以上のように、この発明によれば、プレーンモ
ードにおいては第1の方向の複数ドツトの画像デ
ータをフレームメモリに書込および読出を行な
い、ピクセルモードにおいてはピクセル単位でフ
レームメモリに色情報の書込および読出を行な
い、フイルインモードでは指定したピクセルを予
め設定した色情報に書込むことができるので、ビ
ツトマツプデイスプレイ装置における色情報の処
理性能を高めることができる。
ードにおいては第1の方向の複数ドツトの画像デ
ータをフレームメモリに書込および読出を行な
い、ピクセルモードにおいてはピクセル単位でフ
レームメモリに色情報の書込および読出を行な
い、フイルインモードでは指定したピクセルを予
め設定した色情報に書込むことができるので、ビ
ツトマツプデイスプレイ装置における色情報の処
理性能を高めることができる。
第1図はこの発明の一実施例のモード回路およ
びアドレス制御回路の概略ブロツク図である。第
2図はこの発明の一実施例におけるプレーンモー
ドを説明するための図である。第3図は同じくピ
クセルモードを説明するための図である。第4図
は同じくフイルインモードを説明するための図で
ある。第5図は各モードにおけるアドレス情報を
示す図である。第6図はビツトマツプデイスプレ
イ装置の全体を示す概略ブロツク図である。 図において、1はホストコンピユータ、2はイ
ンターフエイス、4はモード回路、6はフレーム
メモリ、7はアドレス制御回路、41,42はバ
ツフア、44,45,71,601,602…6
16はラツチ、50,72,501,502…5
16はマルチプレクサ、73はデコーダ、74は
シフタを示す。
びアドレス制御回路の概略ブロツク図である。第
2図はこの発明の一実施例におけるプレーンモー
ドを説明するための図である。第3図は同じくピ
クセルモードを説明するための図である。第4図
は同じくフイルインモードを説明するための図で
ある。第5図は各モードにおけるアドレス情報を
示す図である。第6図はビツトマツプデイスプレ
イ装置の全体を示す概略ブロツク図である。 図において、1はホストコンピユータ、2はイ
ンターフエイス、4はモード回路、6はフレーム
メモリ、7はアドレス制御回路、41,42はバ
ツフア、44,45,71,601,602…6
16はラツチ、50,72,501,502…5
16はマルチプレクサ、73はデコーダ、74は
シフタを示す。
Claims (1)
- 【特許請求の範囲】 1 第1の方向に配列された多数のドツトおよび
前記第1の方向に直交する第2の方向に配列され
た多数のドツトで1フレームが構成され、かつ前
記第1および第2の方向にそれぞれ直交する第3
の方向に複数ドツトで各ピクセルの色情報を表わ
すフレームメモリを備えたビツトマツプデイスプ
レイ装置において、 前記第1の方向に複数ドツトずつ画像データを
前記フレームメモリに書込みおよび書込んだ画像
データを読出すプレーンモードと、少なくとも1
ピクセル単位で前記第3の方向に複数ドツトの色
情報を前記フレームメモリに書込みおよび書込ん
だ画像データを読出すピクセルモードと、前記第
1の方向の複数ビツトのうち予め定めるビツトに
対応するピクセルに対して予め設定した色情報を
表わす複数ビツトのデータを前記フレームメモリ
に書込むフイルインモードの3つのモードをも
ち、外部のモード信号発生源からの信号が前記の
いずれのモードであるかを解析するモード解析手
段、 前記モード信号発生源からプレーンモードの書
込信号が発生されかつ外部の画像データ発生源か
ら前記第1の方向に複数ドツトの画像データが発
生されたことに応じて、当該画像データを前記フ
レームメモリに書込むためのプレーンモード書込
制御手段、 前記モード信号発生源からプレーンモードの読
出信号が発生されたことに応じて、前記フレーム
メモリから前記第1の方向に複数ドツトずつの画
像データを読出すためのプレーンモード読出制御
手段、 前記モード信号発生源からピクセルモードの書
込信号が発生されかつ前記画像データ発生源から
少なくとも1ピクセル単位で第3の方向に複数ド
ツトの色情報が発生されたことに応じて、前記フ
レームメモリの各プレーンから前記第1の方向に
複数ドツトずつ画像データを読出し、その複数ド
ツトの画像データのうち前記画像データ発生源か
ら発生された該当するピクセルの色情報を書換え
て前記フレームメモリに書込むためのピクセルモ
ード書込制御手段、 前記モード信号発生源からピクセルモードの読
出信号が発生されたことに応じて、前記フレーム
メモリの各プレーンから前記第1の方向に順次複
数ドツトずつ画像データを読出し、そのうちから
該当するピクセルの色情報を複数ドツト抽出する
ピクセルモード読出制御手段、および 前記モード信号発生源からフイルインモードの
書込信号が発生されかつ前記画像データ発生源か
ら予め設定した色情報を表わす複数ビツトのデー
タと当該色情報に書換えるためのピクセルを表わ
すピクセル指定データとが発生されたことに応じ
て、前記フレームメモリの各プレーンから前記第
1の方向に複数ドツトずつ画像データを読出し、
当該第1の方向の複数ドツトの画像データのう
ち、当該指定されたピクセルの色情報を当該予め
設定された色情報に書換えて前記フレームメモリ
に書込むフイルインモード書込制御手段を備え
た、ビツトマツプデイスプレイ装置のメモリアク
セス回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59198143A JPS6175390A (ja) | 1984-09-20 | 1984-09-20 | ビツトマツプデイスプレイ装置のメモリアクセス回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59198143A JPS6175390A (ja) | 1984-09-20 | 1984-09-20 | ビツトマツプデイスプレイ装置のメモリアクセス回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6175390A JPS6175390A (ja) | 1986-04-17 |
JPH0352066B2 true JPH0352066B2 (ja) | 1991-08-08 |
Family
ID=16386169
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59198143A Granted JPS6175390A (ja) | 1984-09-20 | 1984-09-20 | ビツトマツプデイスプレイ装置のメモリアクセス回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6175390A (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5195056A (en) * | 1987-05-21 | 1993-03-16 | Texas Instruments, Incorporated | Read/write memory having an on-chip input data register, having pointer circuits between a serial data register and input/output buffer circuits |
JP2590882B2 (ja) * | 1987-05-21 | 1997-03-12 | ソニー株式会社 | 画像信号処理装置及び処理方法 |
JPS6465596A (en) * | 1987-08-05 | 1989-03-10 | Texas Instruments Inc | Memory |
JPH032896A (ja) * | 1989-05-31 | 1991-01-09 | Fujitsu Ltd | V―ram表示装置 |
-
1984
- 1984-09-20 JP JP59198143A patent/JPS6175390A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS6175390A (ja) | 1986-04-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR970011222B1 (ko) | 비데오 랜덤 액세스 메모리(vram) 액서스 회로 및 방법 | |
US5301272A (en) | Method and apparatus for address space aliasing to identify pixel types | |
US5909225A (en) | Frame buffer cache for graphics applications | |
EP0352012A2 (en) | Multiplane image mixing in a display window environment | |
EP0201210B1 (en) | Video display system | |
KR19980703654A (ko) | 종방향 배향의 디스플레이를 위하여 화상을 회전시키는 하드 웨어 | |
KR890015114A (ko) | 그래픽디스플레이 시스템에 있어서의 그래픽디스플레이장치 | |
US5231694A (en) | Graphics data processing apparatus having non-linear saturating operations on multibit color data | |
JP2952780B2 (ja) | コンピユータ出力システム | |
JPH0352066B2 (ja) | ||
KR100297716B1 (ko) | 높은멀티비트자유도의반도체메모리장치 | |
JP2737898B2 (ja) | ベクトル描画装置 | |
JPS58136093A (ja) | 表示制御装置 | |
JPS61235958A (ja) | 画像記憶装置 | |
JPH037989A (ja) | 表示データ制御方式 | |
JPH0758431B2 (ja) | アドレス線およびデータ線の接続システム | |
KR100228265B1 (ko) | 고속데이타 처리시스템의 그래픽 처리 서브시스템 | |
JP2993745B2 (ja) | フレームメモリ | |
JP3431925B2 (ja) | 画像表示制御装置及びその方法 | |
JPS61255475A (ja) | カラ−・グラフイツク・プロセツサ | |
JPS62236076A (ja) | フレ−ムバツフアメモリアクセス方式 | |
JPH0695272B2 (ja) | 画像表示装置 | |
JPH0625928U (ja) | ビデオメモリ書込み回路 | |
JPH0213317B2 (ja) | ||
JPH08129368A (ja) | グラフィックスサブシステムおよびその制御方法 |