JPS61235958A - 画像記憶装置 - Google Patents
画像記憶装置Info
- Publication number
- JPS61235958A JPS61235958A JP7775485A JP7775485A JPS61235958A JP S61235958 A JPS61235958 A JP S61235958A JP 7775485 A JP7775485 A JP 7775485A JP 7775485 A JP7775485 A JP 7775485A JP S61235958 A JPS61235958 A JP S61235958A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- access
- access mode
- mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Image Input (AREA)
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、ドツト単位に展開された図形データを含む
画像データを記憶する画像記憶装置に関するものである
。
画像データを記憶する画像記憶装置に関するものである
。
文献、伝票などの文書情報をイメージ・スキャナなどで
走査し、読み取ったデータを計算機によってメモリに取
り込むことは公知である。このとき、一般に走査によっ
て読み取られたデータはライン状のデータであり１×ｋ
（ｋは２以上の整数）ドツトのライン・データを単位と
すると取り扱い易い。ｋは計算機のデータ幅などに依存
し、たとえばに＝１６とすることが多い。メモリに取り
込まれた画像データを扱う処理として画像データの部分
図に属する画像データだけを切り出し、さらに他のメモ
リ領域に切り出した画像データを埋め込む処理などが考
えられるが、これらの処理は１×にドツトを基本的な処
理単位として実行される。
走査し、読み取ったデータを計算機によってメモリに取
り込むことは公知である。このとき、一般に走査によっ
て読み取られたデータはライン状のデータであり１×ｋ
（ｋは２以上の整数）ドツトのライン・データを単位と
すると取り扱い易い。ｋは計算機のデータ幅などに依存
し、たとえばに＝１６とすることが多い。メモリに取り
込まれた画像データを扱う処理として画像データの部分
図に属する画像データだけを切り出し、さらに他のメモ
リ領域に切り出した画像データを埋め込む処理などが考
えられるが、これらの処理は１×にドツトを基本的な処
理単位として実行される。
したがって、従来の画像データを格納するメモリはｌｘ
ｋドツトでアクセスされるのが一般的であった。
ｋドツトでアクセスされるのが一般的であった。
第６図はライン・データをアクセス単位とするメモリの
構造の一例を示したもので、１つのアクセス単位は１×
１６ドツトのライン・データである。Ａａ、ｂ（ａ：横
方向の列アドレス、ｂ：縦方向の行アドレス）はメモリ
に格納された１つのライン・データを示しており、この
メモリにはＣ（横）×ｄ（縦）個のライン・データが格
納される。
構造の一例を示したもので、１つのアクセス単位は１×
１６ドツトのライン・データである。Ａａ、ｂ（ａ：横
方向の列アドレス、ｂ：縦方向の行アドレス）はメモリ
に格納された１つのライン・データを示しており、この
メモリにはＣ（横）×ｄ（縦）個のライン・データが格
納される。
イメージ・スキャナなどで読み取られた第１ラインの画
像データは１６ビツト単位のライン・データに分割され
、順次Ａ Ｏ，Ｏ＊ Ａ ０．１ ＋ Ａｏ、２＋ ”
’ ”’ Ａｏ 、ｔｌ−１に対応するメモリに格納さ
れる。第１ラインの書き込みが終了したら順次、第２ラ
イン、第３ラインと、ライン数の増加する方向に向かっ
て画像データが書き込まれる。画像 データのメモリか
らの読み出しも逆の処理によって実現される。
像データは１６ビツト単位のライン・データに分割され
、順次Ａ Ｏ，Ｏ＊ Ａ ０．１ ＋ Ａｏ、２＋ ”
’ ”’ Ａｏ 、ｔｌ−１に対応するメモリに格納さ
れる。第１ラインの書き込みが終了したら順次、第２ラ
イン、第３ラインと、ライン数の増加する方向に向かっ
て画像データが書き込まれる。画像 データのメモリか
らの読み出しも逆の処理によって実現される。
一方、コンピュータ・グラフィックスの分野では、基本
的処理の１つとして、図形を発生し、メモリに書き込む
処理がなされる。たとえば、メモリ上で任意の点から任
意の点までの線分を発生し、メモリに書き込む処理はコ
ンピュータ・グラフィックスにおける重要な処理の１つ
である。一般に線分の方向は任意であるため、線分発生
の処理性能を向上させるには、メモリのアクセス単位は
１×にドツトのライン・データとするよりも、ｍ×ｎ
（ｍ、ｎは２以上の整数）ドツトのブロック・データと
した方がよい。ｍ、ｎの値はたとえば、ｍ＝ｎ＝４とす
ればよい。
的処理の１つとして、図形を発生し、メモリに書き込む
処理がなされる。たとえば、メモリ上で任意の点から任
意の点までの線分を発生し、メモリに書き込む処理はコ
ンピュータ・グラフィックスにおける重要な処理の１つ
である。一般に線分の方向は任意であるため、線分発生
の処理性能を向上させるには、メモリのアクセス単位は
１×にドツトのライン・データとするよりも、ｍ×ｎ
（ｍ、ｎは２以上の整数）ドツトのブロック・データと
した方がよい。ｍ、ｎの値はたとえば、ｍ＝ｎ＝４とす
ればよい。
第７図はブロック・データをアクセス単位とするメモリ
の構造の一例を示したものである。また、この図では線
分発生の一例も示されている。４×４ドツトのブロック
・データをメモリのアクセス単位とし、点７０１から点
７０２までの線分を発生し、メモリに書き込まれたこと
を示している。
の構造の一例を示したものである。また、この図では線
分発生の一例も示されている。４×４ドツトのブロック
・データをメモリのアクセス単位とし、点７０１から点
７０２までの線分を発生し、メモリに書き込まれたこと
を示している。
図中、斜線部が書き込まれた線分を示す。各ブロック・
データをＢｅ、ｆ （ｅ：横方向の列アドレス、ｆ：
縦方向の行アドレス）とすると、点７０１から点７０２
までの線分をメモリに書き込むには、Ｂ、）、１．Ｂλ
、χ＋Ｂ／虞、Ｂａ、Ｊと順次、４回のアクセスを行な
えばよい。これは１×ｋドツトのライン・データをアク
セス単位とする場合に比べて処理性能が高いことは明白
である。一方、このメモリ構造ではイメージ・スキャナ
などから入力された画像のライン・データを取り扱うに
は処理が複雑であり、通していないこと、すなわち、処
理性能が低下することも明白である。
データをＢｅ、ｆ （ｅ：横方向の列アドレス、ｆ：
縦方向の行アドレス）とすると、点７０１から点７０２
までの線分をメモリに書き込むには、Ｂ、）、１．Ｂλ
、χ＋Ｂ／虞、Ｂａ、Ｊと順次、４回のアクセスを行な
えばよい。これは１×ｋドツトのライン・データをアク
セス単位とする場合に比べて処理性能が高いことは明白
である。一方、このメモリ構造ではイメージ・スキャナ
などから入力された画像のライン・データを取り扱うに
は処理が複雑であり、通していないこと、すなわち、処
理性能が低下することも明白である。
このように従来は、画像データとして、図形データと図
形データを含まないものとはそれぞれ別個に扱われ、し
たがって、それぞれのデータを格納するためのメモリは
それぞれのデータに適合したメモリ構造となっていたの
で、図形データが混在した画像データを取り扱うとき、
処理性能が低下するという問題点があった。
形データを含まないものとはそれぞれ別個に扱われ、し
たがって、それぞれのデータを格納するためのメモリは
それぞれのデータに適合したメモリ構造となっていたの
で、図形データが混在した画像データを取り扱うとき、
処理性能が低下するという問題点があった。
この発明は、係る問題点を解決するためになされたもの
で、図形データが混在した画像データを効率よく処理で
きる画像記憶装置を提供することを目的とするものであ
る。
で、図形データが混在した画像データを効率よく処理で
きる画像記憶装置を提供することを目的とするものであ
る。
この発明に係る画像記憶装置は、ドツト単位に展開され
た画像データを記憶する記憶手段をアクセスするとき、
１ｘｋ（ｋは２以上の整数）ドツトのライン・データを
アクセス単位とする第１のアクセス・モードとｍ×ｎ
（ｍ、ｎは２以上の整数）ドツトのブロック・データを
アクセス単位とする第２のアクセス・モードのいずれか
を指示するアクセス・モード指示手段と、上記アクセス
・モード指示手段からの指示にもとづき上記記憶手段を
アクセスする制御信号を発生する制御信号発生手段と、
上記記憶手段に上記アクセス・モード指示手段により指
示されたアクセス・モードで画像データを書き込む書き
込み手段とを備えたものである。
た画像データを記憶する記憶手段をアクセスするとき、
１ｘｋ（ｋは２以上の整数）ドツトのライン・データを
アクセス単位とする第１のアクセス・モードとｍ×ｎ
（ｍ、ｎは２以上の整数）ドツトのブロック・データを
アクセス単位とする第２のアクセス・モードのいずれか
を指示するアクセス・モード指示手段と、上記アクセス
・モード指示手段からの指示にもとづき上記記憶手段を
アクセスする制御信号を発生する制御信号発生手段と、
上記記憶手段に上記アクセス・モード指示手段により指
示されたアクセス・モードで画像データを書き込む書き
込み手段とを備えたものである。
また、この発明の別発明に係る画像記憶装置は、上記の
ものに、記憶手段からアクセス・モード指示手段により
指示されたアクセス・モードで画像データを読み出す読
み出し手段を備えたものである。
ものに、記憶手段からアクセス・モード指示手段により
指示されたアクセス・モードで画像データを読み出す読
み出し手段を備えたものである。
本発明においては、アクセス・モード指示手段により指
示されたアクセス・モードにもとづき制御信号発生手段
から制御信号が発生され、書き込み手段により上記アク
セス・モードで画像データが記憶手段に書き込まれる。
示されたアクセス・モードにもとづき制御信号発生手段
から制御信号が発生され、書き込み手段により上記アク
セス・モードで画像データが記憶手段に書き込まれる。
また、この発明の別発明においては、上記のようにして
書き込まれた画像データが読み出し手段る。
書き込まれた画像データが読み出し手段る。
第１図は、この発明の一実施例を示す構成図で、図中１
０１は図形データを含む画像データを記憶する記憶手段
としてのメモリ、１０２は上記メモＩ７１０１に読み出
し、書き込みのアクセスを行なうとき、ライン・データ
・モードとするか、ブロック・データ・モードとするか
を指示するモード指示回路、１０３は上記モード指示回
路１０２にアクセス・モードを示すデータが設定される
ための入力線、１０４は上記モード指示回路１０２から
モード指示信号が出力される信号線、１０５はバスで、
各バス１０５ａ、１０５ｂ、１０５ｃはそれぞれ、アド
レス・バス、データ・バス、コントロール・バスを示す
。また、１０６は上記アドレス・バス１０５ａから送ら
れるアドレス・データをメモリ１０１に転送するアドレ
ス・バッファで、その出力アドレスはメモリ１０１に送
られる。
０１は図形データを含む画像データを記憶する記憶手段
としてのメモリ、１０２は上記メモＩ７１０１に読み出
し、書き込みのアクセスを行なうとき、ライン・データ
・モードとするか、ブロック・データ・モードとするか
を指示するモード指示回路、１０３は上記モード指示回
路１０２にアクセス・モードを示すデータが設定される
ための入力線、１０４は上記モード指示回路１０２から
モード指示信号が出力される信号線、１０５はバスで、
各バス１０５ａ、１０５ｂ、１０５ｃはそれぞれ、アド
レス・バス、データ・バス、コントロール・バスを示す
。また、１０６は上記アドレス・バス１０５ａから送ら
れるアドレス・データをメモリ１０１に転送するアドレ
ス・バッファで、その出力アドレスはメモリ１０１に送
られる。
一方、１０７は上記メモリ１０１にデータを書き込むと
き、データ・バス１０５ｂから送られるデータの書き込
み先を、信号線１０４で送られるモード指示信号及びア
ドレス・バス１０５ａで送られるアドレスによって切り
換える入力データ切り換え器で、その出力データはメモ
リ１０１に送られる。１０８はメモリ１０１からデータ
を読み出すとき、モード指示信号及びアドレスに応じて
、メモリ１０１から出力されるデータを選択してデータ
・バス１０５ｂに出力する出力データ・セレクタである
。１０９はモード指示信号及びアドレスに応じて、メモ
リ１０１の制御信号を発生する制御信号発生部である。
き、データ・バス１０５ｂから送られるデータの書き込
み先を、信号線１０４で送られるモード指示信号及びア
ドレス・バス１０５ａで送られるアドレスによって切り
換える入力データ切り換え器で、その出力データはメモ
リ１０１に送られる。１０８はメモリ１０１からデータ
を読み出すとき、モード指示信号及びアドレスに応じて
、メモリ１０１から出力されるデータを選択してデータ
・バス１０５ｂに出力する出力データ・セレクタである
。１０９はモード指示信号及びアドレスに応じて、メモ
リ１０１の制御信号を発生する制御信号発生部である。
なお、本実施例においては、上記モード指示回路１０２
．入力データ切り換え器１０７．出力データ・セレクタ
１０８．制御信号発生部１０９によりそれぞれアクセス
・モード指示手段、書き込み手段、読み出し手段、制御
信号発生手段が構成されている。
．入力データ切り換え器１０７．出力データ・セレクタ
１０８．制御信号発生部１０９によりそれぞれアクセス
・モード指示手段、書き込み手段、読み出し手段、制御
信号発生手段が構成されている。
次に動作について説明する。なお、バス１０５からメモ
リ１０１にアクセスするとき、まず前もって、入力線１
０３を介してモード指示回路１゜２に対して、１ｘｋ（
ｋは２以上の整数）ドツトのライン・データ・モードで
メモリ１０１にアクセスするか、またはｍ×ｎ （ｒｉ
、 ｎは２以上の整数）ドツトのブロック・データ・モ
ードでアクセスするかを示すモード指示信号を設定する
。設定されたモード指示信号は信号線１０４に出力され
る。
リ１０１にアクセスするとき、まず前もって、入力線１
０３を介してモード指示回路１゜２に対して、１ｘｋ（
ｋは２以上の整数）ドツトのライン・データ・モードで
メモリ１０１にアクセスするか、またはｍ×ｎ （ｒｉ
、 ｎは２以上の整数）ドツトのブロック・データ・モ
ードでアクセスするかを示すモード指示信号を設定する
。設定されたモード指示信号は信号線１０４に出力され
る。
まず、概略動作をモード指示回路１０２にライン・デー
タでのアクセス・モードが指示されている場合について
説明する。バス１０５がらメモリ１０１に画像データを
書き込むとき、アドレス・データはアドレス・バス１０
５’ ａからアドレス・バッファ１０６を介してメモリ
１０１に送られ、入力データ、すなわち画像データはデ
ータ・バス１０５ｂから入力データ切り換え器１ｏ７を
介してｌｘｋドツトのライン・データとしてメモリ１０
１に送られ、コントロール・バス１ｏ５ｃがら送られる
信号に従って、制御信号発生部１０９はメモリ１０１の
書き込み信号を発生し、書き込み動作を行なう。また、
メモリ１０１からデータを読み出すときは逆の動作とな
る。すなわち、メモリ１０１から出力されるデータのう
ち、出力データ・セレクタ１０８がｌｘｋドツトを選択
し、データ・バス１０５ｂに出力する。
タでのアクセス・モードが指示されている場合について
説明する。バス１０５がらメモリ１０１に画像データを
書き込むとき、アドレス・データはアドレス・バス１０
５’ ａからアドレス・バッファ１０６を介してメモリ
１０１に送られ、入力データ、すなわち画像データはデ
ータ・バス１０５ｂから入力データ切り換え器１ｏ７を
介してｌｘｋドツトのライン・データとしてメモリ１０
１に送られ、コントロール・バス１ｏ５ｃがら送られる
信号に従って、制御信号発生部１０９はメモリ１０１の
書き込み信号を発生し、書き込み動作を行なう。また、
メモリ１０１からデータを読み出すときは逆の動作とな
る。すなわち、メモリ１０１から出力されるデータのう
ち、出力データ・セレクタ１０８がｌｘｋドツトを選択
し、データ・バス１０５ｂに出力する。
一方、モード指示回路１０２にブロック・データでのア
クセス・モードが指示されている場合についても同様に
説明される。すなわち、書き込み時にはデータ・バス１
０５ｂから送られる入力データは入力データ切り換え部
１０７を介してｍ×ｎドツトのブロック・データとして
メモリ１０１に送られ、書き込み動作が行なわれる。ま
た、読み出し時にはメモリ１０１から出力されるデータ
のうち、出力データ・セレクタ１０８がｍ×ｎドツトの
ブロック・データを選択し、データ・バス１０５ｂに出
力する。
クセス・モードが指示されている場合についても同様に
説明される。すなわち、書き込み時にはデータ・バス１
０５ｂから送られる入力データは入力データ切り換え部
１０７を介してｍ×ｎドツトのブロック・データとして
メモリ１０１に送られ、書き込み動作が行なわれる。ま
た、読み出し時にはメモリ１０１から出力されるデータ
のうち、出力データ・セレクタ１０８がｍ×ｎドツトの
ブロック・データを選択し、データ・バス１０５ｂに出
力する。
次に具体的な例を用いて説明する。
説明を簡単にするために、ｋ＝１６とし、ライン・デー
タのアクセス単位を１×１６ドツトとする。また、ｍ、
ｎ＝４とし、ブロック・データのアクセス単位を４×４
ドツトとする。
タのアクセス単位を１×１６ドツトとする。また、ｍ、
ｎ＝４とし、ブロック・データのアクセス単位を４×４
ドツトとする。
第２図はこの発明におけるメモリ１０１の構造例を示す
図で、同図（ａ）に示すようにメモリ１０１には１６（
横）×４（縦）ドツトのユニット・データが横１６個、
縦２５６個の格子状に配列されている。図中、ｕｐ、、
ｑ （ｏ≦Ｐ≦２５５．ｏ≦ｑ≦ｉｓ、ｐ、ｑは整数）
は１個のユニット・データを示す。同図（ｂ）は１ユニ
ツト・データ２０１の構造を示す図で、横一列、４ドツ
トのセル・データが縦、横それぞれ４個格子状に並んで
いる。
図で、同図（ａ）に示すようにメモリ１０１には１６（
横）×４（縦）ドツトのユニット・データが横１６個、
縦２５６個の格子状に配列されている。図中、ｕｐ、、
ｑ （ｏ≦Ｐ≦２５５．ｏ≦ｑ≦ｉｓ、ｐ、ｑは整数）
は１個のユニット・データを示す。同図（ｂ）は１ユニ
ツト・データ２０１の構造を示す図で、横一列、４ドツ
トのセル・データが縦、横それぞれ４個格子状に並んで
いる。
図中、Ｃｒ、ｓ （ｏ≦ｒ、ｓ≦３．ｒ、ｓは整数）
は１つのセル・データを示す。
は１つのセル・データを示す。
第３図はこの装置の入出力データの構造を示す。
同図（ａ）に示す３０１はデータ・バス１０５ｂがら入
力されるデータで、Ｉｏ、Ｉ、、Ｉλ、Ｉｊ の４つの
セル・データで構成される。同図（ｂ）に示す３０２は
データ・バス１０５ｂに出力されるデータで、Ｑ ａ
＋ Ｑ ｉ ＋ Ｑχ、Ｃ８の４つのセル・データで構
成される。入力データ３０１．出力データ３０２ともに
最左ビットがＭＳＢで最古ビットがＬＳＢである。
力されるデータで、Ｉｏ、Ｉ、、Ｉλ、Ｉｊ の４つの
セル・データで構成される。同図（ｂ）に示す３０２は
データ・バス１０５ｂに出力されるデータで、Ｑ ａ
＋ Ｑ ｉ ＋ Ｑχ、Ｃ８の４つのセル・データで構
成される。入力データ３０１．出力データ３０２ともに
最左ビットがＭＳＢで最古ビットがＬＳＢである。
最初にデータを書き込む場合について説明する。
第４図はメモリ１０１に入力されるデータを説明する図
で、同図（ａ）は入力データ切り換え器１０７の入出力
データを示す図、同図（ｂ）はその関係を示す図表であ
る。同図において、Ｉ０〜Ｉ３はデータ・バス１０５ｂ
から送られる入力データで、第３図（ａ）に示す３０１
と同一である。ＭＤはモード指示信号で、ここではＭＤ
＝Ｏのとき、ライン・データ・モード、ＭＤ＝１のとき
ブロック・データ・モードとする。ＣＩＯ，ｏ、〜ＣＩ
Ｇ、、）はメモリ１０１の１ユニツト・データを構成す
る各セル・データＣｏ、ｏ ＝０３．）（第２図（ｂ）
）に対応するメモリに送られるデータを示し、それぞれ
４ビツトで構成される。
で、同図（ａ）は入力データ切り換え器１０７の入出力
データを示す図、同図（ｂ）はその関係を示す図表であ
る。同図において、Ｉ０〜Ｉ３はデータ・バス１０５ｂ
から送られる入力データで、第３図（ａ）に示す３０１
と同一である。ＭＤはモード指示信号で、ここではＭＤ
＝Ｏのとき、ライン・データ・モード、ＭＤ＝１のとき
ブロック・データ・モードとする。ＣＩＯ，ｏ、〜ＣＩ
Ｇ、、）はメモリ１０１の１ユニツト・データを構成す
る各セル・データＣｏ、ｏ ＝０３．）（第２図（ｂ）
）に対応するメモリに送られるデータを示し、それぞれ
４ビツトで構成される。
ＭＤ＝Ｏでライン・データ・モードのとき、入力データ
１０〜■３はライン・データとして、Ｃ１，１７〜Ｃ／
、Ｊ 、 Ｃ／、ρ〜Ｃｉ、、ｊ、Ｃ２，θ〜Ｃ，＞、
ａ、Ｃｊ、θ〜Ｃｊ、Ｓの各セル・データに対応するメ
モリに送られる。メモリ１０１の書き込みアドレスはア
ドレス・バス１０５ａからアドレス・バッファ１０６を
介して、メモリ１０１に送られる。このうち下位２ビツ
トＡ／ＡＤはコントロール・バス１０５Ｃから送られる
制御信号とともに制御信号発生部１０９へ送られ、制御
信号発生部１０９はモード指示回路１０２からのモード
指示信号にもとづきＣｔｙ、ｏ 〜Ｃ＃、、？１ Ｃ１
，ｏ 〜Ｃｔ、３． Ｃｘ、ｏ 〜Ｃ２，，３ＢＣ，１
，ｏ ＝ Ｃｊ、３の各セル・データに対応するメモリ
を選択し、選択されたメモリに書き込み動作を行なう制
御信号が発生される。すなわち、Ａ／Ａσ＝“００”の
ときＣｒ、θ〜Ｃρ、３に対応するメモリが、ＡノＡＯ
＝“０１″のとき、Ｃ／、ρ〜Ｃノ、３に対応するメモ
リが、Ａ／ＡＯ＝“１０″のときＣ２，ｔｐ 〜Ｃｚ、
３に対応するメモリが、Ａ／Ａｏ＝“１１”のとき、Ｃ
）、ｅｐ ＝ ＣＪ、、ｊに対応するメモリがそれぞれ
選択され、１×１６ドツトのライン・データを単位とす
る書き込み動作が実行される。
１０〜■３はライン・データとして、Ｃ１，１７〜Ｃ／
、Ｊ 、 Ｃ／、ρ〜Ｃｉ、、ｊ、Ｃ２，θ〜Ｃ，＞、
ａ、Ｃｊ、θ〜Ｃｊ、Ｓの各セル・データに対応するメ
モリに送られる。メモリ１０１の書き込みアドレスはア
ドレス・バス１０５ａからアドレス・バッファ１０６を
介して、メモリ１０１に送られる。このうち下位２ビツ
トＡ／ＡＤはコントロール・バス１０５Ｃから送られる
制御信号とともに制御信号発生部１０９へ送られ、制御
信号発生部１０９はモード指示回路１０２からのモード
指示信号にもとづきＣｔｙ、ｏ 〜Ｃ＃、、？１ Ｃ１
，ｏ 〜Ｃｔ、３． Ｃｘ、ｏ 〜Ｃ２，，３ＢＣ，１
，ｏ ＝ Ｃｊ、３の各セル・データに対応するメモリ
を選択し、選択されたメモリに書き込み動作を行なう制
御信号が発生される。すなわち、Ａ／Ａσ＝“００”の
ときＣｒ、θ〜Ｃρ、３に対応するメモリが、ＡノＡＯ
＝“０１″のとき、Ｃ／、ρ〜Ｃノ、３に対応するメモ
リが、Ａ／ＡＯ＝“１０″のときＣ２，ｔｐ 〜Ｃｚ、
３に対応するメモリが、Ａ／Ａｏ＝“１１”のとき、Ｃ
）、ｅｐ ＝ ＣＪ、、ｊに対応するメモリがそれぞれ
選択され、１×１６ドツトのライン・データを単位とす
る書き込み動作が実行される。
一方、ＭＤ＝１でブロック・データ・モードのとき、入
力データＩｏ〜■３はブロック・データとしてＣｏ、ｏ
ＮＣ３，ａ＋ Ｃ、、ｔ ＮＣＪ’、／ｌ Ｃｏ、ｚ
”” Ｃ３，２，Ｇｏ、、３〜Ｃ３，３の各セル・デ
ータに対応するメモリに送られる。アドレス及び制御信
号はＭＤ＝０のときと同様に発生されるが、モード指示
信号にもとづく制御信号発生部１０９によるメモリの選
択のされ方が異なる。すなわち、Ａ／Ａσ＝“ＯＯ”の
とき、Ｃｏ、ρ〜Ｃ３，ρに対応するメモリが、ＡＨＡ
θ＝“０１”のときＣａ、ｌＮＣ８，／に対応するメモ
リが、Ａ／Ａσ＝“１０”のときＣ，，２〜ｃ３．．に
対応するメモリが、Ａ１Ａｏ＝“１１”のときＣａ、３
〜Ｃ，９，Ａに対応するメモリがそれぞれ選択され、そ
の選択に応じた制御信号が制御信号発生部１０９より発
生され、４×４ドツトのブロック・データを単位とする
書き込み動作が実行される。
力データＩｏ〜■３はブロック・データとしてＣｏ、ｏ
ＮＣ３，ａ＋ Ｃ、、ｔ ＮＣＪ’、／ｌ Ｃｏ、ｚ
”” Ｃ３，２，Ｇｏ、、３〜Ｃ３，３の各セル・デ
ータに対応するメモリに送られる。アドレス及び制御信
号はＭＤ＝０のときと同様に発生されるが、モード指示
信号にもとづく制御信号発生部１０９によるメモリの選
択のされ方が異なる。すなわち、Ａ／Ａσ＝“ＯＯ”の
とき、Ｃｏ、ρ〜Ｃ３，ρに対応するメモリが、ＡＨＡ
θ＝“０１”のときＣａ、ｌＮＣ８，／に対応するメモ
リが、Ａ／Ａσ＝“１０”のときＣ，，２〜ｃ３．．に
対応するメモリが、Ａ１Ａｏ＝“１１”のときＣａ、３
〜Ｃ，９，Ａに対応するメモリがそれぞれ選択され、そ
の選択に応じた制御信号が制御信号発生部１０９より発
生され、４×４ドツトのブロック・データを単位とする
書き込み動作が実行される。
次にメモリ１０１からデータを読み出す場合について説
明する。
明する。
第５図はメモリ１０１から出力されるデータを説明する
図で、同図（ａ）は出力データ・セレクタ１０８の入出
力データを示す図で、同図（ｂ）はその関係を示す図表
である。ＣＱｅ、ｏ ” ＣＱｙ”、３−はメモリ１０
１から出力されるデータで１゛つのユニット・データを
構成する各セル・データＣｏ、ｏ −Ｃ，ｊ、ｊ（第２
図（ｂ）に対応する。Ａ、Ａ、はアドレス・バス１０５
ａから送られるアドレス・データの下位２ビツトでデー
タの選択に用いられる。ＭＤはモード指示信号でＭＤ＝
Ｏのときライン・データ・モード、ＭＤ＝１のときブロ
ック・データ・モードとする。Ｑｏ＝Ｑ３はデータ・バ
スＩＱ５ｂに出力されるデータで第３ＷＪ（ｂ）に示す
３０２と同一である。
図で、同図（ａ）は出力データ・セレクタ１０８の入出
力データを示す図で、同図（ｂ）はその関係を示す図表
である。ＣＱｅ、ｏ ” ＣＱｙ”、３−はメモリ１０
１から出力されるデータで１゛つのユニット・データを
構成する各セル・データＣｏ、ｏ −Ｃ，ｊ、ｊ（第２
図（ｂ）に対応する。Ａ、Ａ、はアドレス・バス１０５
ａから送られるアドレス・データの下位２ビツトでデー
タの選択に用いられる。ＭＤはモード指示信号でＭＤ＝
Ｏのときライン・データ・モード、ＭＤ＝１のときブロ
ック・データ・モードとする。Ｑｏ＝Ｑ３はデータ・バ
スＩＱ５ｂに出力されるデータで第３ＷＪ（ｂ）に示す
３０２と同一である。
ＭＤ＝０でライン・データ・モードのとき、コントロー
ル・バス１０５Ｃの制御信号とモード指示回路１０２か
らのモード指示信号に応じて制御信号発生部１０９はメ
モリ１０１に読み出し信号を送り、メモリ１０１からデ
ータＣＱＱ、０−ＣＱｅ、」が第５図（ｂ）（ｉ）に示
す如く出力される。出力データＱ、−Ｑ３は同図に示さ
れるようにアドレスの下位２ビツトＡ／Ａθの値によっ
てＣＱｅ、Ｑ〜ＣＱ、、＋、（の中から特定の４つのセ
ル・データが選択される。すなわち、Ａ ｔ Ａ＜７
＝″００”のときＣＱＤ、０〜ＣＱｏ、３が、Ａ１Ａｏ
＝″０１”のときＣＱｔ、ｏ −ＣＱｔ、Ｊが、Ａ／Ａ
σ＝“１０”のときＣＱλ、０〜ＣＱχ、３が、Ａ１ｋ
ｏ＝“１１”のときＣＱ３．ｏ −ＣＱ）Ｊがそれぞれ
出力データＱＯ−Ｑ３として選択され、データ・バス１
０５ｂに出力される。ＣＱ６．６ ＝ ＣＱ、ａ、３．
ＣＱｊ、０〜ＣＱ／、ｊｌＣＱユ、０〜ＣＱユ、Ｊ、
Ｃ（１，ρ 〜ＣＱ、、？。
ル・バス１０５Ｃの制御信号とモード指示回路１０２か
らのモード指示信号に応じて制御信号発生部１０９はメ
モリ１０１に読み出し信号を送り、メモリ１０１からデ
ータＣＱＱ、０−ＣＱｅ、」が第５図（ｂ）（ｉ）に示
す如く出力される。出力データＱ、−Ｑ３は同図に示さ
れるようにアドレスの下位２ビツトＡ／Ａθの値によっ
てＣＱｅ、Ｑ〜ＣＱ、、＋、（の中から特定の４つのセ
ル・データが選択される。すなわち、Ａ ｔ Ａ＜７
＝″００”のときＣＱＤ、０〜ＣＱｏ、３が、Ａ１Ａｏ
＝″０１”のときＣＱｔ、ｏ −ＣＱｔ、Ｊが、Ａ／Ａ
σ＝“１０”のときＣＱλ、０〜ＣＱχ、３が、Ａ１ｋ
ｏ＝“１１”のときＣＱ３．ｏ −ＣＱ）Ｊがそれぞれ
出力データＱＯ−Ｑ３として選択され、データ・バス１
０５ｂに出力される。ＣＱ６．６ ＝ ＣＱ、ａ、３．
ＣＱｊ、０〜ＣＱ／、ｊｌＣＱユ、０〜ＣＱユ、Ｊ、
Ｃ（１，ρ 〜ＣＱ、、？。
ジはそれぞれセル・データＣｉ、ｏ ” Ｃａ、、Ｌ
Ｃｔ、σ〜Ｃｔ、ａ ＋ Ｃａ、ａ 〜Ｃｗ、ａ ＋
Ｃ？−ｏ 〜Ｃｊ、’Ａ ニ対応しており、第２図（ｂ
）からも明らかなように１×１６ドツトのライン・デー
タとなっている。
Ｃｔ、σ〜Ｃｔ、ａ ＋ Ｃａ、ａ 〜Ｃｗ、ａ ＋
Ｃ？−ｏ 〜Ｃｊ、’Ａ ニ対応しており、第２図（ｂ
）からも明らかなように１×１６ドツトのライン・デー
タとなっている。
ＭＤ＝１でブロック・データ・モードのとき、同様にし
て、メモリ１０１からデータＣＱρ、０〜ＣＱ、？、Ｊ
が第５図（ｂ）（ｉｉ）に示す如く出力され、同図に示
すようにアドレスの下位２ビツトＡ／Ａσの値によって
ＣＱｅ、ｏ ” ＣＱｊ、Ｊの中から特定の４つのメモ
リ・セルが選択され、出力データＱ。
て、メモリ１０１からデータＣＱρ、０〜ＣＱ、？、Ｊ
が第５図（ｂ）（ｉｉ）に示す如く出力され、同図に示
すようにアドレスの下位２ビツトＡ／Ａσの値によって
ＣＱｅ、ｏ ” ＣＱｊ、Ｊの中から特定の４つのメモ
リ・セルが選択され、出力データＱ。
〜Ｑ３としてデータ・バス１０５ｂに出力される。
すなわち、Ａ／Ａ（１＞＝“００′のときＣＱｔｙ、ｏ
〜ＣＱ９．ｏが、Ａ １０ｏ ＝“０１″のときＣＱｏ
、 ／〜ＣＱ♂、／が、Ａ／Ａθ＝″１０”のときＣＱ
、、２−〜ＣＱ、？、χが、Ａ、Ａ、＝″１１”のとき
ＣＱｅ、３〜ＣＱ、９．３がそれぞれ出力データＱ
−Ｑ ３０２として選択され、データ・バス１０５ｂ
に出力される。ＣＱｏ、ｏ−ＣＱｊ、ｏｔ ＣＱａ、Ｉ
ＮＣＱａ、 ／ＣＱｙ、２ ＮＣＪ、２１ ＣＱｅ、
ｊ ＮＣＱｊ、１はそれぞれセル・データＣｏ、ｏ 〜
Ｃｊ、／＋Ｃ１／ −Ｃｉ、１．Ｃａ、２〜ｃ３．ンＩ
Ｃ，，３〜Ｃｊ、Ｊに対応しており、第２図中）から
も明らかなように４×４ドツトのブロック・データとな
っている。
〜ＣＱ９．ｏが、Ａ １０ｏ ＝“０１″のときＣＱｏ
、 ／〜ＣＱ♂、／が、Ａ／Ａθ＝″１０”のときＣＱ
、、２−〜ＣＱ、？、χが、Ａ、Ａ、＝″１１”のとき
ＣＱｅ、３〜ＣＱ、９．３がそれぞれ出力データＱ
−Ｑ ３０２として選択され、データ・バス１０５ｂ
に出力される。ＣＱｏ、ｏ−ＣＱｊ、ｏｔ ＣＱａ、Ｉ
ＮＣＱａ、 ／ＣＱｙ、２ ＮＣＪ、２１ ＣＱｅ、
ｊ ＮＣＱｊ、１はそれぞれセル・データＣｏ、ｏ 〜
Ｃｊ、／＋Ｃ１／ −Ｃｉ、１．Ｃａ、２〜ｃ３．ンＩ
Ｃ，，３〜Ｃｊ、Ｊに対応しており、第２図中）から
も明らかなように４×４ドツトのブロック・データとな
っている。
なお、上記実施例では書き込み、読み出しともに可能な
場合について説明したが、書き込みの機能だけを提供す
るようにしてもよい。たとえば、ディスプレイ装置にお
ける画面の各ドツトに対応した情報を保持するフレーム
・メモリは書き込みの機能だけが提供されればよい場合
があることは明白である。
場合について説明したが、書き込みの機能だけを提供す
るようにしてもよい。たとえば、ディスプレイ装置にお
ける画面の各ドツトに対応した情報を保持するフレーム
・メモリは書き込みの機能だけが提供されればよい場合
があることは明白である。
さらに、読み出しの機能を提供しても、ライン・データ
での読み出し機能、またはブロック・デー夕での読み出
し機能のいずれか一方だけを提供するようにしてもよい
。
での読み出し機能、またはブロック・デー夕での読み出
し機能のいずれか一方だけを提供するようにしてもよい
。
以上説明したように、この発明による画像記憶装置は、
ドツト単位に展開された画像データを記憶する記憶手段
をアクセスするとき、１×ｋ（ｋは２以上の整数）ドツ
トのライン・データをアクセス単位とする第１のアクセ
ス・モードとｍ×ｎ（ｍ、ｎは２以上の整数）ドツトの
ブロック・データをアクセス単位とする第２のアクセス
・モードのいずれかを指示するアクセス・モード指示手
段と、上記アクセス・モード指示手段からの指示にもと
づき上記記憶手段をアクセスする制御信号を発生する制
御信号発生手段と、上記記憶手段に上記アクセス・モー
ド指示手段により指示されたアクセス・モードで画像デ
ータを書き込む書き込み手段とを備えたことにより、ア
クセス・モードの切り換えによって、ライン・データで
のアクセスとブロック・データでのアクセスを可能とし
たので、図形データが混在した画像データの書き込みを
効率よく処理できるという効果がある。
ドツト単位に展開された画像データを記憶する記憶手段
をアクセスするとき、１×ｋ（ｋは２以上の整数）ドツ
トのライン・データをアクセス単位とする第１のアクセ
ス・モードとｍ×ｎ（ｍ、ｎは２以上の整数）ドツトの
ブロック・データをアクセス単位とする第２のアクセス
・モードのいずれかを指示するアクセス・モード指示手
段と、上記アクセス・モード指示手段からの指示にもと
づき上記記憶手段をアクセスする制御信号を発生する制
御信号発生手段と、上記記憶手段に上記アクセス・モー
ド指示手段により指示されたアクセス・モードで画像デ
ータを書き込む書き込み手段とを備えたことにより、ア
クセス・モードの切り換えによって、ライン・データで
のアクセスとブロック・データでのアクセスを可能とし
たので、図形データが混在した画像データの書き込みを
効率よく処理できるという効果がある。
また、この発明の別発明は、上記のものに、記憶手段か
らアクセス・モード指示手段により指示されたアクセス
・モードで画像データを読み出す読み出し手段を備えた
ことにより、図形データが混在した画像データの書き込
み及び読み出しを効率よく処理できる汎用性のある画像
記憶装置が得られるという効果がある。
らアクセス・モード指示手段により指示されたアクセス
・モードで画像データを読み出す読み出し手段を備えた
ことにより、図形データが混在した画像データの書き込
み及び読み出しを効率よく処理できる汎用性のある画像
記憶装置が得られるという効果がある。
第１図はこの発明の一実施例を示す構成図、第２図は図
形データを含む画像データを記憶するメモリの構造を示
す図、第３図はこの装置の入出力データの構造を示す図
、第４図はメモリに入力されるデータを説明する図、第
５図はメモリから出力されるデータを説明する図、第６
図はライン・データをアクセス単位とするメモリの構造
の一例を示す図、第７図はブロック・データをアクセス
単位とするメモリの構造の一例を示す図である。 １０１・・・・・・記憶手段、１０２・・・・・・アク
セス・モード指示手段、１０７・・・・・・書き込み手
段、１０日・・・・・・読み出し手段、１０９・・・・
・・制御信号発生手段。 なお、図中間−又は相当部分には同一符号を用いている
。 代理人 大音 増進 （ほか２名） 第４図 第５図 第６図 手続補正書（自発 昭和６７年１Ｍ３ 日
形データを含む画像データを記憶するメモリの構造を示
す図、第３図はこの装置の入出力データの構造を示す図
、第４図はメモリに入力されるデータを説明する図、第
５図はメモリから出力されるデータを説明する図、第６
図はライン・データをアクセス単位とするメモリの構造
の一例を示す図、第７図はブロック・データをアクセス
単位とするメモリの構造の一例を示す図である。 １０１・・・・・・記憶手段、１０２・・・・・・アク
セス・モード指示手段、１０７・・・・・・書き込み手
段、１０日・・・・・・読み出し手段、１０９・・・・
・・制御信号発生手段。 なお、図中間−又は相当部分には同一符号を用いている
。 代理人 大音 増進 （ほか２名） 第４図 第５図 第６図 手続補正書（自発 昭和６７年１Ｍ３ 日
Claims (2)
- （１）ドット単位に展開された画像データを記憶する記
憶手段と、上記記憶手段をアクセスするとき、１×ｋ（
ｋは２以上の整数）ドットのライン・データをアクセス
単位とする第１のアクセス・モードとｍ×ｎ（ｍ、ｎは
２以上の整数）ドットのブロック・データをアクセス単
位とする第２のアクセス・モードのいずれかを指示する
アクセス・モード指示手段と、上記アクセス・モード指
示手段からの指示にもとづき上記記憶手段をアクセスす
る制御信号を発生する制御信号発生手段と、上記記憶手
段に上記アクセス・モード指示手段により指示されたア
クセス・モードで画像データを書き込む書き込み手段と
を備えたことを特徴とする画像記憶装置。 - （２）ドット単位に展開された画像データを記憶する記
憶手段と、上記記憶手段にアクセスするとき、１×ｋ（
ｋは２以上の整数）ドットのライン・データをアクセス
単位とする第１のアクセス・モードとｍ×ｎ（ｍ、ｎは
２以上の整数）ドットのブロック・データをアクセス単
位とする第２のアクセス・モードのいずれかを指示する
アクセス・モード指示手段と、上記アクセス・モード指
示手段からの指示にもとづき上記記憶手段をアクセスす
る制御信号を発生する制御信号発生手段と、上記記憶手
段に上記アクセス・モード指示手段により指示されたア
クセス・モードで画像データを書き込む書き込み手段と
、上記記憶手段から上記アクセス・モード指示手段によ
り指示されたアクセス・モードで画像データを読み出す
読み出し手段とを備えたことを特徴とする画像記憶装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7775485A JPS61235958A (ja) | 1985-04-12 | 1985-04-12 | 画像記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7775485A JPS61235958A (ja) | 1985-04-12 | 1985-04-12 | 画像記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61235958A true JPS61235958A (ja) | 1986-10-21 |
Family
ID=13642714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7775485A Pending JPS61235958A (ja) | 1985-04-12 | 1985-04-12 | 画像記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61235958A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63118960A (ja) * | 1986-11-07 | 1988-05-23 | Casio Electronics Mfg Co Ltd | フレ−ムメモリ制御装置 |
| JPS63177235A (ja) * | 1987-01-19 | 1988-07-21 | Fujitsu Ltd | 多次元アクセスメモリ |
| JPS6488782A (en) * | 1987-09-30 | 1989-04-03 | Toshiba Corp | Frame memory access system |
| JPH0290246A (ja) * | 1988-09-27 | 1990-03-29 | Sharp Corp | スタガ格子配列メモリのアクセス方式 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5356931A (en) * | 1976-11-01 | 1978-05-23 | Ibm | Memory system for processing image |
-
1985
- 1985-04-12 JP JP7775485A patent/JPS61235958A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5356931A (en) * | 1976-11-01 | 1978-05-23 | Ibm | Memory system for processing image |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63118960A (ja) * | 1986-11-07 | 1988-05-23 | Casio Electronics Mfg Co Ltd | フレ−ムメモリ制御装置 |
| JPS63177235A (ja) * | 1987-01-19 | 1988-07-21 | Fujitsu Ltd | 多次元アクセスメモリ |
| JPS6488782A (en) * | 1987-09-30 | 1989-04-03 | Toshiba Corp | Frame memory access system |
| JPH0290246A (ja) * | 1988-09-27 | 1990-03-29 | Sharp Corp | スタガ格子配列メモリのアクセス方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2174278A (en) | Area-fill graphic image processing system | |
| JPS62299881A (ja) | 画像表示システム | |
| JPS60147884A (ja) | イメージ回転方法 | |
| JPS61235958A (ja) | 画像記憶装置 | |
| JPS613193A (ja) | 画像メモリの書込み／読出し変換方式 | |
| JPS59167772A (ja) | 画像デ−タ回転装置 | |
| JP2608275B2 (ja) | 画像処理装置 | |
| JPH11306343A (ja) | ２次元データ回転処理装置 | |
| JPH0352066B2 (ja) | ||
| JP2647073B2 (ja) | 図形表示装置 | |
| JPS63137376A (ja) | 高速回転回路 | |
| JPH061449B2 (ja) | 画像編集用イメ−ジメモリ | |
| JPS58138163A (ja) | 画信号回転装置 | |
| JPH0863595A (ja) | 画像の回転処理方法およびその装置 | |
| JPS61279888A (ja) | 文字発生装置 | |
| JPH0473687A (ja) | 図形パターン処理装置 | |
| JPS61148487A (ja) | 拡大縮小装置 | |
| JPS59177663A (ja) | メモリアクセス方式 | |
| JPH0816147A (ja) | 情報表示装置 | |
| JPS63228267A (ja) | カラ−情報メモリのチエツク方式 | |
| JPS6162096A (ja) | 画像メモリ書込読出制御装置 | |
| JPH0969155A (ja) | 画像処理装置及びその方法 | |
| JPH0441835B2 (ja) | ||
| JPS62145382A (ja) | イメ−ジデ−タ出力装置 | |
| JPS6252681A (ja) | 画像表示方法 |