JPS6242273B2

JPS6242273B2 -

Info

Publication number: JPS6242273B2
Application number: JP54055112A
Authority: JP
Inventors: Kyokazu Nishio
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1979-05-04
Filing date: 1979-05-04
Publication date: 1987-09-07
Also published as: JPS55147672A

Description

【発明の詳細な説明】本発明は情報処理機器用表示装置における画像
表示制御装置に関する。

近年、インテリジエントターミナル、オフイス
コンピユータ等の情報処理機器により情報を処理
する際に、これらの機器とオペレータとが会話形
式で処理するためにマンマシンインターフエース
として例えばCRT表示装置が採用されている。
この種のCRT表示装置ではその画面がオペレー
タに次の操作を指示するためのメツセージや現在
実行中のJOB名称やエラー発生のときのエラー種
類等を表示するコンソール表示領域と、使用者の
情報を表示するユーザ表示領域とに分割表示でき
る構成となつている。しかして、表示画面の編集
処理等を行う場合に、一方の表示領域の表示内容
のみを消去したい場合があるが、従来装置では全
画面に対する消去回路が設けられているのみであ
り、各表示領域別の消去ができなかつた。このた
め従来では全画面を一旦消去し、その後必要情報
を再入力したり、あるいは消去したくない領域を
スクロールして画面上から退避させ、その状態で
全面画を消去しその後退避させていた部分をスク
ロールにより画面上に戻す等の処理を行つてい
る。このように必要情報領域を画面上から退避さ
せた場合は、新しく画面上にスクロールされる領
域の情報が消去されてしまうので、消去処理を行
つた後必要情報を再度入力する必要がある。

上記のように従来装置において、表示画面の各
領域別に消去処理を行う場合にはソフトウエアの
処理が多くなり、処理時間が長くなるという問題
がある。

本発明は上記の点に鑑みてなされたもので、表
示画面上に複数の表示領域が設定される表示装置
において、各表示領域別に表示情報の消去を容易
に行うことができ、かつ、ソフトウエアの処理を
減少して処理効率を向上し得る画像表示制御装置
を提供することを目的とする。

以下図面を参照して本発明の一実施例を説明す
る。まず第１図により全体の概略構成について説
明すると、１はCPU（中央処理装置）で、この
CPU１にはアドレスバス２、データバス３を介
してＩ／Ｏポート４，５が接続される。このＩ／
Ｏポート４には詳細を後述する表示制御部７ａを
介してCRT表示部７ｂが接続され、Ｉ／Ｏポー
ト５にはキー入力部８が接続される。また、上記
CPU１にはアドレスバス２、データバス３、コ
ントロールバス９を介してメインメモリ１０が接
続される。上記CPU１はアドレスバス２により
アドレスデータを出力してＩ／Ｏポート４，５、
メインメモリ１０をアドレス指定し、その後デー
タバス３を介してデータの授受、すなわちキー入
力部８からの入力データの受入れ、表示制御部７
ａへの表示データの送出、メインメモリ１０に対
するデータの書込み、読出し等を行う。また、キ
ー入力部８から入力される表示用データは、
CPU１からＩ／Ｏポート４を介して表示制御部
７ａに送られ、表示制御部７ａ内のリフレツシユ
メモリ１１に書込まれて表示される。そして、表
示を確認した後、上記リフレツシユメモリ１１に
入力されたデータがメインメモリ１０に送られて
書込まれる。

次に上記表示制御部７ａの詳細について第２図
により説明する。Ｉ／Ｏポート４は、CPU１か
らの指令により読出し／書込み指令Ｒ／Ｗ、デー
タ、アドレス、セレクト信号Ｓを出力するもの
で、上記データはデータバスOBを介して、ま
た、読出し／書込み指令Ｒ／Ｗはオア回路１２を
介してリフレツシユメモリ１１へ送られる。そし
て、Ｉ／Ｏポート４からアドレスバスABに出力
されるアドレスは、マルチプレクサ１３を介して
リフレツシユメモリ１１へ送られる。また、上記
Ｉ／Ｏポート４からデータバスDBに出力される
データは、リフレツシユメモリ１１のアドレス指
定部１４及びステータスレジスタ１５へ送られ
る。このステータスレジスタ１５は８ビツト構成
で、D₀〜D₇の８ビツトのデータを一時記憶する
ようになつており、D₂ビツトの出力はオア回路
１６を介して消去用デイレードフリツプフロツプ
１７のデータ入力端子Ｄへ入力され、D₆ビツト
の出力はアンド回路１８へ入力される。また、こ
のアンド回路１８にはＩ／Ｏポート４から出力さ
れるセレクト信号Ｓがアンド回路１９及びオア回
路２０を介して入力され、その出力信号は上記オ
ア回路１６を介してフリツプフロツプ１７へ送ら
れる。さらに、上記Ｉ／Ｏポート４から出力され
るセレクト信号は、インバータ２１を介して反転
され、その反転出力がアンド回路２２を介してオ
ア回路２０へ入力される。しかして、上記フリツ
プフロツプ１７の出力は前記オア回路１２へ入力
されると共に消去用バスドライバ２３へ動作指令
として送られる。この消去用バスドライバ２３
は、データ入力端子が接地されて常時オール
“０”のデータが入力されており、上記動作指令
が与えられた場合にリフレツシユメモリ１１へ
“０”信号の書込みを行う。また、２４は基準パ
ルスを発生するパルス発振器で、その出力はタイ
ミング発生装置２５へ送られる。このタイミング
発生装置２５は、入力される基準パルスをカウン
トして各種タイミング信号を出力するもので、例
えばCRT表示部７ｂに行方向に８ビツト、列方
向に12ドツトのすなわち８×12のドツトマトリツ
クスで構成される１文字を１行が80文字で24行の
表示も行うものとすれば、パルス発振器２４から
の基準パルス信号をカウントする８進のドツトカ
ウンタ、このドツトカウンタの出力をカウントす
る80進のキヤラクタカウンタ、このキヤラクタカ
ウンタの出力をカウントする12進のラスタカウン
タ、このラスタカウンタの出力をカウントする24
進の行カウンタにより構成され、上記ドツトカウ
ンタからのキヤラクタ信号Ｃ、キヤラクタ信号か
らのホリゾン信号Ｈ、ラスタカウンタからのラス
タ信号Ｒ、ラスタカウンタからのライン信号Ｌを
タイミング制御機構２６へ入力する。このタイミ
ング制御装置２６はタイミング発生装置２５から
のタイミング信号に従つてラスタアドレスRA、
ロード信号LD、クロツクCLK、コンソールエリ
ア信号CSAを出力すると共にCRT表示部７ｂへ
の水平周期信号Ｈ・SYNC及び垂直同期信号Ｖ・
SYNCを出力する。上記コンソールエリア信号
CSAは、表示画面におけるコンソール表示領域
の走査が開始される際及び終了する際に出力され
るもので、画面切換用フリツプフロツプ２７のト
リガ入力端子へ入力される。このフリツプフロツ
プ２７は入力信号が与えられる毎に反転動作する
もので、そのＱ側出力はアンド回路１９へ入力さ
れ、側出力はアンド回路２２へ入力される。さ
らに、フリツプフロツプ２７のＱ側及び側出力
はアドレス指定部１４へ送られる。このアドレス
指定部１４は第１アドレス指定回路１４Ａ及び第
２アドレス指定回路１４Ｂを備え、フリツプフロ
ツプ２７のＱ側出力によつて第１アドレス指定回
路１４Ａが動作状態となり、側出力によつて第
２アドレス指定回路１４Ｂが動作状態となる。ま
た、第１及び第２アドレス指定回路１４Ａ，１４
Ｂはそれぞれスタートアドレスポインタ及びリニ
アドレスジエネレータからなつており、スタート
アドレスポインタにはCPU１から送られてくる
スタートアドレスがセツトされる。そして、第１
アドレス指定回路１４Ａはタイミング制御装置２
６から与えられるロード信号LDによつてスター
トアドレスポインタの内容がリニアアドレスジエ
ネレータにロードされ、その後クロツクCLKに
よつてリニアアドレスジエネレータの内容が順次
アクセスアドレスが＋１ずつ連続してカウントア
ツプする。また、第２アドレス指定回路１４Ｂは
タイミング制御装置２６から与えられるコンソー
ルエリア信号CSAに同期してスタートアドレス
ポインタの内容がリニアアドレスジエネレータに
ロードされ、その後、クロツクCLKによつてリ
ニアアドレスジエネレータの内容が順次カウント
アツプする。そして、上記アドレス指定回路１４
の出力はマルチプレクサ１３を介してリフレツシ
ユメモリ１１へ送られる。また、上記タイミング
制御装置２６から出力されるラスタアドレスRA
はキヤラクタジエネレータ２８へ送られる。この
キヤラクタジエネレータ２８は、リフレツシユメ
モリ１１から読出されるデータが入力された際
に、ラスタアドレスRAに応じて入力文字データ
に対する文字ドツトパターンを発生する。このキ
ヤラクタジエネレータ２８から出力される文字ド
ツトパパターンは、Ｐ−Ｓ（並列−直列）変換レ
ジスタ２９へ送られ、パルス発振器２４からのパ
ルス信号に同期してシリアルデータに変換され、
CRT表示部７ｂへビデオ信号として送られる。

次に上記のように構成された本発明の動作を説
明する。第１図において、最初CPU１によつて
メインメモリ１０がアクセスされ、表示用データ
がメインメモリ１０から読出される。そして、こ
の表示用データがCPU１から各種制御命令と共
にＩ／Ｏポート４を介して表示制御部７ａへ送ら
れ、第２図におけるリフレツシユメモリ１１へ書
込まれる。すなわち、CPU１からの命令に従つ
てＩ／Ｏポート４から書込み指令Ｗが出力される
と共にデータバスDBを介して表示用データが出
力され、リフレツシユメモリ１１へ入力される。
また、Ｉ／Ｏポート４からはアドレスバスABを
介してアドレスデータが出力され、マルチプレク
サ１３を介してリフレツシユメモリ１１のアドレ
ス指定が行われ、その指定アドレスに表示用文字
コードデータが書込まれる。この場合、リフレツ
シユメモリ１１にはユーザ用データを記憶するユ
ーザデータ領域及びコンソール用データを記憶す
るコンソールデータ領域が設けられており、各デ
ータ領域にそれぞれの文字コードデータが書込ま
れる。そして、リフレツシユメモリ１１への書込
みを終了すると、CPU１はＩ／Ｏポート４を介
してリフレツシユメモリ１１に続出し指令Ｒを出
力すると共にデータバスDBからリフレツシユメ
モリ１１のユーザデータ領域及びコンソールデー
タ領域に対するスタートアドレスをそれぞれ出力
する。このスタートアドレスはアドレス指定部１
４へ送られ、第１及び第２アドレス指定回路１４
Ａ，１４Ｂ内のスタートアドレスポインタにそれ
ぞれセツトされる。一方、画面切換用フリツプフ
ロツプ２７は、表示画面のユーザ表示領域D₁が
走査されている間はセツト状態となつてそのＱ側
出力端から“１”信号を出力し、第１アドレス指
定回路１４Ａを動作させるようになつている。従
つてユーザ表示領域D₁の走査開始に際してタイ
ミング制御装置２６からロード信号LDが出力さ
れると、第１アドレス指定回路１４Ａはスタート
アドレスポインタに保持されているスタートアド
レスがリニアアドレスジエネレータへロードされ
る。そして、このリニアアドレスジエネレータの
出力がマルチプレクサ１３を介してリフレツシユ
メモリ１１へ送られ、そのアドレス指定によりユ
ーザデータ領域の文字コードデータが読出され、
キヤラクタジエネレータ２８へ送られる。このキ
ヤラクタジエネレータ２８は入力される文字コー
ドデータに対し、タイミング制御装置２６からの
ラスタアドレスRAに応じてドツトパターンを発
生する。このドツトパターンはＰ−Ｓ変換レジス
タ２９へ送られ、パルス発振器２４からのパルス
信号に同期してシリアルデータに変換され、
CRT表示部７ｂへビデオ信号として送られる。
このようにして１文字に対するビデオ信号が
CRT表示部７ｂへ送られると、タイミング制御
装置２６からクロツクCLKが出力され、第１ア
ドレス指定回路１４Ａ内のリニアアドレスジエネ
レータの内容が＋１されてリフレツシユメモリ１
１の次のアドレスが指定される。以下同様にして
リフレツシユメモリ１１のユーザデータエリアの
内容が順次読出され、第３図Ａに示すように
CRT表示部７ｂのユーザ表示領域D₁に表示され
る。そして、このユーザ表示領域D₁に対する表
示処理を終了すると、タイミング制御装置２６か
らコンソールエリア信号CSAが出力され、ま
ず、フリツプフロツプ２７が反転動作してその
側出力端から“１”信号が出力される。この結
果、アドレス指定部１４は第１アドレス指定回路
１４Ａの動作が禁止され、第２アドレス指定回路
１４Ｂが動作状態となる。この第２アドレス指定
回路１４Ｂが選択指定されると、この時タイミン
グ制御装置２６から出力されているコンソールエ
リア信号CSAによつてスタートアドレスポイン
タからのスタートアドレスがリニアアドレスジエ
ネレータにロードされ、マルチプレクサ１３を介
してリフレツシユメモリ１１へ送られ、コンソー
ルデータ領域のスタートアドレスが指定される。
そして、このコンソールデータ領域から読出され
る文字コードデータはキヤラクタジエネレータ２
８へ送られ、ラスタアドレスRAに応じてドツト
パターンに変換され、さらにＰ−Ｓ変換レジスタ
２９を介してCRT表示部７ｂへ送られる。その
後、上記第２アドレス指定回路１４Ｂ内のリニア
アドレスジエネレータの内容はタイミング制御装
置２６からのクロツクCLKに同期して順次カウ
ントアツプされ、そのカウント内容に従つてリフ
レツシユメモリ１１のコンソールデータ領域に対
するアドレス指定が行われる。このようにしてリ
フレツシユメモリ１１からコンソールデータ領域
の文字コードデータが読出され、第３図Ａに示す
ようにCRT表示部７ｂのコンソール表示領域D₂
に表示される。そして、このコンソール表示領域
D₂に対する表示処理を終了すると、タイミング
制御装置２６からコンソールエリア信号CSA及
びロード信号LDが出力される。まず、コンソー
ルエリア信号CSAによつてフリツプフロツプ２
７が反転動作し、そのＱ側出力端から“１”信号
が出力される。この結果、アドレス指定部１４は
第２アドレス指定回路１４Ｂの動作が禁止される
と共に第１アドレス指定回路１４Ａの動作が再開
される。以下前記した動作が繰返し行われ、表示
画面上には前回の場合と同じ文字、記号等が表示
される。

次に表示画面上の各領域D₁，D₂の内容を消去
する場合の動作について説明する。画面消去を行
う場合にはCPU１からＩ／Ｏポート４から出力
されるデータバスDBを介してステータスレジス
タ１５にステータスデータを与えると共にセレク
ト信号Ｓを出力する。画面消去の指定はステータ
データのD₂，D₆ビツトによつて決定されるもの
で、第４図に示すようにD₂，D₆のビツトか
「０，０」であれば通常走査つまり消去を行わな
い場合、「１，０」であれば全画面の消去、「０，
１」であればユーザ表示領域D₁あるいはコンソ
ール表示領域D₂の部分消去である。そして、ス
テータスデータとしてD₂，D₆のビツトに「０，
１」が与えられた場合は、セレクト信号Ｓの内容
によつて表示領域D₁，D₂の何れを消去するかが
決定される。すなわち、セレクト信号Ｓが“１”
の場合はユーザ表示領域D₁が消去され、セレク
ト信号Ｓが“０”の場合はコンソール表示領域
D₂が消去される。

しかして、ステータスデータのD₂，D₆のビツ
トに全画面消去を指示する「１，０」が与えられ
た場合は、ステータレジスタ１５のD₂ビツト出
力が“１”となり、オア回路１６を介して消去用
フリツプフロツプ１７へ送られる。このフリツプ
フロツプ１７は入力された“１”信号をクロツク
パルスφに同期して読込み、消去用バスドライバ
２３に駆動指令を与えると共にオア回路１２を介
してリフレツシユメモリ１１に書込み指令を与え
る。この結果、リフレツシユメモリ１１には、ア
ドレス指定部１４からマルチプレクサ１３を介し
て出力されるアドレスに従つて消去用バスドライ
バ２３からのオール“０”のデータが書込まれ、
表示領域D₁，D₂の全画面に対するデータが消去
される。

また、ステータスデータのD₂，D₆ビツトに部
分消去を指示する「０，１」が与えられると共に
セレクト信号Ｓとしてユーザ表示領域D₁を指定
する“１”信号が与えられた場合は、ステータス
レジスタ１５のD₆ビツト及びセレクト信号Ｓに
よつてアンド回路１８，１９のそれぞれ一方の入
力端に“１”信号が与えられる。この状態でタイ
ミング制御装置２６からの信号によりフリツプフ
ロツプ２７がセツトされてそのＱ側出力が“１”
となると、アドレス指定部１４の第１アドレス指
定回路１４Ａが選択駆動されると共にアンド回路
１９から“１”信号が出力される。このアンド回
路１９の出力はオア回路２０、アンド回路１８、
オア回路１６を介してフリツプフロツプ１７へ入
力される。従つてこのフリツプフロツプ１７は、
クロツクパルスφに同期してその入力を読込み、
消去用バスドライバ２３に駆動指令を与えると共
にオア回路１２を介してリフレツシユメモリ１１
に書込み指令を与える。このときリフレツシユメ
モリ１１にはアドレス指定部１４の第１アドレス
指定回路１４Ａからユーザ表示領域D₁に対する
アドレスが与えられるので、ユーザ表示領域D₁
に対する内容が消去用バスドライバ２３の出力に
よつて消去される。そして、ユーザ表示領域D₁
に対する走査を終了してフリツプフロツプ２７が
リセツトされ、アドレス指定部１４の動作が第１
アドレス指定回路１４Ａから第２アドレス指定回
路１４Ｂへ切換わると、このときフリツプフロツ
プ２７のＱ側出力が“０”となることによつてア
ンド回路１９のゲートが閉じ、アンド回路１９と
共にアンド回路１８の出力が“０”となる。従つ
てフリツプフロツプ１７にはクロツクパルスφに
同期して“０”信号が読込まれ、消去用ドライバ
２３の動作が禁止されると共にリフレツシユメモ
リ１１に読出し指令が与えられる。このためリフ
レツシユメモリ１１のコンソール表示領域D₂に
対するデータは消去されず、そのまま画面上に表
示される。すなわち、ステータデータのD₂，D₆
ビツトに「０，１」を与えると共にセレクト信号
Ｓとして“１”信号を与えた場合は、第３図Ｂに
示すようにユーザ表示領域D₁のみが消去され、
コンソール表示領域D₂の内容は消去されずにそ
のまま表示される。

また、ステータスデータのD₂，D₆ビツトが
「０，１」で、セレクト信号Ｓとして“０”信号
が与えられると、インバータ２１の出力が“１”
となつてアンド回路２２の一方の入力に与えられ
る。また、セレクト信号Ｓが“０”である場合は
アンド回路１９のゲートが閉じられ、フリツプフ
ロツプ２７がセツトされてそのＱ側出力端から
“１”信号が出力されてもアンド回路１９の出力
は“０”である。従つてアンド回路１８の出力も
“０”であり、フリツプフロツプ１７の出力は
“０”信号状態に保持される。このため表示画面
のユーザ表示領域D₁ゃ走査されている間は、リ
フレツシユメモリ１１に対するデータ消去は行わ
れない。しかして、ユーザ表示領域D₁に対する
走査を終了してフリツプフロツプ２７がリセツト
されるとその側出力が“１”となり、アドレス
指定部１４の動作が第１アドレス指定回路１４Ａ
から第２アドレス指定回路１４Ｂへ切換わると共
にアンド回路２２の出力が“１”となる。このア
ンド回路２２から出力される“１”信号は、オア
回路２０、アンド回路１８、オア回路１６を介し
てフリツプフロツプ１７へ送られる。従つてこの
フリツプフロツプ１７は、クロツクパルスφに同
期して“１”信号を読込み、消去用バスドライバ
２３に駆動指令を与えると共にオア回路１２を介
してリフレツシユメモリ１１に書込み指令を与え
る。このときリフレツシユメモリ１１にはアドレ
ス指定部１４の第２アドレス指定回路１４Ｂから
コンソール表示領域D₂に対するアドレスが与え
られるので、コンソール表示領域D₂に対するデ
ータが消去用バスドライバ２３からの出力オール
“０”によつて消去される。このようにしてステ
ータスデータのD₂，D₆ビツトに「０，１」を与
えると共にセレクト信号Ｓとして“１”信号を与
えた場合は、第３図Ｃに示すようにユーザ表示領
域D₁の内容は消去されず、コンソール表示領域
D₂の内容のみが消去される。

なお、表示画面のユーザ表示領域D₁及びコン
ソール表示領域D₂の内容をスクロールする場合
は、アドレス指定装置１４内の第１及び第２アド
レス指定回路１４Ａ，１４Ｂのスタートアドレス
をCPU１からの指令により変えることによつて
行うことができる。また、表示画面のユーザ表示
領域D₁とコンソール表示領域D₂との境界は、タ
イミング制御装置２６からコンソールエリア信号
CSAと出力するタイミングを変えることにより
任意位置に設定することができる。

前記実施例ではキヤラクタCRT表示装置に実
施した場合について示したが、キヤラクタジエネ
レータ２２がない構成で、リフレツシユメモリ１
１にストアするデータが文字コードデータではな
く、画像に表示する情報データを直接にストアす
る点がキヤラクタCRT表示装置と異なるグラフ
イクCRT表示装置にも実施し得ることは云うま
でもない。

尚、その他例えばプラズマデイスプレイ装置、
液晶表示装置においても実施し得るものである。

また、前記実施例では、ステータスデータの
D₂，D₆ビツトを用いて消去処理を行つたがその
他のビツトを用いて消去処理を行うようにしても
良いことは勿論である。以上説明したように本発
明によれば、制御手段が選択動作させるアドレス
生成手段によりアドレスされるリフレツシユメモ
リの領域の表示用データが消去されるので、各表
示領域別に表示情報の消去を極めて容易に且つ確
実に行なうことができる。すなわち、消去処理を
迅速に行うことがき、従来のソフトウエアにより
消去処理を行つた場合に比較して1/50程度に消去
時間を減少することができる。また、ソフトウエ
ア処理が減少することによつてCPUの負担を軽
減でき、CPUの処理効率を向上することができ
る。

【図面の簡単な説明】

図面は本発明の一実施例を示すもので、第１図
は全体の概略構成を示す図、第２図は第１図にお
ける表示制御部の詳細を示す構成図、第３図Ａ〜
Ｃは表示画面の情報表示状態を示す図、第４図は
消去指令情報と消去動作との対応関係を示す図で
ある。１……CPU（中央処理装置）、４，５……Ｉ／
Ｏポート、７ａ……表示制御部、７ｂ……CRT
表示部、１０……メインメモリ、１４……アドレ
ス指定部、１４Ａ……第１アドレス指定回路、１
４Ｂ……第２アドレス指定回路、D₁……ユーザ
表示領域、D₂……コンソール表示領域。

Claims

【特許請求の範囲】

１表示用データを記憶するリフレツシユメモリ
と、このリフレツシユメモリの複数の領域を夫々
アドレスする複数のアドレス生成手段と、これら
複数のアドレス生成手段を選択動作させる制御手
段と、この制御手段により選択動作する各アドレ
ス生成手段によりアドレスされた領域の表示用デ
ータが表示されることにより表示画面上複数の表
示領域が設定される表示部と、表示情報消去指令
が与えられた際、上記制御手段が選択動作させる
アドレス生成手段によりアドレスされる上記領域
の表示用データを消去する消去手段とを備えるこ
とを特徴とする画像表示制御装置。