JP2850419B2 - 表示用メモリアクセス方式 - Google Patents

Description

【発明の詳細な説明】 〔目次〕 概要 産業上の利用分野 従来の技術 発明が解決しようとする課題 課題を解決するための手段 作用 実施例 発明の効果 〔概要〕 ANK文字や漢字等を表示する装置で、表示用メモリに
対する無駄なアクセスを防止し、消費電流の節減とアク
セス時間のマージンを増加させる表示用メモリアクセス
方式に関し、 消費電流の節減と、メモリに対するアクセス時間のマ
ージン増大を目的とし、 ANKコード及び属性データと、漢字コードを記憶する
メモリと、メモリからANKコード及び属性データか又は
漢字コードを交互に読出し、メモリから読出した属性デ
ータが漢字の表示を指示しない時は、ANK文字パターン
を表示させ、属性データが漢字の表示を指示する時は、
ANK文字のＮ倍の領域を持つ漢字パターンを、ANK文字表
示のＮ倍のサイクルを使用して表示させる装置におい
て、メモリから読出された漢字コードを保持する保持手
段と、メモリに対する漢字コードのアクセスサイクル
を、プロセッサのリード／ライトサイクルに割当てる割
当手段とを設け、属性データが漢字の表示を指示しない
場合は、メモリに対する漢字コードのアクセスサイクル
を、プロセッサのリード／ライトサイクルに割当て、属
性データが漢字の表示を指示している場合は、メモリに
対する漢字コードのアクセスサイクルを、Ｎサイクル毎
に１回とし、残りの（Ｎ−１）サイクルは、プロセッサ
のリード／ライトサイクルに割当てる構成とする。

〔産業上の利用分野〕

本発明は表示パネルにANK文字や漢字等を表示する装
置に係り、特に文字コードや属性データを記憶する表示
用メモリに対する無駄なアクセスを防止して、消費電流
の節減とアクセス時間のマージン増加を可能とする表示
用メモリアクセス方式に関する。

近年、パーソナルコンピュータやワードプロセッサ等
の普及に伴い、小型で持ち運びに便利な携帯装置が開発
されているが、これらの装置は電源に電池等を用い、液
晶表示パネルにANK文字や漢字等を表示するものがあ
る。

そして、これらの装置はANKコード、属性データ及び
漢字コード等を一つのVRAM（ビデオRAM）に格納し、こ
のVRAMを連続的にアクセスして表示を行っているが、一
画面の表示時間は、ちらつきが発生しない速度というこ
とで、一般に1/60〜1/70秒と定められており、このVRAM
に対するアクセス時間に制約が生じて来る。

従って、一画面分のデータを読出すためのVRAMに対す
るアクセス時間は短いことが必要であり、又、VRAMをア
クセスする度に電流を消費するため、電池が消耗する
が、電池の寿命を延ばすためには、この消費電流は少な
いことが望ましい。

〔従来の技術〕

第４図は従来技術の一例を説明する図である。

液晶表示パネルにデータを表示する携帯型コンピュー
タ等は消費電流を少なくすると共に、メモリを実装する
容積を小さくするため、VRAMは一つであり、第４図
（ａ）に示す如く、例えば、同一メモリ上にANKコード
と属性データが記録される領域と、漢字コードの記録さ
れる領域が割当てられている。

そして、ANKコードは８ビットで、属性データも８ビ
ットであり、漢字データは16ビットである。そして、VR
AMはワード単位（16ビット）でアクセスされる。

VRAMを用いて文字等を表示させる場合、文字発生回路
を用い、VRAMから読出されたANKコード又は漢字コード
に対応する文字パターンを読出すが、ANKコードの場合
は、同時に読出された属性コードが指定する表示方法に
基づき、文字発生回路から液晶パネルの走査タイミング
に同期して、例えば、８ビットずつANK文字パターンが
読出され、漢字コードの場合は、文字発生回路から液晶
パネルの走査タイミングに同期して、８ビットずつ漢字
文字パターンが読出される。

従って、例えば、液晶表示パターンに表示されるANK
文字が８×16ビット（横８ドット縦16ドット）であり、
漢字文字が16×16ドットであり、液晶表示パネルのライ
ン方向の最大ドット数が640ドットとすると、ANK文字は
最大80文字表示され、漢字は70文字表示される。そし
て、漢字１文字を表示する時間は、ANK文字２文字分の
時間を必要とする。

又、16ライン走査することで、１行分の文字が表示さ
れるが、このため、ANK文字は文字発生回路の同一文字
パターンを16回読出す必要があり、漢字は文字発生回路
の同一文字パターンを32回読出す必要がある。

このため、VRAM上の同一文字コードに対するアクセス
回数も、上記回数に対応して、ANKコード及び属性デー
タ記録領域に対しては16回必要で、漢字コード記録領域
に対しては32回必要であり、第４図（ｂ）に示す如く、
のサイクルで液晶表示パネル上の表示位置に対応する
VRAM上のアドレス領域に格納されているANKコードと属
性データが読出され、のサイクルで漢字コードが読出
され、のサイクルでANKコードと属性データが読出さ
れ、のサイクルで漢字コードが読出され、のサイク
ルでプロセッサのリード／ライトが行われ、この繰り返
しが連続的に実行される。

そして、のサイクルで読出された属性データの中の
漢字表示ビットが、例えば論理“1"の時は、のサイク
ルで読出された漢字コードによって、文字発生回路から
読出された８ビットが液晶表示パネルに送出され、の
サイクルで読出されたANKコードは無視される。

又、のサイクルで読出された属性データの中の漢字
表示ビットが論理“0"の時は、のサイクルで読出され
たANKコードによって、文字発生回路から読出された８
ビットが液晶表示パネルに送出され、のサイクルで読
出された漢字コードは無視される。

同様に、のサイクルで読出された属性データの中の
漢字表示ビットが論理“1"の時は、のサイクルで読出
された漢字コードによって、文字発生回路から読出され
た８ビットが液晶表示パネルに送出され、のサイクル
で読出されたANKコードは無視される。

又、のサイクルで読出された属性データの中の漢字
表示ビットが論理“0"の時は、のサイクルで読出され
たANKコードによって、文字発生回路から読出された８
ビットが液晶表示パネルに送出され、のサイクルで読
出された漢字コードは無視される。

そして、のサイクルでプロセッサによる表示データ
の書替えが行われる。

〔発明が解決しようとする課題〕

上記の如く、従来はVRAMからANK文字では２文字分、
漢字では１文字分のデータを読出すために、４×32サイ
クルとデータ書替えに１×32サイクルが割当てられてお
り、液晶表示パネルに漢字を400字表示するとすれば、
ちらつきが起こらないようにするという前記の如きVRAM
に対するアクセス時間の制約に対し、マージンが殆ど無
いという問題がある。

又、VRAMから総てのデータを読出して、必要は無いデ
ータは無視している。例えば、漢字の表示が不要であっ
ても、漢字コードを読出し、この漢字コードを無視して
いるが、このため、VRAMに対する無駄なアクセスが行わ
れ、このアクセスのために無駄な消費電流が発生すると
いう問題がある。

又、更に、漢字を表示する場合も、のサイクルで読
出す漢字コードとのサイクルで読出す漢字コードは同
一である（サイクルでは文字発生回路から漢字の左半
分のパターンを現す８ビットを読出すために必要な漢字
コードを読出し、サイクルでは文字発生回路から漢字
の右半分のパターンを現す８ビットを読出すために必要
な漢字コードを読出す。従って、同一漢字コードを２回
読出している）ため、のサイクルによるアクセスは無
駄であり、同様に無駄な消費電流を発生するという問題
がある。

本発明はこのような問題点に鑑み、漢字の表示が不要
な場合は、漢字コードを読出すとのサイクルをプロ
セッサのリード／ライトサイクルに割当てて、のサイ
クルを削除し、漢字を表示する場合も、同一漢字コード
を読出すのサイクルをプロセッサのリード／ライトサ
イクルに割当てて、のサイクルを削除することによ
り、消費電流の節減と、VRAMに対するアクセス時間のマ
ージンを増大させることを目的としている。

〔課題を解決するための手段〕

第１図は本発明の原理を説明する図である。

表示制御回路２はプロセッサ１が送出するアドレスと
データに基づき、ANKコード及び属性データと、漢字コ
ードとを第４図（ａ）に示す如くメモリ７に記憶させ
る。そして、メモリ７からANKコード及び属性データか
又は漢字コードを交互に読出し、メモリ７から読出した
属性データが漢字の表示を指示していない時は、読出し
たANKコードに基づき文字パターン発生手段から読出さ
せたANK文字パターンを表示パネル６に送出して表示さ
せ、属性データが漢字の表示を指示していた時は、読出
した漢字コードに基づき文字パターン発生手段３から読
出させたANK文字のＮ倍の領域を持つ漢字パターンを、A
NK文字表示のＮ倍のサイクルを使用して表示パターン６
に表示させる。

この時表示制御回路２は、メモリ７から読出した属性
データが漢字の表示を指示していない場合は、割当手段
５の指示により、メモリ７に対する漢字コードのアクセ
スサイクルを、プロセッサ１のメモリ７に対するリード
／ライトサイクルに割当て、属性データが漢字の表示を
指示している場合は、メモリ７に対する漢字コードのア
クセスサイクルを、Ｎサイクル毎に１回とし、この時読
出した漢字コードを保持手段４に保持させ、残りの（Ｎ
−１）サイクルは、保持手段４が保持する漢字コードを
用いて、文字パターン発生手段３から漢字パターンを読
出させる。そして、メモリ７に対する残りの（Ｎ−１）
サイクルは、プロセッサ１のメモリ７に対するリード／
ライトサイクルに割当てる。

〔作用〕

上記の如く構成することにより、漢字の表示が不要な
場合は、漢字コードを読出すためのメモリ７に対するア
クセスサイクルを、プロセッサ１のリード／ライトサイ
クルに割当て、漢字を表示する場合も、同一漢字コード
を読出すためのメモリ７に対するアクセスサイクルを、
プロセッサ１のリード／ライトサイクルに割当てること
が可能となるため、従来プロセッサ１に割当てていたメ
モリ７に対するリード／ライトサイクルを削除すること
が出来る。従って、消費電流の節減と、メモリ７に対す
るアクセス時間のマージンを増大させることが出来る。

〔実施例〕

第２図は本発明の一実施例を示す回路のブロック図
で、第３図は第２図の動作を説明するタイムチャートで
ある。

サイクル切替回路17は、クロック発生回路10が送出す
るクロックに基づき、表示用アクセスタイミング発生回
路９が作成して送出するタイミングを基準として、セレ
クタ21を制御して、セレクト及びリードコマンド生成回
路18の送出するメモリ７に対するチップセレクト信号と
リードコマンドとをメモリ７に送出させる。

そして、アドレスインクリメント信号を表示用アドレ
スカウンタ19に送出し、セレクタ20を制御して、表示用
アドレスカウンタ19が前記アドレスインクリメント信号
に基づき、順次インクリメントして送出する表示用アド
レスをメモリ７に送出させる。

即ち、先ず第３図に示すサイクルで、メモリ７に対
して、メモリ７の第４図（ａ）に示す如きANKコード及
び属性データ記録領域の先頭アドレスを送出させる。

この表示用アドレスカウンタ19の送出するアドレスに
より、メモリ７から読出されたANKコードと属性データ
は、ラッチ回路15と16でラッチされ、ラッチ回路16にラ
ッチされた属性データの中の漢字表示ビットが漢字表示
有無判定回路12によりチェックされ、論理“1"であれ
ば、ラッチ回路15にラッチされたANKコードは文字発生
回路13に送出されない。

しかし、漢字表示有無判定回路12によりチェックされ
た漢字表示ビットが論理“0"であれば、ラッチ回路15に
ラッチされたANKコードは文字発生回路13に送出され、
このANKコードに対応するANK文字パターンが索引され、
表示パネル６のライン方向の８ビットのデータが駆動回
路14に送出される。

この時、クロック発生回路10が送出するクロックに基
づき、表示用アクセスタイミング発生回路９が作成して
送出するタイミングにより、駆動回路14は８ビットのデ
ータを表示パネル６に送出し、表示パネル６はライン方
向に８ビットを表示する。

漢字表示有無判定回路12は漢字表示ビットが論理“0"
の時、プロセッサアクセス可能タイミング生成回路11
に、プロセッサ１のメモリ７に対するアクセスが可能で
あることを通知し、プロセッサアクセス可能タイミング
生成回路11は表示用アクセスタイミング発生回路９の駆
動回路14に送出するタイミングを基準として、プロセッ
サリード／ライトタイミング調整回路８を経て、プロセ
ッサ１に対し、メモリ７に対するアクセスを許可する信
号を送出させる。

又、同時にプロセッサアクセス可能タイミング生成回
路11は、サイクル切替回路17に指示して、セレクタ20と
21を切替えさせ、プロセッサ１のアドレスバスをメモリ
７に接続させると共に、プロセッサ１の送出するリード
／ライトコマンドを伝送する信号線22をメモリ７に接続
させる。そして、表示用アドレスカウンタ19に送出する
アドレスインクリメント信号の送出を停止させる。

プロセッサ１は表示パネル６の表示内容を変更する必
要が発生すると、メモリ７に対するアクセスを実行しよ
うとするが、プロセッサリード／ライトタイミング調整
回路８が許可するまで、このアクセスを待っており、ア
クセスを許可されると、第３図（ａ）のに示すサイク
ルで、信号線22にライトコマンドを送出すると共に、ア
ドレスバスを経てメモリ７にアドレスを送出し、データ
バスを経て１ワードのデータを送出して、メモリ７に書
込ませる。

プロセッサリード／ライトタイミング調整回路８がメ
モリ７に対するアクセスを許可しても、プロセッサ１に
アクセスする必要が無い場合には、第３図（ａ）のに
示すこのアクセスサイクルにおけるメモリ７に対するア
クセスは実行されず、消費電流の節減となる。

サイクル切替回路17はプロセッサアクセス可能タイミ
ング生成回路11から、プロセッサ１に対するアクセスサ
イクルの終了を通知されると、セレクタ20と21を切替え
て、表示用アドレスカウンタ19の出力と、セレクト及び
リードコマンド生成回路18の出力をメモリ７に送出可能
とし、表示用アドレスカウンタ19にアドレスインクリメ
ント信号を送出する。

従って、セレクト及びリードコマンド生成回路18の送
出するメモリ７に対するチップセレクト信号とリードコ
マンドがメモリ７に送出され、表示用アドレスカウンタ
19がインクリメントしたアドレスは、第３図（ａ）の
に示すサイクルでメモリ７に送出されるため、第４図
（ａ）に示すANKコード及び属性データ記録領域に記録
されている次のANK文字のコードと属性データが読出さ
れる。

そして、ラッチ回路16に読出された属性データの漢字
表示ビットは、漢字表示有無判定回路12でチェックされ
るが、この時、漢字表示ビットが論理“0"であれば、前
記同様、ラッチ回路15にラッチされたANKコードが文字
発生回路13に送出される。

漢字表示有無判定回路12は漢字表示ビットが論理“0"
の時、前記同様、プロセッサアクセス可能タイミング生
成回路11にプロセッサ１のメモリ７に対するアクセスが
可能であることを通知するため、前記同様第３図（ａ）
のに示すサイクルで、プロセッサ１のメモリ７に対す
るアクセスが実行される。

又、プロセッサ１がメモリ７に対するアクセスを実行
しない場合、第３図（ａ）のに示すサイクルは消費電
流の節減となる。

第３図（ａ）の〜のサイクルは１フレームを構成
しており、次の１フレームも上記同様に動作する。従っ
て、上記の繰り返しにより、メモリ７のANKコード及び
属性データ記録領域に記録されているANKコードに対応
するANK文字が順次表示パネル６に表示されることとな
る。

漢字表示有無判定回路12は、第３図（ｂ）のに示す
サイクルで、前記同様にしてラッチ回路16に読出された
漢字表示ビットが論理“1"の時、ラッチ回路15にラッチ
されたANKコードの送出を禁止すると共に、プロセッサ
アクセス可能タイミング生成回路11を経てサイクル切替
回路17に通知し、表示用アドレスカウンタ19のメモリ７
に送出するアドレスを、第４図（ａ）の漢字コード記録
領域の先頭アドレスに切替えさせて、メモリ７に送出さ
せ、第３図（ｂ）のに示す次のサイクルで、メモリ７
から読出された漢字コードをラッチ回路15にラッチさせ
る。そして、この漢字コードを文字発生回路13に送出さ
せる。

従って、文字発生回路13から駆動回路14に漢字パター
ンの８ビットが送出され、前記同様にして表示パネル６
に表示される。この場合、漢字パターンがANK文字パタ
ーンの２倍の領域を持つとすると、漢字の左半分が表示
されることとなる。

従って、漢字表示有無判定回路12はラッチ回路15にラ
ッチされた漢字コードを保持させたままとし、プロセッ
サアクセス可能タイミング生成回路11を経てサイクル切
替回路17に通知し、表示用アドレスカウンタ19のメモリ
７に送出するアドレスを、第４図（ａ）のANKコード及
び属性データ記録領域に切替えさせると共に、アドレス
をインクリメントさせてメモリ７に送出させる。

従って、メモリ７からは第３図（ｂ）のに示す次の
サイクルで、次のANKコードと属性データが読出される
が、ラッチ回路15は漢字コードを保持したままであるた
め、ラッチ回路16に漢字表示ビットがラッチされる。し
かし、漢字表示有無判定回路12は、のサイクルで漢字
表示を指定されているため、ラッチ回路16にラッチされ
たこの漢字表示ビットの論理値は無視する。

そして、漢字表示有無判定回路12はラッチ回路15にラ
ッチしている漢字コードを文字発生回路13に送出させる
と共に、プロセッサアクセス可能タイミング生成回路11
に、プロセッサ１のメモリ７に対するアクセスが可能で
あることを通知する。

プロセッサアクセス可能タイミング生成回路11は表示
用アクセスタイミング発生回路９の駆動回路14に送出す
るタイミングを基準として、プロセッサリード／ライト
タイミング調整回路８を経て、プロセッサ１にメモリ７
に対するアクセスを許可する信号を送出させる。

プロセッサ１は表示パターン６の表示内容を変更する
必要が発生すると、メモリ７に対するアクセスを実行し
ようとするが、プロセッサリード／ライトタイミング調
整回路８が許可するまで、このアクセスを待っており、
アクセスを許可されると、前記同様、第３図（ｂ）の
に示すサイクルで、アドレスバスと前記同様に切替えら
れたセレクタ20を経てメモリ７にアドレスを送出し、デ
ータバスを経て１ワードの他を送出し、メモリ７に書込
ませる。

若し、プロセッサリード／ライトタイミング調整回路
８がメモリ７に対するアクセスを許可しても、プロセッ
サ１にアクセスする必要が無い場合、第３図（ｂ）の
に示すこのアクセスサイクルにおけるメモリ７に対する
アクセスが実行されず、消費電流の節減となる。

第３図（ｂ）の〜のサイクルは１フレームを構成
しており、次の１フレームも同期同様に動作するが、次
のフレームにおけるのサイクルでは、サイクル切替回
路17は表示用アドレスカウンタ19の第４図（ａ）に示す
漢字コード記録領域に送出するアドレスをインクリメン
トさせ、この漢字コード記録領域に記録されている次の
漢字コードを読出させる。従って、上記の繰り返しによ
り、メモリ７の漢字コード記録領域に記録されている漢
字コードに対応して、漢字が順次表示パネル６に表示さ
れることとなる。

本実施例では、１フレームが４サイクルとなるため、
従来の１フレームが５サイクルの場合に比し、メモリ７
に対するアクセス時間のマージンが向上すると共に、プ
ロセッサ１のリード／ライトに割当てたサイクルも、総
てプロセッサ１のアクセスが行われるわけでは無いた
め、消費電流が節減される。

〔発明の効果〕

以上説明した如く、本発明はメモリに対する無駄なア
クセスが無くなることによる消費電流の節減が可能とな
るため、電池等の寿命を長くすることが出来ると共に、
メモリに対するアクセス時間のマージンを増大させるこ
とが出来る。

【図面の簡単な説明】

第１図は本発明の原理を説明する図、 第２図は本発明の一実施例を示す回路のブロック図、 第３図は第２図の動作を説明するタイムチャート、 第４図は従来技術の一例を説明する図である。 図において、 １はプロセッサ、２は表示制御回路 ３は文字パターン発生手段、 ４は保持手段、５は割当手段、 ６は表示パネル、７はメモリ、 ８はプロセッサリード／ライトタイミング調整回路、 ９は表示用アクセスタイミング発生回路、 10はクロック発生回路、 11はプロセッサアクセス可能タイミング生成回路、 12は漢字表示有無判定回路、 13は文字発生回路、14は駆動回路、 15,16はラッチ回路、17はサイクル切替回路、 18はセレクト及びリードコマンド生成回路、 19は表示用アドレスカウンタ、 20,21はセレクタである。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】ANKコード及び属性データと、漢字コード
   と記憶するメモリ（７）と、該メモリ（７）からANKコ
   ード及び属性データか又は漢字コードを交互に読出し、
   該メモリ（７）から読出した属性データが漢字の表示を
   指示していない時は、読出したANKコードに基づき文字
   パターン発生手段（３）から読出させたANK文字パター
   ンを表示させ、該属性データが漢字の表示を指示してい
   た時は、読出した漢字コードに基づき文字パターン発生
   手段（３）から読出させた該ANK文字のＮ倍の領域を持
   つ漢字パターンを、該ANK文字表示のＮ倍のサイクルを
   使用して表示させる装置において、 該メモリ（７）から読出された漢字コードを保持する保
   持手段（４）と、 該メモリ（７）に対する漢字コードのアクセスサイクル
   を、プロセッサ（１）のリード／ライトサイクルに割当
   てる割当手段（５）とを設け、 前記属性データが漢字の表示を指示していない場合は、
   該メモリ（７）に対する漢字コードのアクセスサイクル
   を、該プロセッサ（１）のリード／ライトサイクルに割
   当て、前記属性データが漢字の表示を指示している場合
   は、該メモリ（７）に対する漢字コードのアクセスサイ
   クルを、Ｎサイクル毎に１回とし、残りの（Ｎ−１）サ
   イクルは前記保持手段（４）が保持する漢字コードを用
   いて、前記文字パターン発生手段（３）から漢字パター
   ンを読出させることにより、該メモリ（７）に対する該
   （Ｎ−１）サイクルは、該プロセッサ（１）のリード／
   ライトサイクルに割当てることを特徴とする表示用メモ
   リアクセス方式。