JPS61118792A - デイスプレイ装置 - Google Patents
デイスプレイ装置Info
- Publication number
- JPS61118792A JPS61118792A JP59240338A JP24033884A JPS61118792A JP S61118792 A JPS61118792 A JP S61118792A JP 59240338 A JP59240338 A JP 59240338A JP 24033884 A JP24033884 A JP 24033884A JP S61118792 A JPS61118792 A JP S61118792A
- Authority
- JP
- Japan
- Prior art keywords
- data
- display
- address
- memory
- written
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は表示画面上の１点に対応し、１ビット又はそ
れ以上のビット数の情報を保持するビットマツプメモリ
を具備したラスタースキャン形ディプレイ装置に関する
ものである。
れ以上のビット数の情報を保持するビットマツプメモリ
を具備したラスタースキャン形ディプレイ装置に関する
ものである。
従来のこの種のディスプレイ装置の一例として、第２図
の構成のものがあった。第２図において、（１）はＣＰ
Ｕアドレス、（２）は書込データ、（３）はセレクタ、
（４）はライト信号、（５）はビットマツプメモリ、（
８）は水平及び垂直表示アドレス、（７）はＣＲＴを示
すもので、該構成でなるディスプレイ装置においては次
のようにして動作する。
の構成のものがあった。第２図において、（１）はＣＰ
Ｕアドレス、（２）は書込データ、（３）はセレクタ、
（４）はライト信号、（５）はビットマツプメモリ、（
８）は水平及び垂直表示アドレス、（７）はＣＲＴを示
すもので、該構成でなるディスプレイ装置においては次
のようにして動作する。
すなわち、ＣＰＵアドレス（１）により書込データ（２
）が与えられ、この際、表示画面を乱さないため、セレ
クタ（３）により表示区間外のみＣＰＵがアクセス可能
として、ライト信号（４）によりビットマツプメモリ（
５）に任意のデータを書き込む。
）が与えられ、この際、表示画面を乱さないため、セレ
クタ（３）により表示区間外のみＣＰＵがアクセス可能
として、ライト信号（４）によりビットマツプメモリ（
５）に任意のデータを書き込む。
書込まれたデータを表示する際は水平及び垂直表示アド
レス（８）がセレクタ（３）を経由してビットマツ７’
メ−Ｔ−リ（５）に与えられラスタースキャン方向に従
いＣＲＴ（７）へ出方され表示される。
レス（８）がセレクタ（３）を経由してビットマツ７’
メ−Ｔ−リ（５）に与えられラスタースキャン方向に従
いＣＲＴ（７）へ出方され表示される。
表示を消去する際には１画面を生成するのと同様にＣＰ
ｕアドレス（１）により書込データ（２）をＯにしてビ
ットマツプメモリ（５）の全エリアに書込〔発明が解決
しようとする問題点〕 しかるに、上述した表示消去の際、従来装置においては
、書込まれたデータの有無にかかわらず全エリアにＯを
書込むので、ビットマツプメモリ（５）の消去時間が長
いと云う欠点があった。
ｕアドレス（１）により書込データ（２）をＯにしてビ
ットマツプメモリ（５）の全エリアに書込〔発明が解決
しようとする問題点〕 しかるに、上述した表示消去の際、従来装置においては
、書込まれたデータの有無にかかわらず全エリアにＯを
書込むので、ビットマツプメモリ（５）の消去時間が長
いと云う欠点があった。
この発明は、上記の欠点を除去するためになされたもの
で、ビットマツプメモリの消去を高速に行ない得るディ
スプレイ装置を提供するものである。
で、ビットマツプメモリの消去を高速に行ない得るディ
スプレイ装置を提供するものである。
この発明のディスプレイ装置は、書込みのあったビット
マツプメモリ ドマツプメモリの消去の際、書込データのあるエリアだ
けを消去する消去アドレス保持メモリを付加したもので
ある。
マツプメモリ ドマツプメモリの消去の際、書込データのあるエリアだ
けを消去する消去アドレス保持メモリを付加したもので
ある。
この発明にかかるディスプレイ装置によれば、消去アド
レス保持メモリは画面表示の際の水平及び垂直表示アド
レスをデータとし、表示データを書込イネーブル信号と
して書込んだアドレスのみを保持するので、該消去アド
レス保持メモリのデータに従いビットマツプメモリの書
込みデータのあるエリアだけを消去でき、メモリ消去時
間を従来例より格段的に短縮できる。
レス保持メモリは画面表示の際の水平及び垂直表示アド
レスをデータとし、表示データを書込イネーブル信号と
して書込んだアドレスのみを保持するので、該消去アド
レス保持メモリのデータに従いビットマツプメモリの書
込みデータのあるエリアだけを消去でき、メモリ消去時
間を従来例より格段的に短縮できる。
以下、この発明の一実施例を、第２図と同一部分は同一
符号を附して示す第１図について説明する。第１図にお
いて、（８）は図示しないＣＰｕからビットマツプメモ
リ（５）への書込みまたは消去の命令、（９）は該書込
みまたは消去命令によってＣＰｕアドレス側または後述
する消去アドレス保持メモリ（１１）が出力するアドレ
ス側のいずれかを選択するセレクタ、（１０）は上記Ｃ
ＰＵ命令（８）によって起動がかけられるアドレスカウ
ンタ、 （１１）は画 １１面表示の際の水平及び垂
直表示アドレスをデータとし１表示データを書込イネー
ブル信号として書込んだアドレスのみを保持する消去ア
ドレス保持メモリである。
符号を附して示す第１図について説明する。第１図にお
いて、（８）は図示しないＣＰｕからビットマツプメモ
リ（５）への書込みまたは消去の命令、（９）は該書込
みまたは消去命令によってＣＰｕアドレス側または後述
する消去アドレス保持メモリ（１１）が出力するアドレ
ス側のいずれかを選択するセレクタ、（１０）は上記Ｃ
ＰＵ命令（８）によって起動がかけられるアドレスカウ
ンタ、 （１１）は画 １１面表示の際の水平及び垂
直表示アドレスをデータとし１表示データを書込イネー
ブル信号として書込んだアドレスのみを保持する消去ア
ドレス保持メモリである。
上記第１図構成によれば次のように動作する。
ビットマツプメモリ（５）への書込みの際、ＣＰｕアド
レス（１）はＣＰｕの命令（８）によりセレクタ（８）
をＣＰｕアドレス側に設定する。 ＣＰｕアドレスはセ
レクタ（３）を経由してビットマツプメモリ（５）に与
えられ、書込データ（２）がライト信号（４）により書
込まれる。
レス（１）はＣＰｕの命令（８）によりセレクタ（８）
をＣＰｕアドレス側に設定する。 ＣＰｕアドレスはセ
レクタ（３）を経由してビットマツプメモリ（５）に与
えられ、書込データ（２）がライト信号（４）により書
込まれる。
表示の際は表示アドレス（８）がセレクタ（３）を経由
してビットマツプメモリ（５）に与えられラスタースキ
ャン方向に従い（：ＲＴ（７）へ出力表示されるととも
に、表示データがアドレスカウンタ（１０）のカウント
信号と消去アドレス保持メモリ（１１）の書込・ｆネー
ブル信号として与えられる。この際、表示データが“０
°ならば、アドレスカウンタ（ｌＯ）はカウントされず
、アドレス保持メモリ（１１）への書込みも起らない、
逆に、表示データ“ｌｏのとき、アドレスカウンタ（１
０）がカウントされアドレスが更新されるとともに、消
去アドレス保持メモリ（１１）に水平及び垂直表示アド
レス（６）が書込まれる。これを１画面表示する間続け
ることにより、表示画面において表示データのある、す
なわちビットマツプメモリ（５）に“ｌｏのデータが書
込まれたアドレスのみが表示アドレス順に、並べられた
形で消去アドレス保持メモリ（１１）へ格納される。
してビットマツプメモリ（５）に与えられラスタースキ
ャン方向に従い（：ＲＴ（７）へ出力表示されるととも
に、表示データがアドレスカウンタ（１０）のカウント
信号と消去アドレス保持メモリ（１１）の書込・ｆネー
ブル信号として与えられる。この際、表示データが“０
°ならば、アドレスカウンタ（ｌＯ）はカウントされず
、アドレス保持メモリ（１１）への書込みも起らない、
逆に、表示データ“ｌｏのとき、アドレスカウンタ（１
０）がカウントされアドレスが更新されるとともに、消
去アドレス保持メモリ（１１）に水平及び垂直表示アド
レス（６）が書込まれる。これを１画面表示する間続け
ることにより、表示画面において表示データのある、す
なわちビットマツプメモリ（５）に“ｌｏのデータが書
込まれたアドレスのみが表示アドレス順に、並べられた
形で消去アドレス保持メモリ（１１）へ格納される。
７１ｔｉ 方、ビットマツプメモリ（５）の消去の際は
。
。
ＣＰｕの命令（８）によりセレクタ（８）を消去アドレ
ス保持メモリ（１１）が出力するアドレス側に選択する
様にして、アドレスカウンタ（１０）へ起動をかける。
ス保持メモリ（１１）が出力するアドレス側に選択する
様にして、アドレスカウンタ（１０）へ起動をかける。
アドレスカウンタ（１０）は起動により消去アドレス保
持メモリ（１１）のアドレスのカウントを表示の時と逆
にカウントさせることにより、順にラスタースキャン方
向の逆方向で、書込データのあったビｙ ）マツプメモ
リ（５）のエリアを消去する。
持メモリ（１１）のアドレスのカウントを表示の時と逆
にカウントさせることにより、順にラスタースキャン方
向の逆方向で、書込データのあったビｙ ）マツプメモ
リ（５）のエリアを消去する。
これにより、ビットマツプメモリ（５）の書込のあった
エリアだけを消去することが可能となり、書込データが
少ない場合は特に高速に消去することが可能となる。
エリアだけを消去することが可能となり、書込データが
少ない場合は特に高速に消去することが可能となる。
なお、上記実施例の説明では表示１点に対し１ビットの
情報をもったビットマツプディスプレイ装置としたが、
複数のビットマツプメモリを持ち、１点に対して色や属
性を付加したビットマツプディスプレイ装置においても
、消去アドレス保持メモリは、１組あれば良い事は容易
に推測できる。
情報をもったビットマツプディスプレイ装置としたが、
複数のビットマツプメモリを持ち、１点に対して色や属
性を付加したビットマツプディスプレイ装置においても
、消去アドレス保持メモリは、１組あれば良い事は容易
に推測できる。
以上のように、この発明によれば、ビットマツプメモリ
を備えたラスタースキャン形ディスプレイ装置において
、表示データのあるアドレスのみを保持するメモリを備
えたので、ビットマツプメモリをクリアする時間を短縮
でき１、かつ画面の切換えを高速に行い得るという効果
を奏する。
を備えたラスタースキャン形ディスプレイ装置において
、表示データのあるアドレスのみを保持するメモリを備
えたので、ビットマツプメモリをクリアする時間を短縮
でき１、かつ画面の切換えを高速に行い得るという効果
を奏する。
第１図はこの発明の一実施例によるディスプレイ装置の
構成図、第２図は従来のディスプレイ装置の構成図であ
る。 図中、（１）はＣＰＵアドレス、（２）はｃｐｕの書込
データ、（３）はセレクタ、（４）はＣＰＵのライト信
号、（５）はビットマツプメモリ、（６）は水平及び垂
直表示信号、（７）はＣＲＴ 、 （８）はＣＰＵの命
令、（９）はセレクタ、 （１０）はアドレスカウンタ
、（１１）は消去アドレス保持メモリである。 なお、各図中、同一符号は同−又は相当部分を示す。
構成図、第２図は従来のディスプレイ装置の構成図であ
る。 図中、（１）はＣＰＵアドレス、（２）はｃｐｕの書込
データ、（３）はセレクタ、（４）はＣＰＵのライト信
号、（５）はビットマツプメモリ、（６）は水平及び垂
直表示信号、（７）はＣＲＴ 、 （８）はＣＰＵの命
令、（９）はセレクタ、 （１０）はアドレスカウンタ
、（１１）は消去アドレス保持メモリである。 なお、各図中、同一符号は同−又は相当部分を示す。
Claims (1)
- 表示画面上の１点に対応し、１ビット又はそれ以上のビ
ット数の情報を保持するビットマップメモリを具備した
ラスタースキャン形ディスプレイ装置において、画面表
示の際の水平及び垂直表示アドレスをデータとし、表示
データを書込イネーブル信号として書込んだアドレスの
みを保持する消去アドレス保持メモリを付加することに
より、表示データを保持しているビットマップメモリを
消去する際、上記消去アドレス保持メモリのデータに従
い上記ビットマップメモリの書込みデータのあるエリア
だけを消去することを特徴とするディスプレイ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59240338A JPS61118792A (ja) | 1984-11-14 | 1984-11-14 | デイスプレイ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59240338A JPS61118792A (ja) | 1984-11-14 | 1984-11-14 | デイスプレイ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61118792A true JPS61118792A (ja) | 1986-06-06 |
Family
ID=17057997
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59240338A Pending JPS61118792A (ja) | 1984-11-14 | 1984-11-14 | デイスプレイ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61118792A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6029210A (en) * | 1997-05-02 | 2000-02-22 | Fujitsu Limited | Memory initialization system selectively outputting a data between a normal data stored in the memory and a fixed value according to a registered access state |
-
1984
- 1984-11-14 JP JP59240338A patent/JPS61118792A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6029210A (en) * | 1997-05-02 | 2000-02-22 | Fujitsu Limited | Memory initialization system selectively outputting a data between a normal data stored in the memory and a fixed value according to a registered access state |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4278973A (en) | Video display terminal with partitioned screen | |
| JPH0443590B2 (ja) | ||
| JPS60145595A (ja) | 集積回路ランダム・アクセス・メモリ装置 | |
| US5477242A (en) | Display adapter for virtual VGA support in XGA native mode | |
| JPS61252590A (ja) | 表示装置 | |
| JPS5843035A (ja) | 記憶表示装置 | |
| JPH0713788B2 (ja) | 画像表示装置 | |
| JPS592079A (ja) | 画像記憶装置 | |
| JPS61118792A (ja) | デイスプレイ装置 | |
| US4988985A (en) | Method and apparatus for a self-clearing copy mode in a frame-buffer memory | |
| JPS61163383A (ja) | 情報処理装置 | |
| JPS60129789A (ja) | 表示アドレス管理装置 | |
| JPS63142390A (ja) | 表示装置 | |
| JP2928537B2 (ja) | Ｒａｍスキャン方式 | |
| JPS6221191A (ja) | 表示制御装置 | |
| JPS6122391A (ja) | 表示装置の複写制御方式 | |
| JPS6298390A (ja) | デイスプレイ装置 | |
| JPS59182495A (ja) | デイスプレイ装置 | |
| JPH0640260B2 (ja) | 記憶装置 | |
| JPS62267793A (ja) | ビツトマツプデイスプレイ装置 | |
| JPS5991486A (ja) | デイスプレイ装置 | |
| JPH0550013B2 (ja) | ||
| JPS62139581A (ja) | 図形表示装置 | |
| JPS6141186A (ja) | カラ−デ−タ同時書込み装置 | |
| JPS61188583A (ja) | フレ−ムメモリのアクセス装置 |