JPS5843035A - 記憶表示装置 - Google Patents
記憶表示装置Info
- Publication number
- JPS5843035A JPS5843035A JP14207781A JP14207781A JPS5843035A JP S5843035 A JPS5843035 A JP S5843035A JP 14207781 A JP14207781 A JP 14207781A JP 14207781 A JP14207781 A JP 14207781A JP S5843035 A JPS5843035 A JP S5843035A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- display
- processing section
- control processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は文字図形のデータをマイクロプロセッサ等の演
算処理部で処理した後１表示用のメモリに書込みディス
プレイによりドツト単位に着色し表示する記憶表示装置
に関するものである。
算処理部で処理した後１表示用のメモリに書込みディス
プレイによりドツト単位に着色し表示する記憶表示装置
に関するものである。
近年、マイクロプロセッサ等の発達によりデジタル処理
された文字図形を陰極線管等のディスプレイに表示する
ことが一般的になってきている。
された文字図形を陰極線管等のディスプレイに表示する
ことが一般的になってきている。
これらの表示装置の着色手段はある一定の領域ごとに着
色指定ができるものが多いψ；メモリの低価格化に伴い
ドツト単位の着色指定ができるものも出現している〇 これらのドツト単位着色の文字図形表示装置は３ Ｒ赤、Ｇ緑、Ｂ青の各色ごとにドツトバタンメモリを有
し、各々のメモリごとに演算処理部によりアクセスする
ことでデータが書込まれ、各々のメモリのブロックを表
示読出し時に一斉に読出すことで表示を行なっているが
、従来の手段では表示内容を消去する場合、演算処理部
によるアクセスでゼロ書込みを行なうか、あるいは表示
読出し時の処理によりすべてのメモリをクリアしていた
。
色指定ができるものが多いψ；メモリの低価格化に伴い
ドツト単位の着色指定ができるものも出現している〇 これらのドツト単位着色の文字図形表示装置は３ Ｒ赤、Ｇ緑、Ｂ青の各色ごとにドツトバタンメモリを有
し、各々のメモリごとに演算処理部によりアクセスする
ことでデータが書込まれ、各々のメモリのブロックを表
示読出し時に一斉に読出すことで表示を行なっているが
、従来の手段では表示内容を消去する場合、演算処理部
によるアクセスでゼロ書込みを行なうか、あるいは表示
読出し時の処理によりすべてのメモリをクリアしていた
。
この手段によれば特定の色メモリだけを消去する場合、
演算処理装置によるアクセスでしかできず演算処理の時
間効率を著しくそこねていた。
演算処理装置によるアクセスでしかできず演算処理の時
間効率を著しくそこねていた。
本発明は制御処理部内の演算処理部のプログラムによる
アクセスによらず表示読出し時と同じタイミングのアド
レス信号を用いメモリ選択部よりメモリの任意のブロッ
ク及び任意の双方向データバスバッファを選択しアドレ
ス単位に同一の任意のデータを書込むことでメモリのブ
ロックの消去処理等を可能とし、この処理の高速化及び
プログラムの効率化を目的とするものである。
アクセスによらず表示読出し時と同じタイミングのアド
レス信号を用いメモリ選択部よりメモリの任意のブロッ
ク及び任意の双方向データバスバッファを選択しアドレ
ス単位に同一の任意のデータを書込むことでメモリのブ
ロックの消去処理等を可能とし、この処理の高速化及び
プログラムの効率化を目的とするものである。
以下１本発明の一実施例を図面とともに説明すのブロッ
ク図である。
ク図である。
入力されてきたデータは制御処理部１で処理され、メモ
リ選択部？によりデータを書込むメモリ７ 、ｌ 、９
の任意のブロックを選択するとともにデータを書込む方
向に双方向データバスバッファ４．５．６が選択される
。この結果データは入力データバスバッファ３を通り、
Ｒ（赤色）信号双方向データバスバッファ４．Ｇ（緑色
）信号双方向データバスバッファ６及びＢ（青色）信号
双方向データバスバッファ６の内の任意に選択された双
方向データバスを通り、Ｒ信号メモリ？、Ｇ信号メモリ
８．及びＢ信号メモリ９の内の任意に選択されたメモリ
のブロックにアドレス信号切換器１０により制御処理部
１のアクセス時のアドレス信号に切換えられた時に書込
まれる。次に各メモリのブロックより表：不用信号とし
て読出す場合は制御処理部１の処理によシメモリ選択部
２はＲ２Ｇ、Ｂの各双方向データバスバッファを不通の
状態にし、かつＲ，Ｇ、Ｈの各メモリ７．８．９の６、
− すべてを読出し状態で選択し、アドレス信号切換器１ｏ
により表示読出しアドレス信号に切換えられた時にａ、
ａ、Ｂの各表示用信号が読出され。
リ選択部？によりデータを書込むメモリ７ 、ｌ 、９
の任意のブロックを選択するとともにデータを書込む方
向に双方向データバスバッファ４．５．６が選択される
。この結果データは入力データバスバッファ３を通り、
Ｒ（赤色）信号双方向データバスバッファ４．Ｇ（緑色
）信号双方向データバスバッファ６及びＢ（青色）信号
双方向データバスバッファ６の内の任意に選択された双
方向データバスを通り、Ｒ信号メモリ？、Ｇ信号メモリ
８．及びＢ信号メモリ９の内の任意に選択されたメモリ
のブロックにアドレス信号切換器１０により制御処理部
１のアクセス時のアドレス信号に切換えられた時に書込
まれる。次に各メモリのブロックより表：不用信号とし
て読出す場合は制御処理部１の処理によシメモリ選択部
２はＲ２Ｇ、Ｂの各双方向データバスバッファを不通の
状態にし、かつＲ，Ｇ、Ｈの各メモリ７．８．９の６、
− すべてを読出し状態で選択し、アドレス信号切換器１ｏ
により表示読出しアドレス信号に切換えられた時にａ、
ａ、Ｂの各表示用信号が読出され。
映像信号変換部に取込まれ映像信号として出力され陰極
線管ディスプレイ１２に表示される。各メモリ７ 、８
、９の内容を制御処理部１に読出す場合は、制御処理
部１の処理によりメモリ選択部２′はデータバス上での
データの衝突をさけるために任意のメモリをひとつ選択
し、同時に双方向データバスバッファ４，５．６の任意
のひとつを読出し方向に選択し、アドレス信号切換器１
ｏにより制御処理部１のアクセス時のアドレス信号に切
換えられた時にデータは出力データバスバッファ１３を
通じて読出される。次に任意のメモリ７．８゜９の内容
をアドレス単位にすべて同じデータを書込む場合は、制
御処理部１よりデータをラッチするレジスタ１４に対し
任意のデータを記憶させ。
線管ディスプレイ１２に表示される。各メモリ７ 、８
、９の内容を制御処理部１に読出す場合は、制御処理
部１の処理によりメモリ選択部２′はデータバス上での
データの衝突をさけるために任意のメモリをひとつ選択
し、同時に双方向データバスバッファ４，５．６の任意
のひとつを読出し方向に選択し、アドレス信号切換器１
ｏにより制御処理部１のアクセス時のアドレス信号に切
換えられた時にデータは出力データバスバッファ１３を
通じて読出される。次に任意のメモリ７．８゜９の内容
をアドレス単位にすべて同じデータを書込む場合は、制
御処理部１よりデータをラッチするレジスタ１４に対し
任意のデータを記憶させ。
−かつレジスタ１４を出力状態にしメモリ選択部２によ
り一斉書込みを行いたい任意のメモリ及び任意の双方向
データバスバッファを書込み方向に選考を表示読出し側
に固定することで可能となる０こ、の場合にレジスタ１
４に書込むデータをゼロとすると任意のメモリの内容を
消去したことになる。
り一斉書込みを行いたい任意のメモリ及び任意の双方向
データバスバッファを書込み方向に選考を表示読出し側
に固定することで可能となる０こ、の場合にレジスタ１
４に書込むデータをゼロとすると任意のメモリの内容を
消去したことになる。
なお、上述の実施例では入力データバスバッファ３と出
力データバスバッファ１３をわけて書いたが双方向デー
タバスバッファとした場合も、メモリ？、８．９をＲ，
Ｇ、Ｂの三色としたがそれ以外の信号のメモリを同様な
配列した場合も、ＲｌＧ、Ｈの三色ではなく複数のドツ
トバタンメモリとした場合も、及びレジスタをデータバ
スを一斉書込み時にグランドに接地するスイッチに置換
えた場合も、いずれの場合も本発明に含まれ同様な作用
、効果が得られることは言うまでもない。
力データバスバッファ１３をわけて書いたが双方向デー
タバスバッファとした場合も、メモリ？、８．９をＲ，
Ｇ、Ｂの三色としたがそれ以外の信号のメモリを同様な
配列した場合も、ＲｌＧ、Ｈの三色ではなく複数のドツ
トバタンメモリとした場合も、及びレジスタをデータバ
スを一斉書込み時にグランドに接地するスイッチに置換
えた場合も、いずれの場合も本発明に含まれ同様な作用
、効果が得られることは言うまでもない。
以上の説明からも明らかな様に１本発明は制御処理部で
メモリ選択部を介し、Ｘ各々メモリと各々双方向データ
バスバッファを個々に制御する方法をとりかつ各々の双
方向データバスバッファのデータバスラインに入力デー
タバスバッファ、出力データバスバッファ、及びレジス
タを介し制御処７ 理部のデータパスラインとを結ぶという構成をとったた
めに同じアドレス設定をしたメモリブロックの任意のブ
ロックと制御処理部でアクセスができ、かつ表示読出し
時にも任意のブロックに対し任意のデータが表示読出し
タイミングのアドレス信号で書込め、そのことにより制
御処理部のプログラム負担が減少しかつ処理の高速化が
企れるというきわめてすぐれた効果を得る仁とができる
。
メモリ選択部を介し、Ｘ各々メモリと各々双方向データ
バスバッファを個々に制御する方法をとりかつ各々の双
方向データバスバッファのデータバスラインに入力デー
タバスバッファ、出力データバスバッファ、及びレジス
タを介し制御処７ 理部のデータパスラインとを結ぶという構成をとったた
めに同じアドレス設定をしたメモリブロックの任意のブ
ロックと制御処理部でアクセスができ、かつ表示読出し
時にも任意のブロックに対し任意のデータが表示読出し
タイミングのアドレス信号で書込め、そのことにより制
御処理部のプログラム負担が減少しかつ処理の高速化が
企れるというきわめてすぐれた効果を得る仁とができる
。
図は本発明の一実施例における記憶表示装置のブロック
線図である。 １・・・・・・制御処理部、２・・・・・・メモリ選択
部。 ３・・・・・入力データバスバッファ、４，５．６・・
・・・・・双方向データバスバッファ、７，８，９・・
・・・・・メモリ、１０・・・・・・アドレス信号切換
器。 １１・・・・・映像信号変換部、１２・・・・・・ディ
スプレイ％１３・・・・・出力データバスバラ７７．１
４・・・・・・レジスタ。
線図である。 １・・・・・・制御処理部、２・・・・・・メモリ選択
部。 ３・・・・・入力データバスバッファ、４，５．６・・
・・・・・双方向データバスバッファ、７，８，９・・
・・・・・メモリ、１０・・・・・・アドレス信号切換
器。 １１・・・・・映像信号変換部、１２・・・・・・ディ
スプレイ％１３・・・・・出力データバスバラ７７．１
４・・・・・・レジスタ。
Claims (1)
- 演算処理部および基本信号発生部とからなる制御処理部
と、共通のアドレスを有する複数個のブロックにわけら
れた文字図形情報を記憶するためのメモリと、このメモ
リの任意のブロックを選択するためのメモリ選択部と、
このメモリの各ブロックと制御処理部との間のデータの
入出力を制御するための各メモリに対応する双方向デー
タノ（スバッファと、上記制御処理部のアクセス時のア
ドレス信号とディスプレイへの表示読出し時のアドレス
信号とを切換え上記メモリへ供給するための゛アドレス
信号切換器と、メモリの任意のブロックへ一斉書込みを
行なうためのデータを記憶するためのレジスタと、各双
方向データノくスノくツファと制御処理部とのデータの
チクセスを行なうための書込み用データバスバッファお
よび読出し用データバスバッファとを備え、上記制御処
理部は上記メモリの任意のブロックと書込み読出しのア
クセスが可能であり、ディスプレイへの表示読出し時に
は上記メモリすべてのブロックが表示読出しされ、かつ
上記メモリの任意のブロックに上記レジスタに記憶され
たデータを各アドレスごとに表示読出し時と同じタイミ
ングで書込むことが可・能であることを特徴とする記憶
表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14207781A JPS5843035A (ja) | 1981-09-08 | 1981-09-08 | 記憶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14207781A JPS5843035A (ja) | 1981-09-08 | 1981-09-08 | 記憶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5843035A true JPS5843035A (ja) | 1983-03-12 |
| JPS6315615B2 JPS6315615B2 (ja) | 1988-04-05 |
Family
ID=15306894
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14207781A Granted JPS5843035A (ja) | 1981-09-08 | 1981-09-08 | 記憶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5843035A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6079394A (ja) * | 1983-10-06 | 1985-05-07 | カシオ計算機株式会社 | カラ−グラフイツク表示装置 |
| JPS6080896A (ja) * | 1983-10-11 | 1985-05-08 | ソニー株式会社 | メモリ制御回路 |
| JPS617882A (ja) * | 1984-06-21 | 1986-01-14 | 富士通テン株式会社 | 表示装置におけるビデオメモリ書込み器 |
| US5540131A (en) * | 1994-10-27 | 1996-07-30 | Yamaha Corporation | Foot pedal for a drum |
| US5557054A (en) * | 1994-11-15 | 1996-09-17 | Yamaha Corporation | Foot pedal for a drum |
| US5659144A (en) * | 1994-11-15 | 1997-08-19 | Yamaha Corporation | Foot pedal for a drum |
| US5798472A (en) * | 1995-05-22 | 1998-08-25 | Yamaha Corporation | Drum beater for bass drum equipped with exactly adjustable return spring regulator |
| US5936177A (en) * | 1996-07-25 | 1999-08-10 | Yamaha Corporation | Foot pedal for drum set |
| US6509518B2 (en) | 2000-07-26 | 2003-01-21 | Yamaha Corporation | Connecting device for a drum set |
| US6765141B2 (en) | 2002-02-28 | 2004-07-20 | Yamaha Corporation | Foot pedal for drum |
| US6900380B2 (en) | 2002-02-22 | 2005-05-31 | Yamaha Corporation | Foot pedal for drum |
-
1981
- 1981-09-08 JP JP14207781A patent/JPS5843035A/ja active Granted
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6079394A (ja) * | 1983-10-06 | 1985-05-07 | カシオ計算機株式会社 | カラ−グラフイツク表示装置 |
| JPS6080896A (ja) * | 1983-10-11 | 1985-05-08 | ソニー株式会社 | メモリ制御回路 |
| JPH0535434B2 (ja) * | 1983-10-11 | 1993-05-26 | Sony Corp | |
| JPS617882A (ja) * | 1984-06-21 | 1986-01-14 | 富士通テン株式会社 | 表示装置におけるビデオメモリ書込み器 |
| US5540131A (en) * | 1994-10-27 | 1996-07-30 | Yamaha Corporation | Foot pedal for a drum |
| US5557054A (en) * | 1994-11-15 | 1996-09-17 | Yamaha Corporation | Foot pedal for a drum |
| US5659144A (en) * | 1994-11-15 | 1997-08-19 | Yamaha Corporation | Foot pedal for a drum |
| US5798472A (en) * | 1995-05-22 | 1998-08-25 | Yamaha Corporation | Drum beater for bass drum equipped with exactly adjustable return spring regulator |
| US5936177A (en) * | 1996-07-25 | 1999-08-10 | Yamaha Corporation | Foot pedal for drum set |
| US6509518B2 (en) | 2000-07-26 | 2003-01-21 | Yamaha Corporation | Connecting device for a drum set |
| US6900380B2 (en) | 2002-02-22 | 2005-05-31 | Yamaha Corporation | Foot pedal for drum |
| US6765141B2 (en) | 2002-02-28 | 2004-07-20 | Yamaha Corporation | Foot pedal for drum |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6315615B2 (ja) | 1988-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5299309A (en) | Fast graphics control system capable of simultaneously storing and executing graphics commands | |
| US5129059A (en) | Graphics processor with staggered memory timing | |
| US4613852A (en) | Display apparatus | |
| US5909225A (en) | Frame buffer cache for graphics applications | |
| JPH0375873B2 (ja) | ||
| US4419661A (en) | Dual cathode-ray tube display system for text editing | |
| JPS5843035A (ja) | 記憶表示装置 | |
| US4591845A (en) | Character and graphic signal generating apparatus | |
| EP0093954A2 (en) | Image display memory unit | |
| JPH067304B2 (ja) | 図形処理装置 | |
| JPS6061790A (ja) | 表示用制御回路 | |
| EP0121453B1 (en) | System for displaying data on a video screen in graphical mode | |
| JPH0361199B2 (ja) | ||
| JPH0544680B2 (ja) | ||
| US5745104A (en) | Palette control circuit | |
| JPS62236076A (ja) | フレ−ムバツフアメモリアクセス方式 | |
| JPH037989A (ja) | 表示データ制御方式 | |
| JPS63178294A (ja) | 図形表示装置 | |
| JPS60144790A (ja) | グラフイツクデイスプレイ装置 | |
| KR910003527A (ko) | 비디오 그래픽 디스플레이 메모리 스위즐 논리 회로 및 방법 | |
| JPS62254185A (ja) | 図形表示装置 | |
| JPH083700B2 (ja) | カラ−表示画面の切替方式 | |
| JPH0469908B2 (ja) | ||
| JPS61118792A (ja) | デイスプレイ装置 | |
| JPH04340633A (ja) | 画像メモリ消去方法 |