JPH0570833B2 - - Google Patents
Info
- Publication number
- JPH0570833B2 JPH0570833B2 JP59212488A JP21248884A JPH0570833B2 JP H0570833 B2 JPH0570833 B2 JP H0570833B2 JP 59212488 A JP59212488 A JP 59212488A JP 21248884 A JP21248884 A JP 21248884A JP H0570833 B2 JPH0570833 B2 JP H0570833B2
- Authority
- JP
- Japan
- Prior art keywords
- display
- register
- graphic
- memory
- frame memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000015654 memory Effects 0.000 claims description 72
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 5
- 239000000872 buffer Substances 0.000 description 9
- 230000006870 function Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 2
- 230000009466 transformation Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、ラスタスキヤン形グラフイツクデイ
スプレイ装置、特に複数のデイスプレイ部に互い
に独立な画面表示を行わせてなるデイスプレイ装
置に関する。
スプレイ装置、特に複数のデイスプレイ部に互い
に独立な画面表示を行わせてなるデイスプレイ装
置に関する。
ラスタスキヤン形グラフイツク装置の従来例を
第5図に示す。このグラフイツク装置は、CPU
1、主メモリ2、補助メモリ3、入力装置用イン
ターフエース4、キーボード40、タブレツト4
1、グラフイツク本体部11より成る。
第5図に示す。このグラフイツク装置は、CPU
1、主メモリ2、補助メモリ3、入力装置用イン
ターフエース4、キーボード40、タブレツト4
1、グラフイツク本体部11より成る。
グラフイツク本体部11以外の構成要素は、該
本体部11よりも上位に位置付けられ、いわゆる
ホスト装置として機能する。
本体部11よりも上位に位置付けられ、いわゆる
ホスト装置として機能する。
更に、システムバス12は、このバスに接続さ
れる各種々の構成要素間の信号伝送(アドレス、
データ、制御信号等)を行う。
れる各種々の構成要素間の信号伝送(アドレス、
データ、制御信号等)を行う。
CPU1は、主メモリ2に格納されたプログラ
ムに従つて各種の処理を行う。主メモリ2は、該
プログラムの他に各種のデータ格納用に使用す
る。補助メモリ3は、各種のデータの格納及び使
用予定の各種のプログラムの格納を行う。キーボ
ード40は、操作員による各種の入力情報の入力
器であり、タブレツトも同様な機能を果す。
ムに従つて各種の処理を行う。主メモリ2は、該
プログラムの他に各種のデータ格納用に使用す
る。補助メモリ3は、各種のデータの格納及び使
用予定の各種のプログラムの格納を行う。キーボ
ード40は、操作員による各種の入力情報の入力
器であり、タブレツトも同様な機能を果す。
デイスプレイ本体部11は、セグメントバツフ
ア5、インターフエース6、グラフイツクプロセ
ツサ7、フレームメモリ8、ビデオ信号発生部
9、デイスプレイ10より成る。
ア5、インターフエース6、グラフイツクプロセ
ツサ7、フレームメモリ8、ビデオ信号発生部
9、デイスプレイ10より成る。
セグメントバツフア5は、図形表示コマンド群
を記憶する。この図形表示コマンド群は、CPU
1が処理により作成したものである。
を記憶する。この図形表示コマンド群は、CPU
1が処理により作成したものである。
グラフイツクプロセツサ7は、セグメントバツ
フア5内に格納した図形表示コマンドを解読して
座標変換、クリツピング、各種図形発生の処理を
行う。
フア5内に格納した図形表示コマンドを解読して
座標変換、クリツピング、各種図形発生の処理を
行う。
フレームメモリ8は、グラフイツクメモリ7が
発生した図形データを一時的に記憶する。このフ
レームメモリ8は、4枚のメモリプレーンより成
る。
発生した図形データを一時的に記憶する。このフ
レームメモリ8は、4枚のメモリプレーンより成
る。
ビデオ信号発生部9は、フレームメモリ8から
出力した図形データをビデオ信号に変換する。デ
イスプレイ10は、CRTより成り、ラスタ走査
形であり、ビデオ信号発生部9のビデオ信号を表
示する。
出力した図形データをビデオ信号に変換する。デ
イスプレイ10は、CRTより成り、ラスタ走査
形であり、ビデオ信号発生部9のビデオ信号を表
示する。
かかる従来例を改良して図形処理能力の向上を
はかつた第2の従来例を第6図に示す。デイスプ
レイ本体部11の他に、同一内部構成より成るデ
イスプレイ本体部11Aを設けた。このデイスプ
レイ本体部11と11Aとは、完全に並列な接続
をなす。この構成としたことによつて、単なる直
線、円等の基礎的図形の発生のみならず、複雑な
図形のぬりつぶし機能、複雑な座標変換機能(座
標回転、論理演算を含む座標移動、拡大、縮少
等)、クリツピング機能(ウインドを設けて、ウ
インドの規定わく外のはみ出し部分を消去する機
能等)が実現できた。この場合、グラフイツクデ
イスプレイ7,7Aは、オペレータの会話処理に
耐えられる位の高速性が必要であり、この点では
ホストCPU1と同様な高速性を必要とすること
になる。
はかつた第2の従来例を第6図に示す。デイスプ
レイ本体部11の他に、同一内部構成より成るデ
イスプレイ本体部11Aを設けた。このデイスプ
レイ本体部11と11Aとは、完全に並列な接続
をなす。この構成としたことによつて、単なる直
線、円等の基礎的図形の発生のみならず、複雑な
図形のぬりつぶし機能、複雑な座標変換機能(座
標回転、論理演算を含む座標移動、拡大、縮少
等)、クリツピング機能(ウインドを設けて、ウ
インドの規定わく外のはみ出し部分を消去する機
能等)が実現できた。この場合、グラフイツクデ
イスプレイ7,7Aは、オペレータの会話処理に
耐えられる位の高速性が必要であり、この点では
ホストCPU1と同様な高速性を必要とすること
になる。
この従来例によれば、グラフイツクプロセツサ
を2台必要とする欠点がある。特に、上述の如く
グラフイツクプロセツサは、高速処理及び複雑な
処理を必要とするため、価格が大である。
を2台必要とする欠点がある。特に、上述の如く
グラフイツクプロセツサは、高速処理及び複雑な
処理を必要とするため、価格が大である。
尚、複数のフレーム(リフレツシユ)メモリを
有し、表示を行なう例として特開昭55−103634号
があるがプロセツサとの対応関係については、何
等提案されていない。
有し、表示を行なう例として特開昭55−103634号
があるがプロセツサとの対応関係については、何
等提案されていない。
本発明の目的は、グラフイツクプロセツサの数
を増加させることなく、複雑な処理を可能とした
デイスプレイ装置を提供するものである。
を増加させることなく、複雑な処理を可能とした
デイスプレイ装置を提供するものである。
本発明は、グラフイツクプロセツサを共有化さ
せた点にある。この際、フレームメモリからデイ
スプレイに至るまでの構成要素は、2群あり、そ
のいずれを選択するかは、ホストCPUによつて
行い、選択した一群に対してグラフイツクプロセ
ツサが処理結果を出力することになる。
せた点にある。この際、フレームメモリからデイ
スプレイに至るまでの構成要素は、2群あり、そ
のいずれを選択するかは、ホストCPUによつて
行い、選択した一群に対してグラフイツクプロセ
ツサが処理結果を出力することになる。
第1図は本発明のデイスプレイ装置の実施例を
示す。このデイスプレイ装置は、第6図の構成と
以下の点で異なる。
示す。このデイスプレイ装置は、第6図の構成と
以下の点で異なる。
グラフイツクプロセツサ7は、1個でよい。フ
レームメモリ8Bは、第6図のフレームメモリ8
と8Aとを併せた容量を持ち、8枚のメモリプレ
ーンより成る。ビデオ信号発生部は第5図と同じ
く2台のビデオ信号発生部9,9Aより成る。デ
イスプレイも第6図と同じく2台のデイスプレイ
10,10Aより成る。更に、セグメントバツフ
アも、第6図と同じく2台のセグメントバツフア
5,5Aより成る。1台のバツフアでもよい。
レームメモリ8Bは、第6図のフレームメモリ8
と8Aとを併せた容量を持ち、8枚のメモリプレ
ーンより成る。ビデオ信号発生部は第5図と同じ
く2台のビデオ信号発生部9,9Aより成る。デ
イスプレイも第6図と同じく2台のデイスプレイ
10,10Aより成る。更に、セグメントバツフ
アも、第6図と同じく2台のセグメントバツフア
5,5Aより成る。1台のバツフアでもよい。
更に、グラフイツクプロセツサ7には、第2図
に示すように幾つかの回路要素を付加した(後
述)。
に示すように幾つかの回路要素を付加した(後
述)。
その他にあつて、ホスト側が、CPU1、主メ
モリ2、補助メモリ3、入力装置インターフエー
ス4、キーボード40、タブレツト41を持つて
いる点は第2図と変らない。
モリ2、補助メモリ3、入力装置インターフエー
ス4、キーボード40、タブレツト41を持つて
いる点は第2図と変らない。
第2図は、グラフイツクプロセツサ7とフレー
ムメモリ8Bとの関係を含めた詳細実施例図であ
る。
ムメモリ8Bとの関係を含めた詳細実施例図であ
る。
第2図で、グラフイツクプロセツサ7は、マイ
クロプロセツサ13、ワークメモリ14、画素デ
ータレジスタ15、マスクレジスタ16、アンド
ゲート群17より成る。
クロプロセツサ13、ワークメモリ14、画素デ
ータレジスタ15、マスクレジスタ16、アンド
ゲート群17より成る。
ワークメモリ14は、デイスプレイ指定レジス
タ18、面指定レジスタ19より成る。デイスプ
レイ指定レジスタ18は、2つのデイスプレイ1
0,10Aの中で表示すべきデイスプレイを選択
する。1ワードは8ビツトより成り、上位4ビツ
トがオール“1”で、デイスプレイ10を選択
し、下位4ビツトがオール“1”でデイスプレイ
10Aを選択する。
タ18、面指定レジスタ19より成る。デイスプ
レイ指定レジスタ18は、2つのデイスプレイ1
0,10Aの中で表示すべきデイスプレイを選択
する。1ワードは8ビツトより成り、上位4ビツ
トがオール“1”で、デイスプレイ10を選択
し、下位4ビツトがオール“1”でデイスプレイ
10Aを選択する。
面指定レジスタ19は、1ワードが8ビツトの
レジスタであり、各ビツトはフレームメモリ8B
の8個のメモリプレーンに対応する。従つて、
“1”となつているビツトに対しては、このビツ
ト位置対応のメモリプレーンを指定することとな
る。
レジスタであり、各ビツトはフレームメモリ8B
の8個のメモリプレーンに対応する。従つて、
“1”となつているビツトに対しては、このビツ
ト位置対応のメモリプレーンを指定することとな
る。
ワークメモリ14は、このデイスプレイ指定レ
ジスタ18、面指定レジスタ19以外に各種のレ
ジスタより成るが、本実施例には直接関係しない
ため、詳細は省略する。
ジスタ18、面指定レジスタ19以外に各種のレ
ジスタより成るが、本実施例には直接関係しない
ため、詳細は省略する。
画素データレジスタ15は、画素(ドツト)単
位の表示内容をラツチする。表示であれば“1”、
表示せずであれば“0”となる。この画素データ
レジスタ15の内容とレジスタ18と19とで定
まる色指定情報とにより、表示すべき色指定表示
データを得る。この表示すべき色指定表示データ
は一旦フレームメモリ8Bに書込まれ、次いでデ
イスプレイ10又は10Aに表示される。
位の表示内容をラツチする。表示であれば“1”、
表示せずであれば“0”となる。この画素データ
レジスタ15の内容とレジスタ18と19とで定
まる色指定情報とにより、表示すべき色指定表示
データを得る。この表示すべき色指定表示データ
は一旦フレームメモリ8Bに書込まれ、次いでデ
イスプレイ10又は10Aに表示される。
ワークメモリ14へのデータの書込み及び読出
1は、マイクロプロセツサ13が実行する。
1は、マイクロプロセツサ13が実行する。
フレームメモリ8Bは、8枚のメモリプレーン
8a〜8jより成る。メモリプレーン8a〜8d
がデイスプレイ10A用であり、メモリプレーン
8eから8jがデイスプレイ10A用である。メ
モリプレーン8a〜8dは、デイスプレイ10へ
の表示データ、特に色指定を含んだデイスプレイ
10への表示データである。メモリプレーン8e
〜8jは、デイスプレイ10Aへの色指定を含ん
だ表示データである。
8a〜8jより成る。メモリプレーン8a〜8d
がデイスプレイ10A用であり、メモリプレーン
8eから8jがデイスプレイ10A用である。メ
モリプレーン8a〜8dは、デイスプレイ10へ
の表示データ、特に色指定を含んだデイスプレイ
10への表示データである。メモリプレーン8e
〜8jは、デイスプレイ10Aへの色指定を含ん
だ表示データである。
フレームメモリ8Bでの色指定表示データにつ
いて説明する。メモリプレーン8a〜8dは、そ
れぞれ1表示フレーム用の容量を持つ。デイスプ
レイ10が、m×nドツトのドツトに分割されて
いるとすると、メモリプレーン8a〜8dのそれ
ぞれは、m×nドツトのアドレス、即ち、m×n
個のアドレスを持つ。各アドレスは、4ビツトデ
ータを色指定表示データとする。メモリプレーン
8aが第1ビツトを格納し、メモリプレーン8b
が第2ビツト、メモリプレーン8cが第3ビツ
ト、メモリプレーン8dが第4ビツトを格納す
る。この4ビツトデータは、表示すべき色を示す
ことになる。従つて、4ビツトデータによれば、
16種類の色を指定できることとなる。
いて説明する。メモリプレーン8a〜8dは、そ
れぞれ1表示フレーム用の容量を持つ。デイスプ
レイ10が、m×nドツトのドツトに分割されて
いるとすると、メモリプレーン8a〜8dのそれ
ぞれは、m×nドツトのアドレス、即ち、m×n
個のアドレスを持つ。各アドレスは、4ビツトデ
ータを色指定表示データとする。メモリプレーン
8aが第1ビツトを格納し、メモリプレーン8b
が第2ビツト、メモリプレーン8cが第3ビツ
ト、メモリプレーン8dが第4ビツトを格納す
る。この4ビツトデータは、表示すべき色を示す
ことになる。従つて、4ビツトデータによれば、
16種類の色を指定できることとなる。
以上の考え方は、メモリプレーン8e〜8jに
ついても同じである。
ついても同じである。
面指定レジスタ19の上位4ビツトの内容がメ
モリプレーン8a〜8dでの色指定表示データと
なり、下位4ビツトの内容がメモリプレーン8e
〜8jでの色指定表示データとなる。更に、この
メモリプレーン8a〜8dの選択は、デイスプレ
イ指定メモリ18の上位4ビツトがオール“1”
で行い、メモリプレーン8e〜8jの選択は、デ
イスプレイ指定メモリ18の下位4ビツトがオー
ル“1”で行う。
モリプレーン8a〜8dでの色指定表示データと
なり、下位4ビツトの内容がメモリプレーン8e
〜8jでの色指定表示データとなる。更に、この
メモリプレーン8a〜8dの選択は、デイスプレ
イ指定メモリ18の上位4ビツトがオール“1”
で行い、メモリプレーン8e〜8jの選択は、デ
イスプレイ指定メモリ18の下位4ビツトがオー
ル“1”で行う。
フレームメモリ8Bのアドレス指定は、X座標
アドレスレジスタ21とY座標アドレスレジスタ
20との組合せによつて行う。このアドレス指定
は、ラスタスキヤン方式によつて行う。
アドレスレジスタ21とY座標アドレスレジスタ
20との組合せによつて行う。このアドレス指定
は、ラスタスキヤン方式によつて行う。
さて、動作を説明する。
主メモリ2内に格納されたアプリケーシヨンプ
ログラムに従つて、CPU1は、図形に対応する
図形コマンド群を作成し、セグメントバツフア
5,5Aに書込む。CPU1は、その後、グラフ
イツクプロセツサ7に対して上記図形を表示する
デイスプレイの指定(デイスプレイ指定レジスタ
18の内容指定に相当)、及び色の指定(面指定
レジスタ19の内容指定に相当)を行う。この指
定後グラフイツクプロセツサ7を起動する。
ログラムに従つて、CPU1は、図形に対応する
図形コマンド群を作成し、セグメントバツフア
5,5Aに書込む。CPU1は、その後、グラフ
イツクプロセツサ7に対して上記図形を表示する
デイスプレイの指定(デイスプレイ指定レジスタ
18の内容指定に相当)、及び色の指定(面指定
レジスタ19の内容指定に相当)を行う。この指
定後グラフイツクプロセツサ7を起動する。
起動指令を受けてグラフイツクプロセツサ7内
のマイクロプロセツサ13は、セグメントバツフ
ア5,5A内より図形コマンドを1個ずつ読出
し、解釈しながら座標変換、クリツピング等の処
理を含めて図形データを発生させる。この図形デ
ータは、画素データレジスタ15にラツチされ
る。一方、マイクロプロセツサ13は、指定レジ
スタ18と19の内容を読出し、ビツト対応に論
理積をとる。この結果、指定レジスタ18の中
で、上位か下位のオール“1”の部分に相当する
面指定レジスタ19の内容をそのまま出力する。
この論理積の出力は、マスクレジスタ16にラツ
チされる。
のマイクロプロセツサ13は、セグメントバツフ
ア5,5A内より図形コマンドを1個ずつ読出
し、解釈しながら座標変換、クリツピング等の処
理を含めて図形データを発生させる。この図形デ
ータは、画素データレジスタ15にラツチされ
る。一方、マイクロプロセツサ13は、指定レジ
スタ18と19の内容を読出し、ビツト対応に論
理積をとる。この結果、指定レジスタ18の中
で、上位か下位のオール“1”の部分に相当する
面指定レジスタ19の内容をそのまま出力する。
この論理積の出力は、マスクレジスタ16にラツ
チされる。
図では、デイスプレイ指定レジスタ18の内容
は“00001111”、面指定レジスタ19の内容は
“11001001”とした。この両者の論理積は
“00001001”となる。この“00001001”がマスク
レジスタ16に格納される。
は“00001111”、面指定レジスタ19の内容は
“11001001”とした。この両者の論理積は
“00001001”となる。この“00001001”がマスク
レジスタ16に格納される。
アンドゲート群17は、画素データレジスタ1
5のラツチ内容を一方の入力信号として印加して
なる。従つて、レジスタ15の内容が“1”であ
れば、上述の例では“00001001”がアンドゲート
群17の出力となり、レジスタ15の内容が
“0”であれば、上述の例では“00000000”がア
ンドゲート無17の出力となる。
5のラツチ内容を一方の入力信号として印加して
なる。従つて、レジスタ15の内容が“1”であ
れば、上述の例では“00001001”がアンドゲート
群17の出力となり、レジスタ15の内容が
“0”であれば、上述の例では“00000000”がア
ンドゲート無17の出力となる。
このアンドゲート群17の出力は、図形データ
が“1”である時には、レジスタ18の側のデイ
スプレイに対してレジスタ19の指定する色情報
を表示データとして出力し、図形データが“0”
である時には、対応するデイスプレイにはオール
ゼロなる色情報(図形データが“0”を示す表示
であり、本来の色指定ではない)を出力する。
が“1”である時には、レジスタ18の側のデイ
スプレイに対してレジスタ19の指定する色情報
を表示データとして出力し、図形データが“0”
である時には、対応するデイスプレイにはオール
ゼロなる色情報(図形データが“0”を示す表示
であり、本来の色指定ではない)を出力する。
フレームメモリ8a〜8dと8e〜8jは、共
通アドレスであり、このアドレス指定は、レジス
タ20と21とによつて行う。但し、プレーン8
a〜8dを選択した時には、プレーン8e〜8j
へのアクセスは禁止とし、プレーン8e〜8jを
選択した時には、プレーン8a〜8dへのアクセ
スは禁止とする。このアドレスは、マイクロプロ
セツサ13が作成してもよく、或いはフレームメ
モリ8Bに付属する専用のアドレス発生機構が作
成してもよい。いずれであれ、画素データレジス
タ15でのデータとアドレスとは対応したもので
なければならない。
通アドレスであり、このアドレス指定は、レジス
タ20と21とによつて行う。但し、プレーン8
a〜8dを選択した時には、プレーン8e〜8j
へのアクセスは禁止とし、プレーン8e〜8jを
選択した時には、プレーン8a〜8dへのアクセ
スは禁止とする。このアドレスは、マイクロプロ
セツサ13が作成してもよく、或いはフレームメ
モリ8Bに付属する専用のアドレス発生機構が作
成してもよい。いずれであれ、画素データレジス
タ15でのデータとアドレスとは対応したもので
なければならない。
表示時に当つては、アドレスレジスタ20,2
1とで指定されるアドレスに従つてフレームメモ
リ8Bのプレーン8a〜8d,8e〜8jから
次々に色指定表示データを読出す。この読出した
色指定表示データは、ビデオ信号発生部9,9A
によつてビデオ信号へと変換され、デイスプレイ
10,10Aは所定の色指定表示を行うことにな
る。
1とで指定されるアドレスに従つてフレームメモ
リ8Bのプレーン8a〜8d,8e〜8jから
次々に色指定表示データを読出す。この読出した
色指定表示データは、ビデオ信号発生部9,9A
によつてビデオ信号へと変換され、デイスプレイ
10,10Aは所定の色指定表示を行うことにな
る。
本実施例によれば、デイスプレイの指定及び色
指定を上位のホストCPUが行つており、この指
定に従つてその時のデータを当該色指定に従つて
表示できることとなつた。また、この際、グラフ
イツクプロセツサ8Bは、2つのデイスプレイ用
の制御を交互に行つている。この制御内容も簡単
であり、グラフイツクプロセツサ8Bが大きな負
担になることはない。
指定を上位のホストCPUが行つており、この指
定に従つてその時のデータを当該色指定に従つて
表示できることとなつた。また、この際、グラフ
イツクプロセツサ8Bは、2つのデイスプレイ用
の制御を交互に行つている。この制御内容も簡単
であり、グラフイツクプロセツサ8Bが大きな負
担になることはない。
第3図には、デイスプレイ指定コマンドに対す
る処理フローを示す。ホストCPUは、デイスプ
レイ指定を行う(例えば、“00001111”)。この指
定したデータはマイクロプロセツサ13を介して
ワークメモリ14にセツトする。ホストCPU1
から直接にワークメモリ14にセツトしてもよ
い。更に、面指定(色指定)を行い、(例えば、
“11001001”同様にワークメモリ14にセツトす
る。両者の論理積をとり、マスクレジスタ16に
ラツチさせる。この結果は、例えば、“00001001”
となる。
る処理フローを示す。ホストCPUは、デイスプ
レイ指定を行う(例えば、“00001111”)。この指
定したデータはマイクロプロセツサ13を介して
ワークメモリ14にセツトする。ホストCPU1
から直接にワークメモリ14にセツトしてもよ
い。更に、面指定(色指定)を行い、(例えば、
“11001001”同様にワークメモリ14にセツトす
る。両者の論理積をとり、マスクレジスタ16に
ラツチさせる。この結果は、例えば、“00001001”
となる。
ワークメモリでは、色指定を行つたが、モノク
ロ表示デイスプレイであれば、階調表示データを
面指定レジスタ19に格納すればよい。
ロ表示デイスプレイであれば、階調表示データを
面指定レジスタ19に格納すればよい。
面指定レジスタ19を除くこともできる。この
時に実施例を第4図に示す。2ビツトのマスクレ
ジスタ16A、2個のアンドゲート群17Aを設
けた。この2ビツトのマスクレジスタ16Aは、
フレームメモリ8C,8Dのいずれを選択する。
時に実施例を第4図に示す。2ビツトのマスクレ
ジスタ16A、2個のアンドゲート群17Aを設
けた。この2ビツトのマスクレジスタ16Aは、
フレームメモリ8C,8Dのいずれを選択する。
尚、ビデオ信号発生部9−デイスプレイ10と
ビデオ信号発生部9A−デイスプレイ10Aとは
同時動作が時分割動作かはシステムによつて異な
る。
ビデオ信号発生部9A−デイスプレイ10Aとは
同時動作が時分割動作かはシステムによつて異な
る。
デイスプレイを2台としたが、3台以上であつ
ても同様に選択可能である。3台以上のそれぞれ
について指定できるようにしておけばよい。又、
色指定との組合せも当然に可能である。
ても同様に選択可能である。3台以上のそれぞれ
について指定できるようにしておけばよい。又、
色指定との組合せも当然に可能である。
本発明によれば、2個のデイスプレイへの表示
を1個のグラフイツクプロセツサによつて実行で
きるようになつた。
を1個のグラフイツクプロセツサによつて実行で
きるようになつた。
第1図は本発明の実施例図、第2図は本発明の
具体的実施例図、第3図はデイスプレイ指定コマ
ンドに対する処理フロー図、第4図は他の実施例
図、第5図、第6図は従来例図である。 1……CPU、2……メモリ、3……補助メモ
リ、5,5A……セグメントバツフア、7……グ
ラフイツクプロセツサ、8B……ビデオ信号発生
部、10,10A……デイスプレイ。
具体的実施例図、第3図はデイスプレイ指定コマ
ンドに対する処理フロー図、第4図は他の実施例
図、第5図、第6図は従来例図である。 1……CPU、2……メモリ、3……補助メモ
リ、5,5A……セグメントバツフア、7……グ
ラフイツクプロセツサ、8B……ビデオ信号発生
部、10,10A……デイスプレイ。
Claims (1)
- 【特許請求の範囲】 1 ホストプロセツサと、該ホストプロセツサか
らの指示により各種図形・文字データを発生する
グラフイツクプロセツサと、該図形データを格納
する第1、第2のフレームメモリと、該第1、第
2のフレームメモリに対応し、それぞれに格納し
た図形データを読出しビデオ信号を発生する第
1、第2のビデオ信号発生部と、該第1、第2の
ビデオ信号発生部に対応し、それぞれのビデオ信
号を表示する第1、第2のデイスプレイと、を備
えると共に、上記グラフイツクプロセツサにあつ
ては、ホストプロセツサの指示に基づき第1、第
2のフレームメモリのいずれに図形データを書込
むかを指示するレジスタを設け、該レジスタの指
示するフレームメモリにその時のグラフイツクプ
ロセツサの図形データを書込むように構成したデ
イスプレイ装置。 2 ホストプロセツサと、該ホストプロセツサか
らの指示により各種図形・文字データを発生する
グラフイツクプロセツサと、該図形データを格納
する第1、第2のフレームメモリと、該第1、第
2のフレームメモリに対応し、それぞれに格納し
た図形データを読出しビデオ信号を発生する第
1、第2のビデオ信号発生部と、該第1、第2の
ビデオ信号発生部に対応し、それぞれのビデオ信
号を表示する第1、第2のデイスプレイと、を備
えると共に、上記グラフイツクプロセツサにあつ
ては、ホストプロセツサの指示に基づき第1、第
2のフレームメモリのいずれに図形データを書込
むかを指示する第1のレジスタ及びホストプロセ
ツサの指示に基づき図形データの表示内容を指示
する第2のレジスタを設け、該第1のレジスタの
指示するフレームメモリを書込み対象として選択
し、且つ第2のレジスタの表示内容に従つて図形
データを変換し、この変換後のデータを上記選択
したフレームメモリに書込むように構成したデイ
スプレイ装置。 3 上記表示内容とは、色指定情報とした特許請
求の範囲第2項記載のデイスプレイ装置。 4 上記表示内容とは、階調情報とした特許請求
の範囲第2項記載のデイスプレイ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59212488A JPS6191691A (ja) | 1984-10-12 | 1984-10-12 | デイスプレイ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59212488A JPS6191691A (ja) | 1984-10-12 | 1984-10-12 | デイスプレイ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6191691A JPS6191691A (ja) | 1986-05-09 |
JPH0570833B2 true JPH0570833B2 (ja) | 1993-10-05 |
Family
ID=16623479
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59212488A Granted JPS6191691A (ja) | 1984-10-12 | 1984-10-12 | デイスプレイ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6191691A (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62201495A (ja) * | 1986-02-28 | 1987-09-05 | 日本電気株式会社 | イメ−ジ表示装置 |
JP2911202B2 (ja) * | 1990-09-28 | 1999-06-23 | 沖電気工業株式会社 | 表示制御装置 |
-
1984
- 1984-10-12 JP JP59212488A patent/JPS6191691A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS6191691A (ja) | 1986-05-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4104624A (en) | Microprocessor controlled CRT display system | |
US4823281A (en) | Color graphic processor for performing logical operations | |
US5477242A (en) | Display adapter for virtual VGA support in XGA native mode | |
US4747042A (en) | Display control system | |
EP0525986B1 (en) | Apparatus for fast copying between frame buffers in a double buffered output display system | |
JPH04338797A (ja) | フォントメモリアクセス方式 | |
JPH0713788B2 (ja) | 画像表示装置 | |
JPH0570833B2 (ja) | ||
US4988985A (en) | Method and apparatus for a self-clearing copy mode in a frame-buffer memory | |
JPS61163383A (ja) | 情報処理装置 | |
US5416499A (en) | Bit map display controlling apparatus | |
JP2508544B2 (ja) | グラフィックディスプレイ装置 | |
JP3129717B2 (ja) | 画像処理装置および画像処理方法 | |
JPS59143194A (ja) | 画像表示装置 | |
JPH0352066B2 (ja) | ||
JPS63132286A (ja) | グラフイツク表示装置 | |
JPS58136093A (ja) | 表示制御装置 | |
JPH0682267B2 (ja) | 表示装置 | |
EP0473789A1 (en) | Bit map display controller | |
JPH1153573A (ja) | 3次元画像処理装置及びビデオウィンドウ生成方法 | |
JPH0427554B2 (ja) | ||
JPS6173190A (ja) | カ−ソル表示装置 | |
JPH0220996B2 (ja) | ||
JPH0528398B2 (ja) | ||
JPH0571112B2 (ja) |