JPH05333844A - 表示制御装置 - Google Patents
表示制御装置Info
- Publication number
- JPH05333844A JPH05333844A JP3118150A JP11815091A JPH05333844A JP H05333844 A JPH05333844 A JP H05333844A JP 3118150 A JP3118150 A JP 3118150A JP 11815091 A JP11815091 A JP 11815091A JP H05333844 A JPH05333844 A JP H05333844A
- Authority
- JP
- Japan
- Prior art keywords
- attribute
- memory
- processor
- address
- video memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Image Input (AREA)
- Digital Computer Display Output (AREA)
- Image Generation (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】
【構成】 映像メモリ４と並列に属性メモリ３を配置し
て属性フリップフロップ１を設け、映像メモリ４への文
字データの書込に際しプロセッサ２０から予め与えられ
た属性情報を属性フリップフロップ１にセットし属性メ
モリ３にプロセッサ２０を介さずに書き込み、文字デー
タと同時に読出す。 【効果】 プロセッサの負担を軽減し、属性メモリのた
めの特別な読出・書込制御回路を削減できる。
て属性フリップフロップ１を設け、映像メモリ４への文
字データの書込に際しプロセッサ２０から予め与えられ
た属性情報を属性フリップフロップ１にセットし属性メ
モリ３にプロセッサ２０を介さずに書き込み、文字デー
タと同時に読出す。 【効果】 プロセッサの負担を軽減し、属性メモリのた
めの特別な読出・書込制御回路を削減できる。
Description
【０００１】
【産業上の利用分野】本発明は表示制御装置に関し、特
にビットマップディスプレイ方式によりＣＲＴの表示画
面に文字等を表示する表示制御装置における表示文字の
属性情報の制御に関する。
にビットマップディスプレイ方式によりＣＲＴの表示画
面に文字等を表示する表示制御装置における表示文字の
属性情報の制御に関する。
【０００２】
【従来の技術】従来のビットマップディスプレイ方式を
採用する表示システムにおける表示制御装置では、表示
文字の属性を制御するために、表示データを格納する映
像メモリの他に属性制御情報を格納する属性メモリを備
え、映像メモリの文字データに対応する属性メモリのア
ドレスをプロセッサが計算してそのアドレスに属性情報
を書込むという制御を行なっていた。
採用する表示システムにおける表示制御装置では、表示
文字の属性を制御するために、表示データを格納する映
像メモリの他に属性制御情報を格納する属性メモリを備
え、映像メモリの文字データに対応する属性メモリのア
ドレスをプロセッサが計算してそのアドレスに属性情報
を書込むという制御を行なっていた。
【０００３】
【発明が解決しようとする課題】従って、従来の表示制
御装置では、プロセッサが映像メモリと属性メモリの両
方にそれぞれアクセスする必要があり、属性情報が文字
単位で対応する場合には属性メモリのメモリサイズは映
像メモリ比べて小さくなるが、メモリアドレスが異なる
ため映像メモリの読出・書込制御回路とは別に属性メモ
リの読出・書込制御回路を設ける必要があり、コスト高
になる欠点があった。また、それぞれの位置対応をプロ
セッサが計算するため、プロセッサの負担が大きなもの
になっていた。
御装置では、プロセッサが映像メモリと属性メモリの両
方にそれぞれアクセスする必要があり、属性情報が文字
単位で対応する場合には属性メモリのメモリサイズは映
像メモリ比べて小さくなるが、メモリアドレスが異なる
ため映像メモリの読出・書込制御回路とは別に属性メモ
リの読出・書込制御回路を設ける必要があり、コスト高
になる欠点があった。また、それぞれの位置対応をプロ
セッサが計算するため、プロセッサの負担が大きなもの
になっていた。
【０００４】本発明の目的はプロセッサの負担を過大に
せずに表示文字属性制御ができる表示制御装置を提供す
ることにある。
せずに表示文字属性制御ができる表示制御装置を提供す
ることにある。
【０００５】
【課題を解決するための手段】本発明は、プロセッサの
制御の下に映像メモリに対しては文字データを、属性メ
モリに対してはブリンキング属性情報をそれぞれ書込み
読出し制御するビットマップディスプレイ方式の表示制
御装置において、属性メモリのアドレスを映像メモリの
アドレスに対応づけるとともに１文字分の属性情報をラ
ッチする属性フリップフロップを設け、プロセッサが文
字データを映像メモリに書込む際に予め文字属性情報を
属性フリップフロップにセットしておき、文字データの
映像メモリへの書込みに同期して文字属性情報を属性フ
リップフロップから属性メモリに書込むようにし、表示
用データの読出しの際には文字データの映像メモリから
の読み出しに同期して文字属性情報を属性メモリから読
み出すことを特徴とする。
制御の下に映像メモリに対しては文字データを、属性メ
モリに対してはブリンキング属性情報をそれぞれ書込み
読出し制御するビットマップディスプレイ方式の表示制
御装置において、属性メモリのアドレスを映像メモリの
アドレスに対応づけるとともに１文字分の属性情報をラ
ッチする属性フリップフロップを設け、プロセッサが文
字データを映像メモリに書込む際に予め文字属性情報を
属性フリップフロップにセットしておき、文字データの
映像メモリへの書込みに同期して文字属性情報を属性フ
リップフロップから属性メモリに書込むようにし、表示
用データの読出しの際には文字データの映像メモリから
の読み出しに同期して文字属性情報を属性メモリから読
み出すことを特徴とする。
【０００６】
【実施例】次に図面を参照して本発明をその実施例につ
いて詳細に説明する。この実施例は、ＣＲＴによるモノ
クロディスプレイへの文字表示に一般的に付加されるブ
リンキング属性（ブリンキングアトリビュート）の制御
を行う場合の例である。
いて詳細に説明する。この実施例は、ＣＲＴによるモノ
クロディスプレイへの文字表示に一般的に付加されるブ
リンキング属性（ブリンキングアトリビュート）の制御
を行う場合の例である。
【０００７】図１は本発明の実施例による表示制御装置
１０をプロセッサ２０およびＣＲＴディスプレイ３０等
とともに示す。図１を参照すると、本発明の実施例の表
示制御装置１０はブリンキング属性を格納する属性メモ
リ３、映像メモリ４、属性フリップフロップ（Ａ Ｆ／
Ｆ）１、ＣＲＴコントローラ１３、プロセッサアドレス
レジスタ（ＰＡＲ）１４、表示アドレスレジスタ（ＤＡ
Ｒ）１５、アドレスマルチプレクサ（ＡＤＭ）１６、書
き込みデータレジスタ（ＷＤＲ）２、読出データレジス
タ（ＲＤＲ）６、ブリンキングタイマ回路２３、ゲート
２４、ゲート２５、属性ラッチ５、映像メモリの読出書
込制御回路１７、およびパラレルシリアル変換器（Ｐ／
Ｓ）１８を含む。
１０をプロセッサ２０およびＣＲＴディスプレイ３０等
とともに示す。図１を参照すると、本発明の実施例の表
示制御装置１０はブリンキング属性を格納する属性メモ
リ３、映像メモリ４、属性フリップフロップ（Ａ Ｆ／
Ｆ）１、ＣＲＴコントローラ１３、プロセッサアドレス
レジスタ（ＰＡＲ）１４、表示アドレスレジスタ（ＤＡ
Ｒ）１５、アドレスマルチプレクサ（ＡＤＭ）１６、書
き込みデータレジスタ（ＷＤＲ）２、読出データレジス
タ（ＲＤＲ）６、ブリンキングタイマ回路２３、ゲート
２４、ゲート２５、属性ラッチ５、映像メモリの読出書
込制御回路１７、およびパラレルシリアル変換器（Ｐ／
Ｓ）１８を含む。
【０００８】この表示制御回路１０はシステムのアドレ
スバス２２、データバス２１に接続し、プロセッサ２０
の制御の下に動作してモノクロＣＲＴ３０に映像出力を
送出する。プリキングタイマ回路２３は、ＣＲＴコント
ローラ１３からのＶＳＹＮＣ信号２６を適当なブリンキ
ング期間に設定するための分周回路である。
スバス２２、データバス２１に接続し、プロセッサ２０
の制御の下に動作してモノクロＣＲＴ３０に映像出力を
送出する。プリキングタイマ回路２３は、ＣＲＴコント
ローラ１３からのＶＳＹＮＣ信号２６を適当なブリンキ
ング期間に設定するための分周回路である。
【０００９】図１は映像メモリ４をメインメモリ空間に
マッピングした例であり、プロセッサ２０はプロセッサ
アドレスバッファ１４およびアドレスマルチプレクサ１
６を介して映像メモリ４にアドレスを供給するとともに
書込みデータバッファ２および読出しデータバッファ６
を介して映像メモリ４との間でデータを授受し、プロセ
ッサ２０による映像メモリ４からの読み出し、映像メモ
リ４への書込みを可能にしている。ブリンキング属性を
格納する属性メモリ３は映像メモリ４と並行に配置され
ており、アドレスマルチプレクサ１６の出力および読出
・書込制御回路１７の制御信号が映像メモリ４と同様に
供給される。
マッピングした例であり、プロセッサ２０はプロセッサ
アドレスバッファ１４およびアドレスマルチプレクサ１
６を介して映像メモリ４にアドレスを供給するとともに
書込みデータバッファ２および読出しデータバッファ６
を介して映像メモリ４との間でデータを授受し、プロセ
ッサ２０による映像メモリ４からの読み出し、映像メモ
リ４への書込みを可能にしている。ブリンキング属性を
格納する属性メモリ３は映像メモリ４と並行に配置され
ており、アドレスマルチプレクサ１６の出力および読出
・書込制御回路１７の制御信号が映像メモリ４と同様に
供給される。
【００１０】プロセッサ２０から１文字分のデータを書
込む際には予め属性フリップフロップ１にブリンキング
情報をセットするのみで、文字データの付属情報として
ブリンキング情報が文字データの映像メモリ４への書込
みと同期して属性メモリ３に書込まれる。この点を図２
を参照してさらに詳細に説明する。
込む際には予め属性フリップフロップ１にブリンキング
情報をセットするのみで、文字データの付属情報として
ブリンキング情報が文字データの映像メモリ４への書込
みと同期して属性メモリ３に書込まれる。この点を図２
を参照してさらに詳細に説明する。
【００１１】図２を参照すると、映像メモリ４は８ビッ
ト幅の文字構成メモリであり、１ビット幅のブリンキン
グ属性情報を付加するためプロセッサ２０（図１）によ
ってブリンキング属性情報が予め属性フリップフロップ
（Ａ Ｆ／Ｆ）１にセットされる。プロセッサが８ビッ
トの文字データをライトデータバッファ（ＷＤＲ）２を
介して映像メモリ４に書き込む際に、付属情報として属
性フリップフロップ１の１ビットの出力を属性メモリ３
に書き込む。属性フリップフロップ１へのセットは、１
文字分のデータ書込みに際し１回でよく、属性メモリ３
のアドレスは映像メモリ４のアドレスと対応するため、
プロセッサによる属性メモリアドレスの計算は不用とな
る。映像メモリ４から８ビットの文字データが読出デー
タバッファ（ＲＤＲ）６に読み出されるときに、同時に
ブリンキング情報が属性メモリ３からラッチ５に読み出
される。
ト幅の文字構成メモリであり、１ビット幅のブリンキン
グ属性情報を付加するためプロセッサ２０（図１）によ
ってブリンキング属性情報が予め属性フリップフロップ
（Ａ Ｆ／Ｆ）１にセットされる。プロセッサが８ビッ
トの文字データをライトデータバッファ（ＷＤＲ）２を
介して映像メモリ４に書き込む際に、付属情報として属
性フリップフロップ１の１ビットの出力を属性メモリ３
に書き込む。属性フリップフロップ１へのセットは、１
文字分のデータ書込みに際し１回でよく、属性メモリ３
のアドレスは映像メモリ４のアドレスと対応するため、
プロセッサによる属性メモリアドレスの計算は不用とな
る。映像メモリ４から８ビットの文字データが読出デー
タバッファ（ＲＤＲ）６に読み出されるときに、同時に
ブリンキング情報が属性メモリ３からラッチ５に読み出
される。
【００１２】図１に戻ると、表示はＣＲＴコントローラ
１３からの表示アドレスを表示アドレスバッファ１５お
よびアドレスマルチプレクサ１６を介して映像メモリ４
に供給し、読み出された表示データをパラレル・シリア
ル変換器１８でシリアルデータに変換してビデオ信号と
し、ブリンキングタイマ回路２３の出力と属性メモリ３
から読み出してラッチ５に格納した属性情報とをゲート
２４を介してブリンキングＯＮ．ＯＦＦ情報とし、ビデ
オ信号とゲート２５で合成する。
１３からの表示アドレスを表示アドレスバッファ１５お
よびアドレスマルチプレクサ１６を介して映像メモリ４
に供給し、読み出された表示データをパラレル・シリア
ル変換器１８でシリアルデータに変換してビデオ信号と
し、ブリンキングタイマ回路２３の出力と属性メモリ３
から読み出してラッチ５に格納した属性情報とをゲート
２４を介してブリンキングＯＮ．ＯＦＦ情報とし、ビデ
オ信号とゲート２５で合成する。
【００１３】
【発明の効果】本発明は以上に説明したように映像メモ
リと並列に属性メモリを配置して属性フリップフロップ
を設け、映像メモリへの文字データの書込に際しプロセ
ッサから予め与えられた属性情報を属性フリップフロッ
プにセットして属性メモリにプロセッサを介さずに書き
込み、文字データと同時の読出しを可能とする構成であ
るので、プロセッサの負担を軽減し、属性メモリのため
の特別な読出・書込制御回路を削減できるという効果が
ある。
リと並列に属性メモリを配置して属性フリップフロップ
を設け、映像メモリへの文字データの書込に際しプロセ
ッサから予め与えられた属性情報を属性フリップフロッ
プにセットして属性メモリにプロセッサを介さずに書き
込み、文字データと同時の読出しを可能とする構成であ
るので、プロセッサの負担を軽減し、属性メモリのため
の特別な読出・書込制御回路を削減できるという効果が
ある。
【図１】本発明の一実施例のブロック図。
【図２】図１の要部を示すブロック図。
１ 属性フリップフロップ ２ ライトデータバッファ ３ 属性メモリ ４ 映像メモリ ５ 属性データラッチ ６ リードデータバッファ １０ 表示制御装置 １３ ＣＲＴコントローラ １４ プロセッサアドレスバッファ １５ 表示アドレスバッファ １６ アドレスマルチプレクサ １７ 読出・書込制御回路 １８ パラレル・シリアル変換器 ２０ プロセッサ ２１ データバス ２２ アドレスバス ２３ プリンキングタイマ回路 ２４，２５ ゲート ３０ ディスプレイ
Claims (2)
- 【請求項１】 プロセッサの制御の下に映像メモリに対
しては文字データを、属性メモリに対しては属性情報を
書込み読出しする表示制御装置において、前記属性メモ
リのアドレスを前記映像メモリのアドレスに対応づける
とともに属性情報をラッチする属性フリップフロップを
設け、前記プロセッサが前記文字データを前記映像メモ
リに書込む際には予め前記属性情報を前記属性フリップ
フロップにセットしておき、前記文字データの前記映像
メモリへの書込みに同期して前記属性フリップフロップ
から前記属性情報を前記属性メモリに書込むことを特徴
とする表示制御装置。 - 【請求項２】 複数ビットからなる１文字分の情報を１
つのアドレスに格納し複数のアドレスを有する映像メモ
リと、前記映像メモリの各アドレスに対応した各１ビッ
トの属性情報を格納する属性メモリと、前記映像メモリ
に前記複数ビットの文字情報を書き込む第１のレジスタ
と、前記属性メモリに１ビットの属性情報を書き込む第
２のレジスタと、前記映像メモリから読み出した前記複
数ビットの文字情報を一時記憶する第３のレジスタと、
前記属性メモリから読み出した１ビットの属性情報を一
時記憶する第４のレジスタとを含むことを特徴とする表
示制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3118150A JPH05333844A (ja) | 1991-05-23 | 1991-05-23 | 表示制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3118150A JPH05333844A (ja) | 1991-05-23 | 1991-05-23 | 表示制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05333844A true JPH05333844A (ja) | 1993-12-17 |
Family
ID=14729329
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3118150A Pending JPH05333844A (ja) | 1991-05-23 | 1991-05-23 | 表示制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05333844A (ja) |
-
1991
- 1991-05-23 JP JP3118150A patent/JPH05333844A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61159686A (ja) | 画像表示装置 | |
| JPH05333844A (ja) | 表示制御装置 | |
| JP2794481B2 (ja) | 表示システム | |
| JPS62113193A (ja) | 記憶回路 | |
| JPS6138987A (ja) | Ｃｒｔ制御装置 | |
| JPH0695272B2 (ja) | 画像表示装置 | |
| JPS60209786A (ja) | カラ−デイスプレイ装置 | |
| KR0148894B1 (ko) | 그래픽스 가속 시스템 | |
| JP2587415B2 (ja) | メモリバンクの選択が可変なデ−タ処理システム | |
| JP3265791B2 (ja) | Ｏｈｐ用表示装置 | |
| JP3397964B2 (ja) | メモリ装置 | |
| JPH07199907A (ja) | 表示制御装置 | |
| JPH0443594B2 (ja) | ||
| JPS63245716A (ja) | マルチウインドウ表示装置 | |
| JPS6221191A (ja) | 表示制御装置 | |
| JPS6145278A (ja) | 表示制御方式 | |
| JPH05189581A (ja) | 図形データの書込装置 | |
| JPS60173587A (ja) | デ−タ処理装置 | |
| JP2005321807A (ja) | イメージ供給方法及び図形メモリ制御装置 | |
| JPH01274194A (ja) | 表示制御装置 | |
| JPS60129786A (ja) | 画像メモリ装置 | |
| JPH10268855A (ja) | 画面分割表示装置 | |
| JPH0553548A (ja) | デイスプレイ制御装置 | |
| JPH1049705A (ja) | Ｚバッファ方式隠面消去装置 | |
| JPS62258494A (ja) | 表示文字属性制御方式 |