JPH0322041A - リアル・タイム・トレーサー - Google Patents
リアル・タイム・トレーサーInfo
- Publication number
- JPH0322041A JPH0322041A JP1157650A JP15765089A JPH0322041A JP H0322041 A JPH0322041 A JP H0322041A JP 1157650 A JP1157650 A JP 1157650A JP 15765089 A JP15765089 A JP 15765089A JP H0322041 A JPH0322041 A JP H0322041A
- Authority
- JP
- Japan
- Prior art keywords
- address
- information
- conversion
- real
- trace
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000700 radioactive tracer Substances 0.000 title claims description 13
- 238000006243 chemical reaction Methods 0.000 claims abstract description 32
- 238000001514 detection method Methods 0.000 claims description 17
- 238000011156 evaluation Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はリアル・タイム・トレーサーに関し、特にデー
タ・アクセス・サイクルを記録するリアル・タイム・ト
レーサーに関する。
タ・アクセス・サイクルを記録するリアル・タイム・ト
レーサーに関する。
従来、この種のリアル・タイム・トレーサーとしては、
評価対象となるマイクロ・プロセッサまたはマイクロ・
コンピュータから出力または入力されるアドレスやデー
タ等の情報を常時あるいは予め指定した条件が満たされ
たときにそのままの形式で実時間で記録し、読み出し時
にその解析を行ないながら表示を行なっている。
評価対象となるマイクロ・プロセッサまたはマイクロ・
コンピュータから出力または入力されるアドレスやデー
タ等の情報を常時あるいは予め指定した条件が満たされ
たときにそのままの形式で実時間で記録し、読み出し時
にその解析を行ないながら表示を行なっている。
・上述した従来のリアル・タイム・トレーサーは、デー
タの変化を追うためのトレースを行なう場合、アドレス
情報をそのまま記録するので、記録したアドレス情報の
表示を行なう度に記録されたアドレス情報が何を示すも
のく何という変数）であるかをソフトウェアで変換して
いる．この変換に要する時間はシンボル情報の検索であ
り、変換そのものに時間がかかるくシンボル情報の量に
もよるが、シンボルあたり数十〜数百ｍ秒程度かかる）
。その上、記録された全てのアドレス情報に対して変換
が必要になるため、表示が遅くなると言う欠点がある。
タの変化を追うためのトレースを行なう場合、アドレス
情報をそのまま記録するので、記録したアドレス情報の
表示を行なう度に記録されたアドレス情報が何を示すも
のく何という変数）であるかをソフトウェアで変換して
いる．この変換に要する時間はシンボル情報の検索であ
り、変換そのものに時間がかかるくシンボル情報の量に
もよるが、シンボルあたり数十〜数百ｍ秒程度かかる）
。その上、記録された全てのアドレス情報に対して変換
が必要になるため、表示が遅くなると言う欠点がある。
また、記録されたアドレス情報が変数の先頭でない場合
には、変換出来ないか、あるいは変換出来ても前記の値
よりもさらに時間を要するという欠点がある． 本発明の目的は、かかる記録したアドレス情報の表示を
行なう際の表示速度の向上と、変数の先頭以外に対する
アクセスの場合でも、先頭に対するアクセスと同様の処
理速度を実現するリアル・タイム・トレーサーを提供す
ることにある。
には、変換出来ないか、あるいは変換出来ても前記の値
よりもさらに時間を要するという欠点がある． 本発明の目的は、かかる記録したアドレス情報の表示を
行なう際の表示速度の向上と、変数の先頭以外に対する
アクセスの場合でも、先頭に対するアクセスと同様の処
理速度を実現するリアル・タイム・トレーサーを提供す
ることにある。
本発明のリアル・タイム・トレーサーは、トレース・メ
モリを有し、評価対象となるマイクロ・プロセッサまた
はマイクロ・コンピュータから出力または入力されるア
ドレスやデータ等の情報を実時間で記録するリアル・タ
イム・トレーサーにおいて、スーパーバイザ・プロセッ
サから設定できるレジスタを有し且つ前記レジスタに設
定された内容により前記マイクロ・プロセッサまたはマ
イクロ・コンピュータからのアドレス情報を対応する変
数のコードに変換して前記トレース・メモリに出力する
とともに、前記の変換されたアドレス情報のトレースを
許可する信号を発生するアドレス検出・変換回路を有し
て構或される。
モリを有し、評価対象となるマイクロ・プロセッサまた
はマイクロ・コンピュータから出力または入力されるア
ドレスやデータ等の情報を実時間で記録するリアル・タ
イム・トレーサーにおいて、スーパーバイザ・プロセッ
サから設定できるレジスタを有し且つ前記レジスタに設
定された内容により前記マイクロ・プロセッサまたはマ
イクロ・コンピュータからのアドレス情報を対応する変
数のコードに変換して前記トレース・メモリに出力する
とともに、前記の変換されたアドレス情報のトレースを
許可する信号を発生するアドレス検出・変換回路を有し
て構或される。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例を示すリアル・タイム・トレ
ーサーのブロック図である。
ーサーのブロック図である。
第１図に示すように、本実施例はトレースすべき情報を
記録するトレース・メモリ１と、トレース制御信号３に
よりトレース・メモリ１に情報を記録または記録された
情報の読み出しを制御するトレース制御部２と、評価対
象となるマイクロ・プロセッサ（またはマイクロ・コン
ピュータ）がらのデータおよびアドレス情報を転送する
データ・バス４およびアドレス・バスラと、スーパーバ
イザ〈図示省略〉からスーパーバイザ・バス１１を介し
て予め設定された内容に従ってアドレス・バスラの内容
を変換して変換アドレス７及びトレース許可信号８を発
生するアドレス検出・変換回路６と、スーパーバイザが
アドレス検出・変換回路６やトレース・メモリ１をアク
セスする時にアクティブとなるバッファ１０とを有して
いる。このアドレス検出・変換回路６から出力される変
換アドレス７はトレース・メモリ１に記録されるアドレ
ス情報であり、トレース許可信号８はトレース・メモリ
１に入力されているデータを記録していいことを示す制
御信号である。また、制御信号９は評価対象となるマイ
クロ・プロセッサ（またはマイクロ・コンピュータ〉か
らのアドレス・バスラやデータ・バス４がどの様な状態
であるかを示す信号である．更にスーパーバイザ・バス
１１はこのリアル・タイム・トレーサーをスーパーバイ
ザがアクセスするためのバスである。
記録するトレース・メモリ１と、トレース制御信号３に
よりトレース・メモリ１に情報を記録または記録された
情報の読み出しを制御するトレース制御部２と、評価対
象となるマイクロ・プロセッサ（またはマイクロ・コン
ピュータ）がらのデータおよびアドレス情報を転送する
データ・バス４およびアドレス・バスラと、スーパーバ
イザ〈図示省略〉からスーパーバイザ・バス１１を介し
て予め設定された内容に従ってアドレス・バスラの内容
を変換して変換アドレス７及びトレース許可信号８を発
生するアドレス検出・変換回路６と、スーパーバイザが
アドレス検出・変換回路６やトレース・メモリ１をアク
セスする時にアクティブとなるバッファ１０とを有して
いる。このアドレス検出・変換回路６から出力される変
換アドレス７はトレース・メモリ１に記録されるアドレ
ス情報であり、トレース許可信号８はトレース・メモリ
１に入力されているデータを記録していいことを示す制
御信号である。また、制御信号９は評価対象となるマイ
クロ・プロセッサ（またはマイクロ・コンピュータ〉か
らのアドレス・バスラやデータ・バス４がどの様な状態
であるかを示す信号である．更にスーパーバイザ・バス
１１はこのリアル・タイム・トレーサーをスーパーバイ
ザがアクセスするためのバスである。
第２図は第ｌ図に示すアドレス検出・変換回路の一具体
例のブロック図である。
例のブロック図である。
第２図に示すように、かかるアドレス検出・変換回路６
は、次段のレジスタに入力するアドレスを切換えるため
のセレクタ１３と、評価対象となるマイクロ・プロセッ
サ（またはマイクロ・コンピュータ）からのアドレス情
報をトレース・メモリ１に記録する変換アドレス７に変
換するための変換情報を保持して変換を行なうアドレス
変換レジスタ１６Ａと、評価対象となるマイクロ・プロ
セッサ（またはマイクロ・コンピュータ〉がらのアドレ
スについてトレースするがしないがの情報を保持してト
レースすべきアドレスの情報についてはトレース許可信
号８をアクティブにするアドレス検出レジスタ１６Ｂと
を有している。また、制御信号１２はスーパーバイザ・
バス１１のうちで実際にアドレス検出・変換回路６をア
クセスするための制御信号、スーパーバイザ・モード信
号１４はスーパーバイザからのアクセスを示す信号、内
部アドレス１５は実際にレジスタ１６Ａ１６Ｂに加わる
アドレス情報であり、また書込み信号１７はレジスタ１
６Ａ，１６Ｂにスーパーバイザからの情報を書込むため
の制御信号である。
は、次段のレジスタに入力するアドレスを切換えるため
のセレクタ１３と、評価対象となるマイクロ・プロセッ
サ（またはマイクロ・コンピュータ）からのアドレス情
報をトレース・メモリ１に記録する変換アドレス７に変
換するための変換情報を保持して変換を行なうアドレス
変換レジスタ１６Ａと、評価対象となるマイクロ・プロ
セッサ（またはマイクロ・コンピュータ〉がらのアドレ
スについてトレースするがしないがの情報を保持してト
レースすべきアドレスの情報についてはトレース許可信
号８をアクティブにするアドレス検出レジスタ１６Ｂと
を有している。また、制御信号１２はスーパーバイザ・
バス１１のうちで実際にアドレス検出・変換回路６をア
クセスするための制御信号、スーパーバイザ・モード信
号１４はスーパーバイザからのアクセスを示す信号、内
部アドレス１５は実際にレジスタ１６Ａ１６Ｂに加わる
アドレス情報であり、また書込み信号１７はレジスタ１
６Ａ，１６Ｂにスーパーバイザからの情報を書込むため
の制御信号である。
かかるアドレス検出・変換回路において、トレースを女
台める前にスーパーバイザはスーパーバイザ・バス１１
からスーパーバイザ・モード信号１４によりセレクタ１
３を制御する。すなわち、スーパーバイザからのアドレ
ス情報−をセレクタ１３から内部アドレス１５に出力す
るように設定し、バッファ１０を介して変換アドレス７
からアドレス変換レジスタ１６Ａに変換情報を且つアド
レス検出レジスタ１６Ｂにトレースすべきアドレス情報
をそれぞれ書込み信号１７を用いて書込む。トレースを
開始すると、スーパーバイザ・モード信号１４が切換わ
り、内部アドレス１５には評価対象となるマイクロ・プ
ロセッサ（またはマイクロ・コンピュータ）からのアド
レス・バスラの情報が出力される。この内部アドレス１
５上のアドレス情報はアドレス変換レジスタ１６Ａによ
り対応する変数のコード（番号〉とその先頭からのオフ
セット情報に変換して変換アドレス７に出力し、トレー
ス・メモリ１に入力される。一方、内部アドレス１５は
アドレス検出レジスタ１６Ｂによりチェックされ、トレ
ースすべきアドレスの場合には、トレース許可信号８を
アクティブにするので、トレース制御回路２はトレース
・メモリ１に対して入力された情報を記録するようにト
レース制御信号３を制御してトレースを行なう．また、
トレースしないアドレスに対してはアドレス検出レジス
タ１６Ｂがトレース許可信号８をアクティブにしないた
め、トレース制御回路２はトレース・メモリ１に情報を
記録させない。
台める前にスーパーバイザはスーパーバイザ・バス１１
からスーパーバイザ・モード信号１４によりセレクタ１
３を制御する。すなわち、スーパーバイザからのアドレ
ス情報−をセレクタ１３から内部アドレス１５に出力す
るように設定し、バッファ１０を介して変換アドレス７
からアドレス変換レジスタ１６Ａに変換情報を且つアド
レス検出レジスタ１６Ｂにトレースすべきアドレス情報
をそれぞれ書込み信号１７を用いて書込む。トレースを
開始すると、スーパーバイザ・モード信号１４が切換わ
り、内部アドレス１５には評価対象となるマイクロ・プ
ロセッサ（またはマイクロ・コンピュータ）からのアド
レス・バスラの情報が出力される。この内部アドレス１
５上のアドレス情報はアドレス変換レジスタ１６Ａによ
り対応する変数のコード（番号〉とその先頭からのオフ
セット情報に変換して変換アドレス７に出力し、トレー
ス・メモリ１に入力される。一方、内部アドレス１５は
アドレス検出レジスタ１６Ｂによりチェックされ、トレ
ースすべきアドレスの場合には、トレース許可信号８を
アクティブにするので、トレース制御回路２はトレース
・メモリ１に対して入力された情報を記録するようにト
レース制御信号３を制御してトレースを行なう．また、
トレースしないアドレスに対してはアドレス検出レジス
タ１６Ｂがトレース許可信号８をアクティブにしないた
め、トレース制御回路２はトレース・メモリ１に情報を
記録させない。
第３図は第１図および第２図においてトレースする変換
アドレスの構或図であり、上述したように記録された情
報の形式を示す。
アドレスの構或図であり、上述したように記録された情
報の形式を示す。
第３図に示すように、変換アドレス情報７は対応した変
数番号１８とオフセット情報１９に変換されていること
を示す。従って、トレースを終了して記録された情報を
読み出した場合には、すでにアドレス情報から対応する
変数のコード（番号）に変換されているため、表示用に
アドレス変換を行なう必要がなくなる．尚、上述したト
レースを終了して記録された情報を読み出す等の読み出
す手順については本発明とは直接関係はないので省略す
る。
数番号１８とオフセット情報１９に変換されていること
を示す。従って、トレースを終了して記録された情報を
読み出した場合には、すでにアドレス情報から対応する
変数のコード（番号）に変換されているため、表示用に
アドレス変換を行なう必要がなくなる．尚、上述したト
レースを終了して記録された情報を読み出す等の読み出
す手順については本発明とは直接関係はないので省略す
る。
第４図は第２図と同様のアドレス検出・変換回路の別の
具体例のブロック図であり、まだ第５図は第１図および
第４図においてトレースする変換アドレスの構成図であ
る。
具体例のブロック図であり、まだ第５図は第１図および
第４図においてトレースする変換アドレスの構成図であ
る。
第４図および第５図に示すように、この場合はアドレス
の変換を変数コード（番号〉についてのみ行ない、オフ
セット情報の代りに内部アドレスｌ５の下位ビットであ
るアドレス下位情報２０を用いるように変更している。
の変換を変数コード（番号〉についてのみ行ない、オフ
セット情報の代りに内部アドレスｌ５の下位ビットであ
るアドレス下位情報２０を用いるように変更している。
かかる第４図および第５図の回路においても、表示用の
アドレス変換を行なう必要はないので、表示速度は早く
なる。
アドレス変換を行なう必要はないので、表示速度は早く
なる。
以上説明したように、本発明のリアル・タイム・トレー
サーは、トレース時にアドレス情報を対応ずる変数コー
ド（番号）に変換しておくことにより、記録した情報を
表示する際に時間のかかるソフトウエアでのアドレス変
換作業を必要としなくなり、単に限られた変数コード（
番号〉を変数の名前変換するだけで済む（１回当り数十
μ秒程度）ため、表示速度を向上させることが出来ると
いう効果がある。また、本発明は変数の先頭以外でも変
数コード（番号）とオフセット（または下位アドレス）
情報に分けており、変数の先頭以外に対するアクセスの
場合にも変数コード部分を見るだけで済むので、変数の
先頭の場合と同じ速度で処理できるという効果がある。
サーは、トレース時にアドレス情報を対応ずる変数コー
ド（番号）に変換しておくことにより、記録した情報を
表示する際に時間のかかるソフトウエアでのアドレス変
換作業を必要としなくなり、単に限られた変数コード（
番号〉を変数の名前変換するだけで済む（１回当り数十
μ秒程度）ため、表示速度を向上させることが出来ると
いう効果がある。また、本発明は変数の先頭以外でも変
数コード（番号）とオフセット（または下位アドレス）
情報に分けており、変数の先頭以外に対するアクセスの
場合にも変数コード部分を見るだけで済むので、変数の
先頭の場合と同じ速度で処理できるという効果がある。
第１図は本発明の一実施例を示すリアル・タイム・トレ
ーサーのブロック図、第２図は第ｔ図に示すアドレス検
出・変換回路の一具体例のブロック図、第３図は第１図
及び第２図においてトレースする変換アドレスの構成図
、第４図は第２図と同様のアドレス検出・変換回路の別
の具体例のブロック図、第５図は第１図及び第４図にお
いてトレースする変換アドレスの構成図である。 １・・・トレース・メモリ、２・・・トレース制御回路
、３・・・トレース制御信号、４・・・データ・バス、
５・・・アドレス・バス、６・・・アドレス検出・変換
回路、７・・・変換アドレス、８・・・トレース許可信
号、９，１２・・・制御信号、１ｏ・・・バッファ、１
１・・・スーパーバイザ・バス、１３・・・セレクタ、
ｌ４・・・スーハーハイザ・モード信号、１５・・・内
部アドレス、１６Ａ，１６Ｃ・・・アドレス変換レジス
タ、１６Ｂ・・・アドレス検出レジスタ、１７・・・書
込み信号、１８・・・変数番号、１９・・・オフセット
情報、２０・・・５アドレス下位情報。
ーサーのブロック図、第２図は第ｔ図に示すアドレス検
出・変換回路の一具体例のブロック図、第３図は第１図
及び第２図においてトレースする変換アドレスの構成図
、第４図は第２図と同様のアドレス検出・変換回路の別
の具体例のブロック図、第５図は第１図及び第４図にお
いてトレースする変換アドレスの構成図である。 １・・・トレース・メモリ、２・・・トレース制御回路
、３・・・トレース制御信号、４・・・データ・バス、
５・・・アドレス・バス、６・・・アドレス検出・変換
回路、７・・・変換アドレス、８・・・トレース許可信
号、９，１２・・・制御信号、１ｏ・・・バッファ、１
１・・・スーパーバイザ・バス、１３・・・セレクタ、
ｌ４・・・スーハーハイザ・モード信号、１５・・・内
部アドレス、１６Ａ，１６Ｃ・・・アドレス変換レジス
タ、１６Ｂ・・・アドレス検出レジスタ、１７・・・書
込み信号、１８・・・変数番号、１９・・・オフセット
情報、２０・・・５アドレス下位情報。
Claims (1)
- トレース・メモリを有し、評価対象となるマイクロ・プ
ロセッサまたはマイクロ・コンピュータから出力または
入力されるアドレスやデータ等の情報を実時間で記録す
るリアル・タイム・トレーサーにおいて、スーパーバイ
ザ・プロセッサから設定できるレジスタを有し且つ前記
レジスタに設定された内容により前記マイクロ・プロセ
ッサまたはマイクロ・コンピュータからのアドレス情報
を対応する変数のコードに変換して前記トレース・メモ
リに出力するとともに、前記の変換されたアドレス情報
のトレースを許可する信号を発生するアドレス検出・変
換回路を有することを特徴とするリアル・タイム・トレ
ーサー。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1157650A JPH0322041A (ja) | 1989-06-19 | 1989-06-19 | リアル・タイム・トレーサー |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1157650A JPH0322041A (ja) | 1989-06-19 | 1989-06-19 | リアル・タイム・トレーサー |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0322041A true JPH0322041A (ja) | 1991-01-30 |
Family
ID=15654364
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1157650A Pending JPH0322041A (ja) | 1989-06-19 | 1989-06-19 | リアル・タイム・トレーサー |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0322041A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5369530A (en) * | 1990-10-24 | 1994-11-29 | Ichikoh Industries Ltd. | Stay housable type motor driven mirror |
| US9885518B2 (en) | 2007-02-07 | 2018-02-06 | Enrico Dalla Piazza | Pivotally-leveraged manual centrifugal drive |
-
1989
- 1989-06-19 JP JP1157650A patent/JPH0322041A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5369530A (en) * | 1990-10-24 | 1994-11-29 | Ichikoh Industries Ltd. | Stay housable type motor driven mirror |
| US9885518B2 (en) | 2007-02-07 | 2018-02-06 | Enrico Dalla Piazza | Pivotally-leveraged manual centrifugal drive |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61188582A (ja) | マルチウインドウ書込み制御装置 | |
| JPH0322041A (ja) | リアル・タイム・トレーサー | |
| JP2578182B2 (ja) | デ−タ処理装置及びデ−タ処理システム | |
| JP2752732B2 (ja) | トレース装置 | |
| JPH04171542A (ja) | デバッグ機能内蔵マイクロプロセッサ | |
| JPH0550013B2 (ja) | ||
| JP2990099B2 (ja) | トレースバッファ制御方式 | |
| JPS61128287A (ja) | 文字表示制御方式 | |
| KR960006881B1 (ko) | 좌표지정을 이용한 비디오 램 인터페이스 제어회로 | |
| JP3149575B2 (ja) | インサ−キット・エミュレ−タ | |
| JPS5894041A (ja) | 高級言語のデバツク支援装置 | |
| JP3057217B2 (ja) | 波形表示装置 | |
| JPH02272646A (ja) | トレーサー | |
| JPS6227832A (ja) | コンピユ−タプログラムのアドレス領域識別装置 | |
| JPH05189332A (ja) | 情報処理装置 | |
| JPS6213690B2 (ja) | ||
| JPH0724030B2 (ja) | デバック装置 | |
| JPS60150089A (ja) | 記憶装置 | |
| JPS6134588A (ja) | 画像記憶制御回路 | |
| JPH0830484A (ja) | トレース回路 | |
| JPS62241059A (ja) | デ−タバツフア回路 | |
| JPH04135279A (ja) | 画像データ索引用文字データ入力方式 | |
| JPS59226954A (ja) | メモリ・アクセス種別記録装置 | |
| JPH0250740A (ja) | アドレストレーサ | |
| JPH0553929A (ja) | 障害情報保存機能付き中央処理装置 |