JP3057217B2 - 波形表示装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、入力波形を保持し観測
するのに用いて好適な波形表示装置に関するものであ
る。

【０００２】

【従来の技術】従来よりデジタルオシロスコープ等の波
形表示装置において、ある時間の入力波形と他の入力信
号とを比較することで波形の観測を行いたい場合があ
る。このような場合には、上述のある時間の入力波形の
データを固定して表示した状態で、他の入力信号を表示
させる波形保持という方式を用いる。以下に、この波形
保持について、具体的に説明する。

【０００３】上述のように波形保持とは、波形表示装置
の観測時に、あるチャネルの波形のみを停止して表示さ
せる機能をいう。このように停止して表示された波形
（以下この状態を「保持された波形」という）は、観測
においての現在入力中の信号の参照用の信号あるいは、
過去に入力され保持されている信号との比較用の信号と
して使用されることになる。

【０００４】この波形保持の従来の実現方法としては、
その後に保持すべき波形の表示データを格納し、表示を
続ける方法（所謂、表示イメージを保持する方法）、あ
るいは、その保持したい波形の入力信号のデータを格納
する方法を用いていた。

【０００５】このように保持したい波形のデータを格納
する従来の方法としては、例えば、複数チャネルより入
力された信号はＡＤ変換器でデジタル変換し、各々波形
データメモリに格納するといった方法がある。この際、
各々のチャネルの波形データメモリは、ＡＤ変換等のタ
イミングに関連し、全チャネル分同時に書込みおよび読
出しの制御が行われ、１チャンネル分のデータを保持す
るには、マイクロプロセッサ（以下、「ＣＰＵ］とい
う）のワーキングエリアとして用いられているようなメ
モリ用の空間を用意する（実際にはＲＡＭを増設する）
必要がある。

【０００６】

【発明が解決しようとする課題】このため、従来からの
波形表示装置の構造に基づいて、波形保持を行なうため
の回路構成は複雑なものとなり、また、余分なＲＡＭを
用いるため、波形表示装置のコストが高価なものになる
という問題が発生する。一方、全チャネル同時に波形デ
ータメモリを動作させているため、メモリの動作を止め
ることで表示を保持するとなると、全チャネル分の表示
が同時に保持されることとなり、１チャネル分の波形の
みの表示を保持することが出来ないという問題が発生す
る。本発明は、このような課題を解決し、簡単で安価な
構成で１チャネル毎の波形保持を行うことが可能な波形
表示装置を提供することを目的とする。

【０００７】

【課題を解決するための手段】本発明は、全体の動作を
制御するＣＰＵと、ＣＰＵから出力された波形保持デー
タを格納する制御レジスタと、この制御レジスタからの
出力をもとに、前記ＣＰＵから出力される書込み禁止信
号を有効もしくは無効にするための入力チャネル毎に設
けられた複数の保持選択手段と、これら保持選択手段か
らの出力信号に基づいてデータの書込みを行う入力チャ
ネル毎に設けられた複数のメモリと、を設けたことを特
徴とする波形表示装置である。

【０００８】

【作用】ＡＤ変換器から出力されたデータを波形データ
メモリに書き込む際に、チャネル毎に書込み制御を行う
ので、１チャネル分のみの波形の保持を行うことが可能
となる。

【０００９】

【実施例】図１に本発明の一実施例の構成図を示す。図
において、１は制御レジスタでどのチャネルの波形を保
持するかのデータを格納する。２１〜２ｎは保持選択手
段で、制御レジスタ１からの信号の制御により、ＣＰＵ
（図１には示されていない）から出力される書込み禁止
信号を各々のチャネルに対応して有効もしくは無効にす
る。この数は、入力チャネルの数に対応し、入力チャネ
ルがｎ個とすれば、保持選択手段はｎ個ある。ＷＲはＣ
ＰＵから出力される書込み制御信号で、保持選択手段２
１〜２ｎに各々加えられる。３１〜３ｎは波形データメ
モリで、ＡＤ変換器（図１には示されていない）から出
力されたデジタルデータを格納する。

【００１０】このような構成における動作を、図２のタ
イムチャートを用いて説明する。図２において、書込み
アドレスは、ＣＰＵから波形データメモリ３１〜３ｎに
与えられる、データの書込み先を指定するものである。
wr１は選択保持手段２１から出力され、波形データメモ
リ３１に入力されるチャネル１用書込み制御信号、wr２
は選択保持手段２２から出力され、波形データメモリ３
２に入力されるチャネル２用書込み制御信号、wrｎは選
択保持手段２ｎから出力され、波形データメモリ３ｎに
入力されるチャネルｎ用書込み制御信号である。

【００１１】また、データ１〜ｎはチャネル１〜ｎに入
力された信号を各々ＡＤ変換器でデジタル変換したもの
で、波形データメモリ３１〜３ｎに加えられる。

【００１２】図２においては、波形データメモリ３１〜
３ｎにデータを書き込むタイミング時のみ記載し、その
他表示処理等に必要とする時間の動作の記述は省略す
る。

【００１３】まず、書込み制御信号ＷＲがＣＰＵから保
持選択手段２１〜２ｎに入力され、同時に、ＣＰＵから
はどのチャネルから入力された信号を保持するかの情報
を表す制御信号が制御レジスタ１に入力される。この信
号は制御レジスタ１で、各保持選択手段２１〜２ｎに出
力するためにデコードされる。このデコードされた結果
は、各チャネル毎に対応した信号となって各保持選択手
段２１〜２ｎに入力される。

【００１４】各保持選択手段２１〜２ｎは具体的にはＡ
ＮＤゲート等で構成される。従って、ＣＰＵからの書込
み制御信号ＷＲと、制御レジスタ１から出力された信号
とはチャネル毎に論理和をとり、チャネル１用書込み制
御信号wr１等として、保持選択手段２１〜２ｎから出力
され、各々波形表示メモリ３１〜３ｎに出力される。

【００１５】このとき、チャネル２に入力された信号を
保持したいとする。この情報は保持選択手段２２に格納
されている。これにより、書込み制御信号ＷＲはマスク
されチャネル２用書込み制御信号wr２は、他の信号が書
込み状態（Ｌレベル）になっているときでもＨレベルを
保つ。従って、他の波形データメモリ２１，２ｎ等がＡ
Ｄ変換器からのデータの書き込み状態であっても、他の
波形データメモリ２２は書き込み状態とならない。よっ
て、波形データメモリ２２の内容は更新されないので、
チャネル２の入力信号に関する表示は更新されず表示波
形が保持される。

【００１６】このように書込みで制御信号ＷＲをデコー
ドし、波形データメモリ毎に書込み制御信号wr1〜nを設
定することにより、１つのチャネルのみ表示波形を固定
することが可能となる。

【００１７】

【発明の効果】従って、本発明の表示波形装置を用いる
ことにより、参照したいチャネルのみの波形保持が簡単
な構成で安価に実現可能な波形測定装置を提供できる。

【００１８】具体的な効果は、以下のようなものであ
る。 制御信号の書込み制御信号にマスクを行う（設定信
号と制御信号の論理和をとる）だけの構成であるので簡
単に回路を実現できる。

【００１９】 後段の信号処理回路を制御することな
く保持が可能となるので簡単な構成で実現可能となる。
パイプライン処理を行っているような通常の波形表示装
置では、データの取り込みと同時に、後段の信号処理も
行っているため、このように信号保持のために後段の制
御を行わないことは、波形表示装置全体の信号処理時間
の高速化に貢献し、また回路の簡素化という面からも非
常に有効である。

【００２０】 データ保持のためのメモリを必要とし
ないので、そのメモリ分のコスト削減になる。とりわ
け、最近の波形表示装置の傾向としては、入力信号のデ
ータ長を長くする（多数の入力データを取り込む）とい
ったロングメモリが主流となっているので、このように
メモリを削減できることは、コウトダウンを図るには非
常に有効である。

【図面の簡単な説明】

【図１】本発明の一実施例を示す構成図である。

【図２】本発明の動作の説明するタイミングチャートで
ある。

【符号の説明】

１ 制御レジスタ ２１〜２ｎ 保持選択手段 ３１〜３ｎ 波形データメモリ

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】全体の動作を制御するＣＰＵと、 ＣＰＵから出力された波形保持データを格納する制御レ
   ジスタと、 この制御レジスタからの出力をもとに、前記ＣＰＵから
   出力される書込み禁止信号を有効もしくは無効にするた
   めの入力チャネル毎に設けられた複数の保持選択手段
   と、 これら保持選択手段からの出力信号に基づいてデータの
   書込みを行う入力チャネル毎に設けられた複数のメモリ
   と、 を設けたことを特徴とする波形表示装置。