JPS6055019B2 - 輝度変調方式 - Google Patents

Description

【発明の詳細な説明】 本発明は表示装置における表示図形の認識を確実にする
ためにその表示図形の輝線上に輝度増大点および輝度増
大線を発生するための輝度変調方式に関するものである
。

従来のこの種の輝度増大方式は、輝度増大点を決めるた
めのアナログ又はデジタル信号と表示装。

置の輝線上に位置表示をおこなうための信号とを複数個
の比較器で比較することによつて、輝度増大信号を発生
し、輝線上に輝度増大を行う方式であつた。

そのために、複数個の輝度増大点を表示するためには複
数個の比較器を必要とし、回路構成が複雑になるという
欠点があつた。又、特公昭５１−３３６９５号に示され
た方式は、比較器の代りに、プリセットカウンタを使用
し軸掃引に対応したクロック信号をカウントし、そのプ
リセット値のクロックをカウントした点で輝度増大信号
を発生する方式であるため、前記方式と同様に複数個の
輝度増大点を表示するためには複数個のプリセットカウ
ンタを必要とし、回路構成が複雑になる欠点がある。

本発明は、前記表示図形の認識をさらに確実にする上で
前記欠点を解決するために記憶装置を用いた輝度変調方
式を提供するものである。

この目的を達成するために、本発明では、Ｘ軸信号によ
る走査に従つて印加されるＹ軸信号により表示される表
示図形の一部を輝度変調信号により輝度増大を行うＣＲ
Ｔ表示装置と、前記Ｙ軸信号を前記Ｘ軸信号の制御の下
で一時記憶するための波形データメモリと、前記Ｘ軸信
号による走査幅を所望の数に分割した複数の表示領域に
それぞれ対応した複数の記憶領域を有する輝度増大点メ
モリと、該輝度増大点メモリ内の前記複数の記憶領域の
うち前記複数の表示領域内の所望の表示領域に対応する
記憶領域の記憶状態を他の記憶領域の記憶状態と異なる
ように設定するための設定手段と、前記輝度増大点メモ
リの内容を前記ｘ軸信号による走査に同期して読み出し
前記輝度変調信号に重畳して前記の記憶状態が変更され
た記憶領域に対応する表示領域において輝度を増大させ
るための輝度増大制御手段とを備えている。

以下図面により本発明を詳細に説明する。

第１図は本発明の実施例であつて、第２図、第３図は第
１図実施例のタイムチャートである。

第１図において、１は輝度増大点のアドレスを記憶する
ための輝度増大点メモリ、２は前記メモｌ月の読み出し
及び書き込みアドレス信号、３は前記１の読み出し及び
書き込み信号、４は前記１の読み出し及び書き込みの双
方向データバス、５は制御装置１００から出力されるア
ドレスバス、６はカウンタ２０の出力信号、７は前記１
の制御信号を選択するための輝度増大点メモリ選択信号
、８は前記アドレスバス５又は前記カウンタ出力信号６
のいずれかの入力信号を前記選択信号７で選択し前記ア
ドレス信号２に出力する第１アドレス選択回路、９は制
御装置１００から出力される書き込み信号、１０は読み
出し制御回路３０から出力される読み出し信号、１１は
前記書き込み信号９又は前記読み出し信号１０のいずれ
かの入力信号を前記選択信号７で選択し前記読み出し及
び書き込み信号３として出力する第１読み出し書き込み
信号選択回路、１２は制御装置１００に接続された双方
向データバス、１３は前記選択信号７によつて制御され
前記データバス１２をゲートするための第１ゲート回路
、１４はＣＲＴ４４に表示するための波形データメモリ
、１５は前記メモリ１４の書き込み及び読み出しアドレ
ス信号、１６は前記メモリ１４の書き込み及び読み出し
信号、１７は前記波形データメモリ１４の読み出し書き
込みの双方向データバス、１８は外部から供給される前
記波形メモリ１４の書き込みアドレス信号、１９は外部
から供給される前記波形データメモリ１４の書き込み信
号、２０はクロック信号５３をカウントしそのカウント
信号６を出力するアドレスカウンタ、２１は選択信号２
３によつて前記カウンタ出力信号６又は外部アドレス信
号１８のいずれかを選択し前記アドレス信号１５として
出力する第２アドレス選択回路、２２は選択信号２３に
よつて前記読み出し信号１０又は前記外部書き込み信号
１９のいずれかを選択し前記読み出し書き込み信号１６
として出力する第２読み出し書き込み信号選択回路、２
３はモードレジスタ４５から出力されるデータメモリ選
択信号、２４は前記波形データメモリ１４に書き込むデ
ータを入力する外部データバス、２５は前記選択信号２
３によつて前記データバス２４をゲートするための第２
ゲート回路、２６は読み出し制御回路３０から出力され
るデータストローブ信号、２７は前記ストローブ信号２
６で前記データバス１７上のデータをラッチするための
ラッチ回路、２８は前記ストローブ信号２６で前記デー
タバス４上のデータをラッチするためのラッチ回路、２
９は前記２７のラッチ出力信号、３０は読み出しエネイ
ブル信号４８が論理゜゜１゛の時クロック信号５３と同
期した読み出し信号１０とストローブ信号２６を発生す
る読み出し制御回路、３１は前記２７でラッチされたデ
ジタル信号をアナログ電圧信号に変換する第１デジタル
・アナログ変換器、３２は前記３１で変換されたアナロ
グ電圧信号を入力としＣＲＴｆ）Ｙ軸駆動信号を発生す
るためのＹ軸駆動回路、３３は前記アドレスカウンタ２
０の出力信号６をアナログ信号に変換するための第２デ
ジタル・アナログ変換器、３４は前記３３で変換された
アナログ信号を入力としＣＲＴ４４のｘ軸駆動信号３５
を発生するＸ軸駆動回路、３５は前記ｘ軸駆動回路３４
で発生されカウンタ出力信号６のデジタル値と比例関係
にある電圧を有するＸ軸駆動信号、３６は前記ラッチ回
路２８の輝度増大線信号を発生させるための出力信号、
３７は前記ラッチ回路２８の輝度増大点信号を発生させ
るための出力信号、３８は前記ストローブ信号２６と前
記信号３６を入力とし輝度増大線信号を発生するための
フリップフロップ回路、３９は前記フリップフロップ回
路３８の出力と前記信号３７を論理加算する論理加算ゲ
ート回路、４０は前記論理加算ゲート回路３９の論理加
算出力信号、４１はブランキング・アンブランキング信
号４２と輝度増大のための前記論理加算出力信号４０を
入力としＣＲＴ４４の輝度を変化させるためのＺ軸駆動
回路、４２はブランキング●アンブランキング信号、４
３は前記Ｚ軸駆動回路４１から出力されるＺ軸駆動信号
、４４はＣＲＴｌ４５は動作モードを決定するためのモ
ードレジスタ、４６は前記モードレジスタ４５から出力
される読み出しエネイブル信号４８が論理６６ｒ２の時
クロック●パルス５３を発生するクロック・パルス発生
器、４７は読み出しエネイブル信号４８が論理゜“０゛
の時ブランキング信号を発生し、読み出しエネイブル信
号が論理゜“１゛の時クロック信号５３に同期してアン
ブランキング信号を発生するブランキング・アンブラン
キング信号発生器、４８は前記モードレジスタ４５から
出力される読み出しエネイブル信号、４９は前記モード
レジスタ４５から出力される外部書き込みエネイブル信
号、５０は制御装置１００から出力され前記モードレジ
スタ４５にモードを書き込むための制御バス、５１はキ
ーボード入力装置、５２はキー入力データ転送バス、１
００はマイクロプロセッサを含み前記モードレジスタ４
５にモードを書き込むことによる表示の制御をすること
と前記キーボード入力装置５１からのキー入力データに
よつて前記輝度増大点メモリ１に輝度増大点指示データ
を書き込むための制御装置である。この実施例の動作は
次の通りである。

ＣＲＴ４４に波形を表示する前に、制御装置１００はモ
ードレジスタ４５に書き込みモードデータを書き込む。
書き込みモードデータにより、モードレジスタ４５から
の外部書き込みエネイブル信号が論理“１゛となり、波
形データメモリ１４に波形データの書き込みが可能にな
る。さらに、データメモリ選択信号２３が論理゜゜１゛
になり、第２アドレス選択回路２１は外部アドレス信号
１８を選択し、第２読み出し書き込み信号選択回路２２
は外部書き込み信号１９を選択し、同時に、第２ゲート
回路２５はエネイブルとなり、外部データバス２４上の
信号が双方向データバス１７を通り波形データメモリ１
４に入力される。ここで波形データメモリ１４は１Ｋ×
８ビットのランダムアクセスメモリである。書き込みエ
ネイブル信号４９を受けて外部から波形データが外部デ
ータバス２４を経由して１０ビットの外部アドレスバス
１８で指定される波形データメモリ１４のアドレスに次
々書き込まれる。一定時間後書き込みは終了する。書き
込み終了後、制御装置１００はモードレジスタ４５をク
リアし、外部書き込みエネイブル信号を論理“φ゛に選
択信号２３を論理゜“φ゛にする。

次に、制御装置１００はモードレジスタ４５に輝度増大
点メモリ書き込みモードを書き込む。

輝度増大点書き込みモードでは、モードレジスタ４５か
らの選択信号７は論理゜゜１゛となり、第１アドレス選
択回路８は制御装置１００から出力されるアドレスバス
５を選択し、選択回路１１は制御装置１００から出力さ
れる書き込み信号９を選択し、同時に第１ゲート回路１
３はエネイブルとなりデータバス１２上のデータが双方
向データバス４を経由して輝度増大点メモｌ月に入力さ
れる。ここで輝度増大点メモリ１は１Ｋ×２ビットのラ
ンダムアクセスメモリである。あらかじめキーボード入
力装置５１を経由して設定された複数の輝度増大点を指
示するデータの値と同じ値の輝度増大点メモリのアドレ
ス上に論理“１゛を制御装置１００によつて書き込む。
輝度増大点メモリ１の１つのビット出力は輝度増大点を
指示するために使用し、もう１つのビット出力は輝度増
大線のスタート点とストップ点を指示するために使用す
る。

輝度増大点メモリ１の１つのアドレスはそれぞれＣＲＴ
４４のｘ軸表示位値に対応する。キーボード入力装置１
からの輝度増大点及び輝度増大線のスタート点とストッ
プ点の指定は輝度増大点メモリのアドレスの値を入力す
ることで指定する。又、現在指定されている値からの増
減値による指定、あるいは、波形データのｘ軸位置の持
つ値たとえば波形データがある″サンプルクロック時間
でサンプルされたものならば、それに対応する時間の値
であつても制御装置１００でアドレス値に換算して出力
する。キーボード入力装置から指定された輝度増大点の
値の輝度増大点メモ１川のアドレスには、輝度増大へ指
示ビットを論理゜“１゛にしたデータをデータバス１２
、第１ゲート回路１３、データバス４を経由して制御装
置１００から書き込む。

同様にキーボード入力装置５１から指定された輝度増大
線のスタート点とストップ点の値の輝度増大点”メモリ
１のアドレスには、輝度増大線指示ビットを論理“１゛
にしたデータをデータバス１２、第１ゲート回路１３、
データバス４を経由して制御装置１００から書き込む。
輝度増大線のスタート点とストップ点の値と輝度増大点
の値が同じ値の場合は、２つのビットを論理“１゛にし
て同時に書き込む。さらに、初期状態例えば電源ＯＮの
時輝度増大点メモリ１の全てのビットは制御装置１００
によつて論理“０゛の値に設定されるから前記書き込み
点以外の全てのメモリビットは論理゜゜φ゛である。又
、輝度増大点の位置及び輝度増大線のスタート点とスト
ップ点の位置を変更する場合には、すでにある上記位置
を制御装置１００で記憶しておくことによつてその記憶
された位置の変更ビットに論理“゜φ゛を書き込み後、
新たな変更位置に論理゜゜１゛を書き込む。次にＣＲＴ
４４に波形データメモリ１４に書き込まれた波形データ
と輝度増大点メモリ１に書き込まれた輝度増大データを
表示する場合について説明する。

まず、制御装置１００からモードレジスタ４５に読み出
しモードを書き込む。読み出しモード時には、モードレ
ジスタ４５の出力において、選択信号２３は論理゜゜φ
゛、選択信号７は論理゜゜φ゛、外部書き込みエネイブ
ル信号４９は論理゜“φ゛、読み出しエネイブル信号４
８は論理“１゛になる。選択信号２３が論理゜“φ゛に
なると、第２アドレス選択回路２１はカウンタ出力信号
６を選択し、第２読み出し書き込み信号選択回路２２は
読み出し制御回路３０から出力される読み出し信号１０
を選択し、同時に第２ゲート回路２５はデスエイブルに
なりその出力はハイインピーダンス状態になる。選択信
号７が論理゛φ゛になることによつて、第１アドレス選
択回路８はカウンタ出力信号６を選択し、第１読み出し
書き込み信号選択回路１１は読み出し信号１０を選択し
、同時に第１ゲート回路１３はデイスエイブルとなりそ
の出力はハイインピーダンス状態になる。

読み出しエネイブル信号４８が論理゜“１゛になると、
クロックパルス発生器５３は、クロックパルス５３を発
生する。．クロックパルスによつてカウンタ２０は“゜
φ０からカウントし始める。カウンタ２０は波形データ
メモｌ川４及び輝度増大点メモｌ川のメモリ長１Ｋワー
ドに対応した１０ビットバイナリカウンタである。カウ
ンタ出力信号６の値でＣＲＴ４４上一のＸ軸表示位置が
決まり、その時のＹ軸の表示位置は、波形データメモリ
１４のカウンタ出力信号６の値のアドレス上の８ビット
データの値で決まり、Ｚ軸による輝度はブランキング・
アンブランキング信号４２と輝度増大点メモ■川のカウ
ンタ出力信号６の値のアドレス上の２ビットの論理値で
決まる。クロックパルス５３と同期して、ブランキング
●アンブランキング信号発生器４７はブランキング・ア
ンブランキング信号４２を発生する。第２図のタイムチ
ャートは読み出しエネイブル信号４８、クロック信号５
３、読み出し信号１０、ストローブ信号２６、ブランキ
ング・アンプＬランキング信号４２、データバス４、カ
ウンタ出力信号６、ラッチ２８の出力の関係を示したも
のである。

クロックパルス５３の立上りエッジでカウンタ２０はカ
ウント値を増加し、上記エッジから少し遅れて読み出し
信号が一定時間論理“゜φ゛になることによつてデータ
バス４上にカウンタ出力信号６で決まるメモリアドレス
上のデータが輝度増大点メモｌ川から出力される。第２
図でデータバス４，１７の斜線部分はデータが不確定で
あることを示す。読み出し信号１０から一定時間後スト
ローブ信号２６が発生し、データラッチ回路２７，２８
にメモリ１４，１から読み出されたデータがそれだれラ
ッチされる。さらに上記エッジから一定時間後、すなわ
ちラッチ終了後、ブランキング・アンブランキング信号
４２はアンブランキングレベルになり、次のクロックパ
ルス５３の立上りエッジでブランキングレベルになる。
読み出し信号１０によつて、波形データメモリ１４から
双方向データバス１７上に読み出された８ビットデータ
は８ビットのラッチ回路２７でラッチされ、デジタル・
アナログ変換器３１でアナログ電圧に変換され、Ｙ軸駆
動回路３２に入力し、ＣＲＴ４４のＹ軸表示となる。同
様に読み出し信号１０によつて輝度増大へメモｌ川から
双方向データバス４上に読み出された２ビットデータは
２ビットのラッチ回路２８でラッチされ、１つのビット
は輝度増大線出力信号３６として出力され、もう１つの
ビットは輝度増大点信号３７として出力される。第３図
は読み出しエネイブル信号４８、ストローブ信号２６、
輝度増大線信号３６，３８の出力信号、輝度増大点信号
３７、Ｘ軸駆動回路３４の出力信号、４３の出力信号の
関係を示すタイムチャートである。

第３図において輝度増大点位置として５番地のアドレス
に論理“１゛が予め書き込まれており、輝度増大線のス
タート点として７番のアドレスに論理“１゛が、ストッ
プ点として２０番地のアドレスに論理゜゜１゛が予め書
き込まれている。フリップフロップ回路３８はラッチ回
路２８の出力信号３６が論理゜゜１゛の時状態を反転す
る。ブランキング・アンブランキング信号４２のブラン
キングレベルは輝度増大信号４０の論理“゜１゛であら
れされる輝度増大レベルより優先するため、ｚ軸駆動信
号４３は第３図の様になる。クロック信号５３によつて
、カウンタ２０はφから１０２３までの値を１０ビット
データとして出力する。カウンタ出力信号６はデジタル
・アナログ変換器３３でアナログ電圧に変換され、ＣＲ
Ｔ４４のＸ軸表示位置を決定する。Ｘ軸駆動回路３４の
出力信号３５は第３図に示すようにのこぎり状の波形と
なる。以上説明したようにクロック信号によつてＸ軸、
Ｙ軸、ｚ軸それぞれの信号が決まり、ＣＲＴ４４の表示
は波形データ表示上に輝点あるいは輝線を含む表示とな
る。

以上説明したように本発明によれば、複数の輝度増大点
を表示するために、記憶装置を用いることによつて、従
来必要であつた複数の比較器が不要になり、構成が簡単
になるという利点がある。

従つて、本発明は、デジタルメモリ、ロジック・スコー
プ等の信号記憶観測装置の波形表示において波形上の複
数点にマーカ信号（カーソル信号）として輝度増大へを
表示する場合又はある時間測定幅を輝線上に輝度増大線
として表示する場合に有効である。

【図面の簡単な説明】

第１図は本発明の実施例を示すブロック図、第２図及び
第３図は本発明の動作を説明するためのタイムチャート
である。

Claims (1)

【特許請求の範囲】
1. １ Ｘ軸信号による走査に従つて印加されるＹ軸信号に
   より表示される表示図形の一部を輝度変調信号により輝
   度増大を行うＣＲＴ表示装置と、前記Ｙ軸信号を前記Ｘ
   軸信号の制御の下で一時記憶するための波形データメモ
   リと、前記Ｘ軸信号による走査幅を所望の数に分割した
   複数の表示領域にそれぞれ対応した複数の記憶領域を有
   する輝度増大点メモリと、該輝度増大点メモリ内の前記
   複数の記憶領域のうち前記複数の表示領域内の所望の表
   示領域に対応する記憶領域の記憶状態を他の記憶領域の
   記憶状態と異なるように設定するための設定手段と、前
   記輝度増大点メモリの内容を前記Ｘ軸信号による走査に
   同期して読み出し前記輝度変調信号に重畳して前記の記
   憶状態が変更された記憶領域に対応する表示領域におい
   て輝度を増大させるための輝度増大制御手段とを備えた
   輝度変調方式。