JPH0361148B2

JPH0361148B2 -

Info

Publication number: JPH0361148B2
Application number: JP57023065A
Authority: JP
Inventors: Hidemi Yokogawa; Myuki Fukuzawa
Original assignee: Sony Tektronix Corp
Current assignee: Tektronix Japan Ltd
Priority date: 1982-02-16
Filing date: 1982-02-16
Publication date: 1991-09-18
Also published as: FR2521754A1; CA1200628A; GB8302072D0; DE3304280A1; US4608652A; FR2521754B1; GB2115161B; JPS58140899A; DE3304280C2; GB2115161A

Description

【発明の詳細な説明】本発明はロジツク信号表示方法、特にロジツ
ク・アナライザのロジツク信号表示方法に関す
る。

最近、マイクロプロセツサ技術及びコンピユー
タ技術の進歩に伴い、種々の電子機器において、
ロジツク信号処理技術が一般化してきた。ロジツ
ク技術を用いた電子機器の開発、調整及び故障修
理のための測定器として、オシロスコープ、ロジ
ツクプローブ及びロジツク・アナライザ等がある
が、特に、ロジツク・アナライザは、ロジツク技
術を用いた電子機器の測定器として最適である。
即ち、ロジツク・アナライザは、複数チヤンネル
の入力ロジツク信号（データ）をランダム・アク
セス・メモリ（RAM）等の記憶手段に記憶した
後、この記憶手段に記憶されたデータを陰極線管
（CRT）等の表示手段に表示するので、トリガ信
号発生以前のデータを測定できるからである。ロ
ジツク・アナライザには２種類の表示モードがあ
り、その一つは、ロジツク信号を信号波形として
表示するタイミング表示モード、他の一つは、記
憶したデータを２進、８進、16進法等のワードと
して文字（数字を含む）により表示するステート
表示モードである。

このように、ロジツク・アナライザは、ロジツ
ク信号の測定器として最適であるが、実際の測定
では、チヤンネル数が多く且つ１チヤンネル当り
の記憶ビツト数が多い程、便利である。しかし、
ロジツク・アナライザの表示手段の表示領域は限
られており、多くのロジツク信号を一度に表示す
るのは困難である。特に、１チヤンネル当りのビ
ツト数が多い場合（即ち、信号が長い場合）の測
定には、表示手段の表示領域が限定されているの
で不便であつた。

このため、従来、表示手段の限定された表示領
域に、多くのロジツク信号を表示するための方法
が、いくつか提案されている。その内の一つは、
Ｘ軸（時間軸）を圧縮して多くのビツト数を表示
する方法である。この方法は、表示手段のＹ軸
（信号軸）にロジツク信号を印加し、Ｘ軸に傾斜
波又は階段波を印加して行なうものであり、表示
手段が所謂XY表示の場合にのみ可能である。更
に、この方法では、時間軸の圧縮に応じて表示波
形が細かくなるので、測定に不便という問題があ
る。一方、表示手段がラスタ・スキヤン（ラスタ
走査）、表示方式の場合、即ち、波形が各フオン
トの集合として表示される場合は、表示領域のフ
オント数が特定の値に定まつており、且つ各フオ
ントのビツト数も定まつているので、上述のＸ軸
信号の傾斜を急にしてＸ軸を圧縮する方法は利用
できない。

ところで、ラスタ・スキヤン表示方式では、文
字、数字等を自由に表示でき、更に、全体的な白
黒反転、部分的な白黒反転、表示の点滅等が可能
なので、一般的には、XY表示よりもラスタ・ス
キヤン表示方式の方が応用範囲が広い。

このため、従来、ラスタ・スキヤン表示方式に
おいて、チヤンネル当りの信号が長い場合、表示
手段の限定された表示領域に、できるだけ多くの
波形を表示するための工夫が種々提案されてい
る。

その内の一つに、１チヤンネルのロジツク信号
を、複数のトレースに分けて表示する方法（マル
チ・トレース方法）があるが、他のチヤンネルの
ロジツク信号を表示する表示領域が減少するた
め、チヤンネル間の信号の比較が困難という欠点
がある。

一方、特公昭55−46579号には、入力ロジツク
信号の遷移部分を検知してロジツク信号を取込む
ロジツク・アナライザが開示されている。この方
法は、取込記憶回路の容量を節約でき、且つ多く
のビツト数のロジツク信号を測定できるという利
点を有する。しかし、取込んだ信号自体が時間短
縮されているため、取込んだ信号の正しい時間関
係を得るために、遷移部分間の時間を測定する回
路が別に必要となるので、構成が複雑になるとい
う問題があつた。

更に、１波形当りの振幅を小さくし、多くのチ
ヤンネルの信号を一度に表示する方法も提案され
ているが、表示波形が小さくなるので測定が容易
でないという欠点がある。

更に又、表示画面を少しづつずらして表示する
所謂ロール・モードも提案されているが、全デー
タを一度に表示できないという欠点がある。

したがつて、本発明の目的は、ラスタ・スキヤ
ン表示方式のロジツク・アナライザにおいて、表
示手段の限られた表示領域に、ビツト数の多い信
号の波形を表示できるロジツク信号表示方法を提
供することである。

本発明の他の目的は、ラスタ・スキヤン表示方
式のロジツク・アナライザにおいて、表示手段の
限られた表示領域にビツト数の多い信号の波形を
圧縮して表示し、且つ圧縮比を自由に選択できる
ロジツク信号表示方法を提供することである。

本発明の更に他の目的は、各表示画面（ペー
ジ）に対応するプローブ及びプローブ・チツプを
任意に選択し、各ページに対応するプローブ及び
プローブ・チツプからの入力信号を１表示画面に
表示する機能（所謂ページ・モード機能）を有す
るロジツク信号表示方法を提供することである。

以下、添付の図面を参照して、本発明の好適実
施例を説明する。

第１図は、本発明に係るロジツク信号表示方法
が応用できるロジツク・アナライザのブロツク図
である。第１図に示したロジツク・アナライザに
は、４個のプローブ１０Ａ〜１０Ｄが接続されて
いる。夫々のプローブは８個のチツプ（夫々Ａ０
〜Ａ７，Ｄ０〜Ｄ７等で示す）を有し、夫々８チ
ヤンネルの入力ロジツク信号を受けることができ
る。プローブ１０Ａ〜１０Ｄからのロジツク信号
は比較器１２に供給される。比較器１２は、入力
ロジツク信号のレベルを、第１図の各ブロツクに
適した論理レベル（例えば、TTL（トランジス
タ・トランジスタ・レベル））に変換し、高速
RAM等で構成されたデータ用記憶回路１４、並
びにトリガ回路１６（ワード・リコグナイザ及び
カウンタを含む）に供給する。データ用記憶回路
１４、トリガ回路１６は、バス２０（データ、ア
ドレス及び制御バスを含む）に接続している。ス
タート／ストツプ制御回路２２は、バス２０から
の命令信号により、データ用記憶回路１４の記憶
動作即ち入力データ取込みを開始させ、更に、ト
リガ回路１６からの出力に応じてデータ用記憶回
路１４の記憶動作を停止させる。中央処理装置
（CPU）２４は、例えば市販のZ80A型マイクロ
プロセツサであり、論理演算手段及び回路動作の
処理手段として動作する。リード・オンリ・メモ
リ（ROM）２６は、CPU２４の処理手順を記憶
するフアームウエア用の記憶回路であり、RAM
２８は、CPU２４の一時記憶回路（CPU・
RAM）として動作すると共に表示RAM領域も
含む記憶回路である。ROM２６及びRAM２８
もバス２０に接続している。キーボード３０は、
複数のキーを有し、カーソルの制御、制御信号及
びデータの入力等に利用され、同様にバス２０に
接続している。バス２０に接続した表示制御回路
３２は、水平同期信号、垂直同期信号、及び
RAM２８の表示RAM領域のデータに基づいて
輝度信号を出力し、表示手段であるラスタ・スキ
ヤンCRT３４にデータを表示する。クロツクパ
ルス発生器３６は、バス２０からの命令信号に応
じた周波数のクロツクパルスをデータ用記憶回路
１４、トリガ回路１６等に供給する。尚、CPU
２４、ROM２６、RAM２８、キーボード３０
のクロツク周波数は、例えば4MHz（CPU２４が
Z80Aの場合）で固定である。

次に、第１図に示したロジツク・アナライザの
動作（即ち、入力データの取込みからCRT３４
での入力データ表示まで）を簡単に説明する。先
ず、オペレータはプローブ１０Ａ〜１０Ｄの内適
当なプローブを選択し、且つ被測定回路に接続済
であるとする。尚、分り易くするため、動作ステ
ツプに番号を振り、順を追つて説明する。

(1) オペレータが、キーボード３０から入力デー
タの取込を指示すると、スタート／ストツプ制
御回路２２は、CPU２４からの命令信号に基
づき、取込開始命令信号をデータ用記憶回路１
４に出力する。

(2) データ用記憶回路１４は、この取込開始信号
に応じ、指定されたプローブのチツプからの入
力データを、比較器１２を介して取り込み、順
次所定の記憶領域に記憶する。

(3) トリガ回路１６が、入力データからトリガ・
ワードを検出し、その後所定数のクロツク信号
を計数すると、トリガ回路１６はスタート／ス
トツプ制御回路２２に信号を出力する。

(4) スタート／ストツプ制御回路２２は、トリガ
回路１６からの出力信号に応じ、取込停止信号
をデータ用記憶回路１４に印加し、データ用記
憶回路１４の入力データ取込みを停止させる。

(5) キーボード３０から、データ用記憶回路１４
に取り込んだデータの表示を指示する。

(6) CPU２４は、データ用記憶回路１４に記憶
されているデータを、RAM２８のCPU・
RAMの第１領域に転送して記憶し、次に、本
発明に係る波形圧縮命令をキーボード３０から
入力すると、後で詳細に説明する波形圧縮操作
が行われ、表示内容をフオント情報（例えば、
コード信号）としてRAM２８のCPU・RAM
から表示RAM（表示領域）に転送して記憶し、
次いで、表示RAMの内容をCRT３４に表示す
る。

上述の動作説明から分るように、本発明は、上
記ステツプ(6)の部分に関する。

第２図及び第３図は、本発明に係る波形圧縮動
作或いは操作を、表示画面に基づいて説明するた
めの図である。第２図は、RAM２８のCPU・
RAMに記憶されているデータを圧縮しないで表
示した場合（即ち、通常の表示モード）のCRT
３４の表示画面を模型的に表わしたものであり、
右側の点線で示した波形は、データ用記憶回路１
４に取り込んだデータが長いため、表示画面上に
表示できない部分を示している。尚、第２図の波
形の左側のＡ１〜Ｄ１は、説明の便宜上付した符
号であり、第６図の同一符号と対応する。本発明
は、第２図に示した波形（点線部分を含む）を圧
縮し、第３図に示すような圧縮波形を表示する方
法に関し、第３図の波形の左側の符号Ａ４〜Ｄ４
は、夫々第２図の波形Ａ１〜Ｄ１を圧縮した波形
を示す。

次に、第４図〜第６図を参照し、更に詳しく本
発明を説明する。第４図は、本発明に係る方法に
関わる波形圧縮動作を説明するためのフローチヤ
ート、第５図はRAM２８の記憶領域の配分を模
型的に示した図、第６図は本発明に係る波形圧縮
動作を具体的に説明するための図である。

第４図において、操作者が、キーボードを介し
て、連続比較回路（即ちＮ）を設定し（或いは、
Ｎを予め所定の数に固定しておいてもよい）、波
形圧縮命令を入力すると、ステツプ（40）：CPU２４の一時記憶回路のアド
レスＡ０に、「０」をデータＤ０として記憶す
る。

ステツプ（42）：CPU・RAMの第１領域（第５
図参照）の最初のデータを一時記憶回路のアド
レスＡ１にデータＤ１として記憶する。

ステツプ（44）：CPU・RAMの次のデータを一
時記憶回路のアドレスＡ２にデータＤ２として
記憶する。

ステツプ（46）：データＤ１とＤ２が等しいかど
うか判断し、等しければ（YES）ステツプ
（48）に行き、等しくなければ（NO）ステツ
プ（50）に行く。

ステツプ（48）：データＤ１（或いは、Ｄ２）を
出力し、アドレスＡ０にデータＤ１を記憶す
る。

ステツプ（50）：データ０（０はＤ０の反対
の論理レベルを意味する）を出力し、アドレス
Ａ０にデータ０を記憶する（即ち、データＤ
０と０を入れ換える）。

ステツプ（52）：アドレスＡ０の出力をCPU・
RAMの第２領域（第５図参照）に記憶する。

ステツプ（54）：アドレスＡ２のデータＤ２をア
ドレスＡ１に記憶してデータＤ１とする。

ステツプ（56）：CPU・RAMの第１領域の全デ
ータ（例えば、256ビツト）を処理したかどう
かを判断し、処理していなければ（NO）ステ
ツプ（58）に行き、処理していれば（YES）
ステツプ（62）に行く。

ステツプ（58）：比較動作（ステツプ46の動作）
をＮ回（Ｎは２以上の整数であり、本実施例で
は３回）行つたかを判断し、Ｎ回行つていなけ
れば（NO）ステツプ（44）に行き、Ｎ回行つ
ていれば（YES）ステツプ（60）に行く。

ステツプ（60）：CPU・RAMの第１領域の次の
データを一次記憶回路のアドレスＡ１にデータ
Ｄ１として記憶する。

ステツプ（62）：CPU・RAMの第２領域のデー
タをフオント情報として表示RAM（第５図参
照）に記憶して終了する。

上述の説明から分るように、ステツプ（58）に
おいて比較動作をＮ回行つたことが判断されると
ステツプ（60）に進むので、比較動作をＮ回連続
して繰り返すと、比較動作を１回停止している。
尚、第５図の左側の0000〜FFFFはRAM２８の
アドレス番地を示し、RAM２８は、第５図に示
すように、上述の第１領域、第２領域及び表示
RAM領域の外に、同じくCPU・RAMに属する
フラツグ領域及びスタツク領域等を有している。

第６図において、左側に示したＡ〜Ｄは、
夫々、Ａ１〜Ａ５乃至Ｄ１〜Ｄ５をまとめた符号
であり、Ａ１〜Ｄ１は夫々第２図のＡ１〜Ｄ１の
波形に対応し、Ａ４〜Ｄ４は夫々第３図のＡ４〜
Ｄ４の波形に対応する。第６図において、Ａ２の
論理レベル「１」及び「０」は、波形Ａ１の論理
レベルに対応し、Ａ３は第４図のステツプ（46）
の比較動作に基づいて得た論理レベルを示し、Ａ
５の論理レベルはＡ４の論理レベルに対応してい
る。先ず、CPU２４の一時記憶回路のアドレス
Ａ０に、「０」をデータＤ０として記憶し（第４
図のステツプ（40）参照）、CPU・RAMの第１
領域（第５図参照）の最初のデータ（即ち、第６
図のＡ２の最左端のデータ「１」）を一時記憶回
路のアドレスＡ１にデータＤ１として記憶する
（第４図のステツプ（42）参照）。次に、CPU・
RAMの次のデータ（即ち、第６図のＡ２の左端
から２番目のデータ「０」）を一時記憶回路のア
ドレスＡ２にデータＤ２として記憶する（第４図
のステツプ（44）参照）。次に、データＤ１とＤ
２が等しいかどうかを判断する（第４図のステツ
プ（46）参照）。第６図の場合、データＤ１とＤ
２は異なるので、データＤ０と異なるデータ（即
ち、「１」）をアドレスＡ０に記憶する。このアド
レスＡ０に記憶されたデータ「１」は、Ａ３の最
左端の論理レベル「１」に対応する。次に、第４
図のステツプ（52）〜（56）を経て、上記の比較
動作を３回（本実施例の場合）行つたかを判断す
る。今、比較動作は１回行つただけであるので、
CPU・RAMの次のデータ（Ａ２の左側から第３
番目のデータ「０」）を一時記憶回路のアドレス
Ａ２にデータＤ２として記憶する（第４図のステ
ツプ（44）参照）。尚、ステツプ（54）において、
アドレスＡ２のデータはアドレスＡ１に記憶さ
れ、データＤ１（「０」）となつていることに留意
されたい。次に、データＤ１とＤ２とを比較す
る、本実施例の場合、データＤ１とＤ２は等しい
ので、データＤ１（或いはＤ２（即ち「０」））を
アドレスＡ０に記憶する。このアドレスＡ０に記
憶されたデータ「０」は、Ａ３の左端から第２番
目の論理レベル「０」に対応する。同様に、第４
図のステツプ（52）〜（58）及び（46）の各ステ
ツプを経て、Ａ３の左端から第３番目の論理レベ
ル「１」を得る。これで、３回の比較動作を行つ
たので、第４図のステツプ（60）で説明したよう
に、CPU・RAMの第１領域の次のデータ（即
ち、Ａ２の左端から第５番目のデータ「１」）を
一次記憶回路のアドレスＡ１にデータＤ１として
記憶し、次に、CPU・RAMの次のデータ（即
ち、Ａ２の左端から第６番目のデータ「１」）を
一時記憶回路のアドレスＡ２にデータＤ２として
記憶して上述の動作を繰り返えす。即ち、Ａ２の
左端から第４番目と第５番目の論理レベルの比較
は行われない。換言すれば、本実施例では、上述
したように、比較動作を３回繰り返した後比較動
作を１回停止している。最後に、CPU・RAMの
第１領域の全データ（例えば、256ビツト）を処
理したならば、CPU・RAMの第２領域のデータ
をフオント情報として表示RAM（第５図参照）
に記憶する（第４図のステツプ（62）参照）。尚、
第６図の他の波形Ｂ１〜Ｄ１を夫々Ｂ４〜Ｄ４に
圧縮する手順は、波形Ａ１をＡ４に圧縮する場合
と同様なので、説明を省略する。

このように、第６図では、比較を３回行つた
後、比較動作を１回停止し、再び比較動作を繰り
返えしているが、連続する比較回数（Ｎ）を自由
に変更し、波形圧縮の程度（波形圧縮比）を制御
できることは明らかである。尚、波形圧縮比は、
連続比較回数が３回の場合には3/4であり、一般
に、連続比較回数がＮ回の場合には、波形圧縮比
はＮ／（Ｎ＋１）である。

第４図及び第６図の説明では、初期条件とし
て、一時記憶回路のアドレスＡ０に「０」をデー
タＤ０として記憶したが（第４図のステツプ
（40）参照））、これに限らず、「１」をデータＤ０
として記憶してもよい。初期条件として、「１」
をデータＤ０として記憶した場合、第６図に即し
て言えば、Ａ４の最初の論理レベルは低レベルと
なる。このように、本発明に係る方法では、圧縮
された波形の最初のビツトと論理レベルは、圧縮
前の波形の最初の論理レベルと異なる場合があ
る。しかし、１表示画面に表示できない波形を圧
縮し、圧縮前の波形の概略を知るという目的のた
めには、支障がないといえる。圧縮された波形の
最初のビツトの論理レベルを圧縮前の波形の最初
の論理レベルと同じにするには、第４図のステツ
プ（40）を次のように変更すればよい。即ち、
CPU・RAMの第１領域の最初のデータの論理レ
ベルを判断し、このデータが「１」ならば、一時
記憶回路のアドレスＡ０に「０」をデータＤ０と
して記憶する。そして、CPU・RAMの第１領域
の最初のデータが「０」ならば、一時記憶回路の
アドレスＡ０に「１」をデータＤ０として記憶す
る。また、CPU・RAMの第１領域の最初のデー
タの論理レベルを反転して、一時記憶回路のアド
レスＡ０に記憶しても同様の結果が得られる。こ
のようにステツプ（40）を変更すれば、圧縮され
た波形と圧縮前の波形の最初の論理レベルが同じ
になる。

ところで、第４図の説明では、CPU・RAMの
第１領域の全データを処理した後、CPU・RAM
の第２領域のデータをフオント情報として表示
RAMに記憶するようになつている（ステツプ
（56）及び（62）参照）。しかし、比較動作終了毎
に、１フオントに相当する出力を第２領域に記憶
したかどうかを判断し、１フオントに相当する出
力を第２領域に記憶した場合には、その都度、表
示RAMに１フオントのデータを転送すれように
変更することも可能である。即ち、第４図におい
て、ステツプ（54）から（56）に行く途中に、ア
ドレスＡ０の出力を７回（即ち、７ビツトで１フ
オントを構成するとする）CPU・RAMの第２領
域に記憶したかどうかの判断ステツプを加え、
CPU・RAMの第２領域にＡ０の出力を未だ７回
記憶していなければステツプ（58）に行くように
し、更に、Ａ０の出力を７回CPU・RAMの第２
領域に記憶したのであれば、CPU・RAMの第２
領域に記憶した７個の出力を１フオントとして表
示RAMに記憶してステツプ（56）に行くステツ
プを、新たに追加すればよい。尚、ステツプ
（62）は削除し、ステツプ（56）においてYESな
ら波形圧縮動作を終了する。このように変更すれ
ば、CPU・RAMの第２記憶領域が小さくてもよ
いという効果がある。

次に、第７図及び第８図を参照して、本発明の
他の実施例であるページ・モードについて説明す
る。本実施例は、操作者がキーボードから各表示
画面（ページ）に対応するプローブ及びプロー
ブ・チツプを任意に選択し、各ページに対応する
プローブ及びプローブ・チツプからの入力信号を
１表示画面に表示するページ・モードに関する。
この実施例の動作を順を追つて説明すれば、 (1) 先ず、キーボードで選択した各ページのプロ
ーブ番号及びプローブ・チツプ番号をフラツグ
としてCPU・RAMに記憶する。

(2) 選択されたページのフラツグに応じた順序で
CPU・RAMの第１領域のデータを読み出す。

(3) 読み出したデータを１フオント７ビツトとし
て表示RAMに記憶すると共に、選択したペー
ジ及びプローブ・チツプ番号をフオントとして
表示RAMに記憶する。

第７図は、本発明の他の実施例に係るページ・
モードの表示画面の１例を示す図である。第７図
において、最上段の四角で囲つたPAGE＝１は、
この表示画面が第１ページであることを示し、左
端の四角で囲つたＡ０〜Ｄ３は選択されたプロー
ブ及びプローブ・チツプ番号を示し（即ち、アル
フアベツトでプローブを表わし、数字でプロー
ブ・チツプを表わす）、Ａ０〜Ｄ３の右側の波形
は夫々対応するプローブ及びプローブ・チツプに
入力した信号の波形を示す。第８図は、RAM２
８の記憶領域の１部分を模型的に示したものであ
り、プローブ１０Ａ〜１０Ｄで示した領域は、
RAM２８の第１領領域に属し、ページ１〜４は
フラツグ領域に属する。第８図において、プロー
ブ１０Ａ〜１０Ｄで示したRAM２８の第１領域
には、夫々、プローブ１０Ａ〜１０Ｄのプロー
ブ・チツプからの入力信号が記憶され、フラツグ
領域のページ１〜４には、操作者がキーボードか
ら指定したページに対応するプローブ及びプロー
ブ・チツプに関するデータが、ブラツグとして記
憶されている。上述のページ・モードによれば、
操作者は、キーボードを介し、異なつたプローブ
及びプローブ・チツプに入力される信号を自由に
選択して組み合せ、１表示画面に表示することが
できる。したがつて、異なつたプローブ及びプロ
ーブ・チツプに入力される信号の比較観察が簡単
に行えるという効果がある。更に、特定のプロー
ブ及びプローブ・チツプを被測定回路の特定箇所
に接続しなければならないという制約が緩和され
るので、測定が容易になるという効果もある。

以上説明したように、本発明によれば、ラス
タ・スキヤン表示方式のロジツク・アナライザに
おいて、表示手段の限られた表示領域に、ビツト
数の多い信号の波形を圧縮して表示できるので、
通常、１画面に表示できない長い信号波形の概略
を簡単に観察することができる。更に、波形を圧
縮する際、圧縮比を自由に且つ簡単に選択できる
ので、種々の長さの入力信号を１画面に圧縮表示
することが可能である。

更に、本発明に関るページ・モードによれば、
被測定回路とプローブ・チツプの接続関係に拘束
されることなく、１表示画面に任意の入力信号を
表示できるので、上述の効果が得られる。

以上、本発明の好適実施例を説明したが、本明
細書に挙げた実施例の変形・変更は当業者にとつ
て容易である。例えば、本発明は、ラスタ・スキ
ヤン表示方式に適するが、XY表示方式に応用し
てもよい。この場合、圧縮したデータをＹ軸に印
加し、Ｘ軸に傾斜波或いは階段波を印加する。更
に、操作者の便宜のために、入力信号を圧縮表示
する場合には、その旨の表示をするようにしても
よい。

【図面の簡単な説明】

第１図は本発明が応用されるロジツク・アナラ
イザのブロツク図、第２図及び第３図は本発明の
実施例を説明するための図、第４図は本発明の実
施例を説明するためのフローチヤート（流れ図）、
第５図は本発明の実施例を説明するために記憶回
路の記憶領域区分を模型的に表わした図、第６図
は本発明の実施例を説明するための図、第７図は
本発明の他の実施例を説明するための表示画面
図、第８図は本発明の他の実施例を説明するため
に記憶回路の記憶領域区分を模型的に表わした図
である。２４：CPU（中央演算装置）、２８：RAM（リ
ード・オンリ・メモリ）、３４：CRT（表示手
段）。

Claims

【特許請求の範囲】

１一連のロジツク信号の各ビツトの論理レベル
を１ビツト前の論理レベルと比較し、該比較動作
において、論理レベルが等しい場合はその論理レ
ベルを出力し、論理レベルが異なる場合は直前の
比較動作の出力レベルと異なるレベルを出力し、
上記比較動作をＮ回（Ｎは２以上の整数）繰り返
した後上記比較動作を１回停止し、再び上記比較
動作を繰り返し、上記比較動作の出力に応じて上
記ロジツク信号を表示することを特徴とするロジ
ツク信号表示方法。