JP3707105B2 - 信号測定方法及び信号測定装置 - Google Patents
信号測定方法及び信号測定装置 Download PDFInfo
- Publication number
- JP3707105B2 JP3707105B2 JP22057895A JP22057895A JP3707105B2 JP 3707105 B2 JP3707105 B2 JP 3707105B2 JP 22057895 A JP22057895 A JP 22057895A JP 22057895 A JP22057895 A JP 22057895A JP 3707105 B2 JP3707105 B2 JP 3707105B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data
- pattern length
- phase
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R13/00—Arrangements for displaying electric variables or waveforms
- G01R13/20—Cathode-ray oscilloscopes
- G01R13/22—Circuits therefor
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Dc Digital Transmission (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ディジタル信号の評価を行うための信号測定方法及び信号測定装置に関する。
【０００２】
【従来の技術】
従来、記録媒体に記録されたディジタル信号の記録パターンからデータを再生するときの、この記録信号の品質や信号再生装置のマージン等を評価する方法として、一般的に、再生データとクロックとの間の位相差をジッタとして取り扱う。
【０００３】
実際に記録された信号の位置や大きさは、理想的な信号の位置や大きさとは異なることにより、記録信号を再生した２値化データであるＲＦデータのエッジにはゆらぎが生じる。このＲＦデータのエッジのゆらぎはＡＣ成分であり、ジッタとなる原因の一つである。尚、ディスク状記録媒体上に記録された信号部分はマークと呼ばれる。
【０００４】
また、ＲＦデータのエッジの理想的な位相は、ＲＦデータを用いてＰＬＬ回路により生成する再生クロック信号を１／２位相分だけシフトした点となる。しかし、実際には、ＲＦデータのエッジでは、種々の理由から、理想的な位相からのずれ、即ちエッジシフトが生じている。このエッジシフトはＤＣ成分である。
【０００５】
このエッジシフトとエッジのゆらぎとが合わさったものが、ジッタとして定義される。
【０００６】
通常、ジッタは、タイミングインターバルアナライザを用いて、再生データとクロックとの間の位相差、即ち時間差を統計処理することで評価される。再生データとクロックとの位相差をとることで、回転変動や偏心等による変動を除去している。
【０００７】
【発明が解決しようとする課題】
ところで、例えば、光変調により記録媒体に信号を記録する場合には、記録パターンにより熱干渉量が異なるので、ＲＦデータのエッジシフトはパターン毎に異なる値となる。
【０００８】
しかし、上述の評価方法では、全てのパターンのエッジの位相情報を同一に扱うので、固有のパターンにおけるジッタによる評価やパターン依存性の評価を行う場合には、測定のために特殊な記録パターンを必要とする問題が生じる。
【０００９】
これにより、実際に再生されたＲＦデータにおける評価を行うことは難しい。
【００１０】
また、パターン毎にエッジの位相情報の違いを分離することができない。
【００１１】
そこで、本発明は上述の実情に鑑み、ディジタル信号の再生データであるならば、どのような再生データでも評価を行うことができる信号測定方法及び信号測定装置を提供するものである。
【００１２】
【課題を解決するための手段】
本発明に係る信号測定方法は、記録媒体に記録されたディジタルの２値化データの記録パターンを再生して得られる再生信号を評価する信号測定方法において、ディジタルの２値化データの第１のエッジ間隔（データの長さ及びエッジ位相）に対応する第１のパターン長を検出し、第２のエッジ間隔（データの長さ及びエッジ位相）に対応する第２のパターン長を検出して、上記第１のパターン長をＸ軸入力とし、上記第２のパターン長をＹ軸入力として、２次元表示を行う。
具体的には、無信号部分（スペース）の第１のパターン長及びその直後の記録信号部分（マーク）の第２のパターン長、又は記録信号部分（マーク）の第１のパターン長及びその直後の無信号部分（スペース）の第２のパターン長、若しくは先行する記録信号部分（マーク）の第１のパターン長及びその次の記録信号部分（マーク）の第２のパターン長をそれぞれ検出し、第１のパターン長をＸ軸入力とし、第２のパターン長をＹ軸入力として、２次元表示を行う。
【００１３】
また、本発明に係る信号測定装置は、、記録媒体に記録されたディジタルの２値化データの記録パターンを再生して得られる再生信号を評価する信号測定装置において、ディジタル信号の第１のエッジ間隔（データの長さ及びエッジ位相）に対応する第１のパターン長を検出する第１のパターン長検出手段と、第２のエッジ間隔（データの長さ及びエッジ位相）に対応する第２のパターン長を検出する第２のパターン長検出手段と、上記第１のパターン長検出手段からの第１のパターン長をＸ軸入力とし、上記第２のパターン長検出手段からの第２のパターン長をＹ軸入力として、２次元表示を行う２次元表示手段とを備えて成る。
具体的には、上記第１のパターン長検出手段は、ディジタルの２値化データの内の無信号部分（スペース）のエッジ位相あるいは長さに対応する第１のパターン長を検出し、上記第２のパターン長検出手段は、上記無信号部分（スペース）の直後の記録信号部分（マーク）のエッジ位相あるいは長さに対応する第２のパターン長を検出する。又は、上記第１のパターン長検出手段は、ディジタルの２値化データの内の記録信号部分（マーク）のエッジ位相あるいは長さに対応する第１のパターン長を検出し、上記第２のパターン長検出手段は、上記記録信号部分（マーク）の直後の無信号部分（スペース）のエッジ位相あるいは長さに対応する第２のパターン長を検出する。若しくは、上記第１のパターン長検出手段は、ディジタルの２値化データの内の先行する記録信号部分（マーク）のエッジ位相あるいは長さに対応する第１のパターン長を検出し、上記第２のパターン長検出手段は、上記記録信号部分（マーク）の後の記録信号部分（マーク）のエッジ位相あるいは長さに対応する第２のパターン長を検出する。
【００１４】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しながら説明する。
【００１５】
図１には、本発明に係る信号測定装置の実施の形態の概略的な構成を示す。この信号測定装置は、ディジタル信号の第１のエッジ間隔に対応する第１のパターン長を検出する第１のパターン長検出手段である第１のパターン長検出部２と、第２のエッジ間隔に対応する第２のパターン長を検出する第２のパターン長検出手段である第２のパターン長検出部３と、上記第１のパターン長検出部２からの第１のパターン長をＸ軸入力とし、上記第２のパターン長検出部３からの第２のパターン長をＹ軸入力として、２次元表示を行う２次元表示手段である２次元表示部４とを備えて成る。
【００１６】
ここで、先ず、記録媒体に記録された記録パターンの再生データの位相について説明する。
【００１７】
図２Ａは、例えば記録媒体に連続して記録されたディジタル信号の一部を示すものであり、信号が記録された記録信号部分いわゆるマークＭと、信号が記録されていない無信号部分いわゆるスペースＳとから成る。また、マークＭ及びスペースＳはそれぞれパターンといい、このパターンの長さをパターン長という。このとき、マークＭ及びスペースＳに付された変数ｇ、ｈ、ｉ、ｊ、及びｋは所定の範囲内の値を持ち、ここでは２〜８の値を持つこととする。
【００１８】
図２Ｂには、マークｈＭ及びマークｊＭを読み出して再生し、２値化回路で１／０のロジック信号に変換されたＲＦデータを示す。このＲＦデータの理想的な立ち上がりエッジ及び立ち下がりエッジは実線で示す位置であるが、実際に再生されるＲＦデータの立ち上がりエッジ及び立ち下がりエッジの位置は、理想的な立ち上がりエッジ及び立ち下がりエッジの位置とは多少ずれており、例えば点線で示す位置となる。
【００１９】
また、このＲＦデータを用いてＰＬＬ回路によって生成される再生クロック信号は、図２Ｃに示すものであり、１周期を１Ｔで示す。この再生クロック信号と、図２ＢのマークｈＭ及びマークｊＭの立ち上がりエッジ（leading edge）とにより生成される各パルスは図２Ｄに示し、また、上記再生クロック信号と、図２ＢのマークｈＭ及びマークｊＭの立ち下がりエッジ（trailing edge）とにより生成される各パルスは図２Ｅに示す。この図２Ｄに示す各パルスは、マークｈＭ及びマークｊＭの立ち上がりエッジの位相情報を持ち、図２Ｅに示す各パルスは、マークｈＭ及びマークｊＭの立ち下がりエッジの位相情報を持つ。この位相情報とは、具体的にはエッジの位置ずれ、即ちシフト量及びゆらぎである。
【００２０】
このとき、図２Ｂの実線で示す理想的なＲＦデータに対応する、図２Ｄ、図２Ｅに示すパルスの幅は全てＴ／２である。これに対して、図２Ｂで点線の位置の立ち上がりエッジ又は立ち下がりエッジとなるＲＦデータに対応する、図２Ｄ、図２Ｅの立ち上がりエッジ又は立ち下がりエッジの各位相情報を示すパルスは、点線で示す立ち上がりエッジ又は立ち下がりエッジとなり、これらのパルスの幅はそれぞれ異なる。
【００２１】
図２ＤのマークｈＭ及びマークｊＭの立ち上がりエッジの位相情報であるシフト量及びゆらぎは、分布図１００、１０１として模式的に示される。また、図２ＥのマークｈＭ及びマークｊＭの立ち下がりエッジの位相情報であるシフト量及びゆらぎは、分布図１０２、１０３として模式的に示される。
【００２２】
従来のディジタル信号の記録パターンの評価方法では、この分布図１００、１０１、１０２、１０３で示される位相情報をジッタ成分として用い、図３Ａに示すように、同一時間上で変動量を重ね合わせることによってジッタを得たり、また、図３Ｂに示すように、マーク毎に時間軸上に並び換えることで、マーク毎のジッタを得たりして、評価を行っている。
【００２３】
これに対して、本発明に係る信号測定方法によるディジタル信号の記録パターンの評価方法では、上記ＲＦデータのエッジ位相が、再生クロック信号の位相と等価であることを利用して、エッジの位相情報を含む２つの記録パターンのパターン長をそれぞれ測定し、この２つのパターン長を２次元表示する。
【００２４】
具体的には、図１の信号入力端子１から、ディジタル記録された記録信号を再生して２値化した２値化データであるＲＦデータ、及びこのＲＦデータを用いて再生される再生クロック信号により上記ＲＦデータをラッチしたラッチデータが入力される。このＲＦデータ及びラッチデータは、第１のパターン長検出部２及び第２のパターン長検出部３にそれぞれ送られる。
【００２５】
この第１のパターン長検出部２及び第２のパターン長検出部３では、それぞれ所定のパターンのパターン長が測定されて検出される。この第１のパターン長検出部２からの第１のパターン長及び第２のパターン長検出部３からの第２のパターン長は、２次元表示部４に送られる。この２次元表示部４では、上記第１のパターン長をＸ軸入力とし、上記第２のパターン長をＹ軸入力としてプロットし、２次元表示を行う。
【００２６】
ここで、上記第１のパターン長及び上記第２のパターン長は、立ち上がりエッジ又は立ち下がりエッジの内のどちらか一方のエッジの位相を含む。
【００２７】
また、上記エッジの位相は、上記２値化データを用いて生成する再生クロック信号の位相を基準位相とし、上記２値化データと、上記再生クロック信号により上記２値化データをラッチしたデータとを位相比較して検出するものである。
【００２８】
尚、上記第１のパターン長は、２値化データの内の無信号部分に応じたデータの長さに対応するパターン長であり、上記第２のパターン長は、上記無信号部分の後の記録信号部分に応じたデータの長さに対応するパターン長である場合、又は、上記第１のパターン長は、２値化データの内の記録信号部分に応じたデータの長さに対応するパターン長であり、上記第２のパターン長は、上記記録信号部分の後の無信号部分に応じたデータの長さに対応するパターン長である場合にディジタル記録された記録パターンの評価を行う。
【００２９】
また、上記第１のパターン長は、先行する記録信号部分に応じたデータの長さに対応するパターン長であり、上記第２のパターン長は、上記記録信号部分の後の記録信号部分に応じたデータの長さに対応するパターン長である場合にディジタル記録された記録パターンの評価を行う。
【００３０】
即ち、スペースＳのパターン長とマークＭのパターン長とを用いて、２つのパターン長の関係から、２つのパターンの間の１つのエッジの位相情報であるシフト量及びゆらぎを評価し、また、２つのマークＭのパターン長を用いて、２つのパターン長の関係から、２つのエッジの位相情報であるシフト量及びゆらぎを評価する。
【００３１】
また、上記２つの評価方法には、立ち上がりエッジの位相を評価する場合と、立ち下がりエッジの位相を評価する場合とがある。
【００３２】
ここで、記録パターンのマークＭに注目して、立ち下がりエッジの位相情報を含むあるスペースＳのパターン長と、立ち上がりエッジの位相情報を含む上記スペースＳの後に続くマークＭのパターン長とを用いた評価においては、マークＭの立ち上がりエッジの位相の評価を行うと考える。また、立ち下がりエッジの位相情報を含むあるマークＭのパターン長と、立ち上がりエッジの位相情報を含む上記マークＭの後に続くスペースＳのパターン長とを用いた評価においては、マークＭの立ち下がりエッジの位相の評価を行うと考える。
【００３３】
具体的に、先ず、立ち上がりエッジの位相を評価する場合について説明する。
【００３４】
図４Ａに示すマークｈＭ及びマークｊＭを再生した２値化データの立ち上がりエッジと、上述のように再生される再生クロック信号とにより生成される各パルスは、図４Ｂに示される。これらのパルスによって示されるエッジのシフト量及びゆらぎは、模式的には分布図９０、９１で示される。即ち、分布図９０は、マークｈＭの立ち上がりエッジのシフト量及びゆらぎを示す。また、分布図９１は、マークｊＭの立ち上がりエッジのシフト量及びゆらぎを示すと共に、スペースｉＳの立ち下がりエッジのシフト量及びゆらぎを示す。
【００３５】
よって、図５Ａに示すように、Ｘ軸にスペースｉＳのパターン長をプロットし、Ｙ軸にマークｊＭのパターン長をプロットすることにより、プロットデータ９４を得る。これにより、スペースｉＳとマークｊＭとの間における、１つの立ち上がりエッジのシフト量及びゆらぎの状態を評価することができる。また、図５Ｂに示すように、Ｘ軸にマークｈＭのパターン長をプロットし、Ｙ軸にマークｊＭのパターン長をプロットすることにより、プロットデータ９５を得る。これにより、マークｈＭとマークｊＭとの間における、２つの立ち上がりエッジのシフト量及びゆらぎを分離してそれぞれ評価することができる。
【００３６】
また、立ち下がりエッジの位相を評価する場合について説明する。
【００３７】
図６Ａに示すマークｈＭ及びマークｊＭを再生した２値化データの立ち下がりエッジと、上述のように再生される再生クロック信号とにより生成される各パルスは、図６Ｂに示される。これらのパルスによって示されるエッジのシフト量及びゆらぎは、模式的には分布図９２、９３で示される。即ち、分布図９２は、マークｈＭの立ち下がりエッジのシフト量及びゆらぎを示すと共に、スペースｉＳの立ち上がりエッジのシフト量及びゆらぎを示す。また、分布図９３は、マークｊＭの立ち下がりエッジのシフト量及びゆらぎを示す。
【００３８】
よって、図７Ａに示すように、Ｘ軸にマークｈＭのパターン長をプロットし、Ｙ軸にスペースｉＳのパターン長をプロットすることにより、プロットデータ９６を得る。これにより、マークｈＭとスペースｉＳとの間における、１つの立ち下がりエッジのシフト量及びゆらぎの状態を評価することができる。また、図７Ｂに示すように、Ｘ軸にマークｈＭのパターン長をプロットし、Ｙ軸にマークｊＭのパターン長をプロットすることにより、プロットデータ９７を得る。これにより、マークｈＭとマークｊＭとの間における、２つの立ち下がりエッジのシフト量及びゆらぎを分離してそれぞれ評価することができる。
【００３９】
次に、本発明に係る第１の信号測定装置の概略的な構成を図８に示す。この第１の信号測定装置は、スペースＳのパターン長と、このスペースＳの後のマークＭのパターン長を測定する信号測定装置である。
【００４０】
ここで、この第１の信号測定装置において、図９Ａの記録信号のマークｊＭ及びマークｈＭを再生した２値化データであるＲＦデータは、図９Ｂに示す信号となる。このＲＦデータを用いてＰＬＬ回路で生成した再生クロック信号は図９Ｃに示すものとなり、この再生クロック信号の周期を１Ｔとする。また、この再生クロック信号を用いて、図９ＢのＲＦデータをラッチしたラッチデータは図９Ｄに示すものとなる。
【００４１】
この第１の信号測定装置では、立ち下がりエッジの位相情報を含むスペースｉＳのパターン長と、このスペースｉＳの後の、立ち上がりエッジの位相情報を含むマークｊＭのパターン長とを測定する。
【００４２】
先ず、図９ＢのＲＦデータが図８の信号入力端子５１に入力され、図９Ｄのラッチデータが信号入力端子５２に入力される。上記ＲＦデータ及びラッチデータは、第１のパターン長検出部１のゲート回路５３及び第２のパターン長検出部２のゲート回路５６にそれぞれ送られる。
【００４３】
上記ゲート回路５３には、上記ラッチデータの反転信号がセット信号として入力され、上記ＲＦデータがリセット信号として入力されることにより、図９Ｅの信号が出力される。この図９Ｅの信号は、スペースｉＳのパターン長が周期Ｔ／２のパルス幅分だけ減算されている信号である。この図９Ｅの信号は加算器５４に送られ、周期Ｔ／２のパルス幅分が加算されて、図９Ｇの信号が出力される。この図９Ｇの信号は、時間／電圧変換回路５５で電圧に変換されて出力される。
【００４４】
また、上記ゲート回路５６には、上記ＲＦデータがセット信号として入力され、上記ラッチデータの反転信号がリセット信号として入力されることにより、図９Ｇの信号が出力される。この図９Ｇの信号は、マークｊＭのパターン長が周期Ｔ／２のパルス幅分だけ加算されている信号である。この図９Ｇの信号は加算器５７に送られ、周期Ｔ／２のパルス幅分が減算されることにより、図９Ｈの信号が出力される。この図９Ｈの信号は、時間／電圧変換回路５８で電圧に変換されて出力される。
【００４５】
この後、上記第１のパターン長検出部１からのスペースｉＳのパターン長をＸ軸とし、上記第２のパターン長検出部２からのマークｊＭのパターン長をＹ軸として、２次元的にプロットする。これにより、１つの立ち上がりエッジの位相情報を用いたディジタル信号の記録パターンの評価を行う。
【００４６】
次に、本発明に係る第２の信号測定装置の概略的な構成を図１０に示す。この第２の信号測定装置は、マークＭのパターン長と、このマークＭの後のスペースＳのパターン長を測定する信号測定装置である。
【００４７】
ここで、この第２の信号測定装置において、図１１Ａの記録信号のマークｊＭ及びマークｈＭを再生した２値化データであるＲＦデータは、図１１Ｂに示す信号となる。このＲＦデータを用いてＰＬＬ回路で生成した再生クロック信号は図１１Ｃに示すものとなる。また、この再生クロック信号を用いて、図１１ＢのＲＦデータをラッチしたラッチデータは図１１Ｄに示すものとなる。
【００４８】
この第２の信号測定装置では、立ち下がりエッジの位相情報を含むマークｈＭのパターン長と、このマークｈＭの後の、立ち上がりエッジの位相情報を含むスペースｉＳのパターン長とを測定する。
【００４９】
先ず、図１１ＢのＲＦデータが図１０の信号入力端子６１に入力され、図１１Ｄのラッチデータが信号入力端子６２に入力される。上記ＲＦデータ及びラッチデータは、第１のパターン長検出部１のゲート回路６３及び第２のパターン長検出部２のゲート回路６６にそれぞれ送られる。
【００５０】
上記ゲート回路６３には、上記ラッチデータがセット信号として入力され、上記ＲＦデータの反転信号がリセット信号として入力されることにより、図１１Ｅの信号が出力される。この図１１Ｅの信号は、マークｈＭのパターン長が周期Ｔ／２のパルス幅分だけ減算されている信号である。この図１１Ｅの信号は加算器６４に送られ、周期Ｔ／２のパルス幅分が加算されて、図１１Ｇの信号が出力される。この図１１Ｇの信号は、時間／電圧変換回路６５で電圧に変換されて出力される。
【００５１】
また、上記ゲート回路６６には、上記ＲＦデータの反転信号がセット信号として入力され、上記ラッチデータがリセット信号として入力されることにより、図１１Ｇの信号が出力される。この図１１Ｇの信号は、スペースｉＳのパターン長が周期Ｔ／２のパルス幅分だけ加算されている信号である。この図１１Ｇの信号は加算器６７に送られ、周期Ｔ／２のパルス幅分が減算されることにより、図１１Ｈの信号が出力される。この図１１Ｈの信号は、時間／電圧変換回路６８で電圧に変換されて出力される。
【００５２】
この後、上記第１のパターン長検出部１からのマークｈＭのパターン長をＸ軸とし、上記第２のパターン長検出部２からのスペースｉＳのパターン長をＹ軸として２次元的にプロットする。これにより、１つの立ち下がりエッジの位相情報を用いたディジタル信号の記録パターンの評価を行う。
【００５３】
このように、１つのエッジの位相情報を用いる場合で、立ち上がりエッジの位相情報を用いるときには、スペースＳのパターン長をＸ軸とし、マークＭのパターン長をＹ軸としてプロットすることにより評価を行い、立ち下がりエッジの位相情報を用いるときには、マークＭのパターン長をＸ軸とし、スペースＳのパターン長をＹ軸としてプロットすることにより評価を行う。
【００５４】
次に、本発明に係る第３の信号測定装置の概略的な構成を図１２に示す。この第３の信号測定装置は、２つのマークＭのパターン長を測定する信号測定装置である。
【００５５】
ここで、この第３の信号測定装置において、図１３Ａの記録信号のマークｊＭ及びマークｈＭを再生した２値化データであるＲＦデータは、図１３Ｂに示す信号となる。このＲＦデータを用いてＰＬＬ回路で生成した再生クロック信号は図１３Ｃに示すものとなる。また、この再生クロック信号を用いて、図１３ＢのＲＦデータをラッチしたラッチデータは図１３Ｄに示すものとなる。
【００５６】
この第３の信号測定装置では、立ち上がりエッジの位相情報を含むマークｈＭのパターン長と、このマークｈＭに続いて記録された、立ち上がりエッジの位相情報を含むマークｊＭのパターン長とを測定する。
【００５７】
先ず、図１３ＢのＲＦデータが図１２の信号入力端子７１に入力され、図１３Ｄのラッチデータが信号入力端子７２に入力される。上記ＲＦデータ及びラッチデータは、第１のパターン長検出部１のゲート回路７３及び第２のパターン長検出部２のゲート回路７７にそれぞれ送られる。
【００５８】
上記ゲート回路７３には、上記ＲＦデータがセット信号として入力され、上記ラッチデータの反転信号がリセット信号として入力されることにより、図１３Ｅの信号が出力される。この図１３Ｅの信号は、マークｈＭのパターン長が周期Ｔ／２のパルス幅分だけ加算されている信号である。この図１３Ｅの信号は加算器７４に送られ、周期Ｔ／２のパルス幅分が減算されて、図１３Ｇの信号が出力される。この図１３Ｇの信号は、遅延回路７５で、入力される時間ｉＴだけ遅延されて、時間／電圧変換回路７６で電圧に変換されて出力される。
【００５９】
また、上記ゲート回路７７には、上記ＲＦデータがセット信号として入力され、上記ラッチデータの反転信号がリセット信号として入力されることにより、図１３Ｇの信号が出力される。この図１３Ｇの信号は、マークｊＭのパターン長が周期Ｔ／２のパルス幅分だけ加算されている信号である。この図１３Ｇの信号は加算器７８に送られ、周期Ｔ／２のパルス幅分が減算されることにより、図１３Ｈの信号が出力される。この図１３Ｈの信号は、時間／電圧変換回路７９で電圧に変換されて出力される。
【００６０】
この後、上記第１のパターン長検出部１からのマークｈＭのパターン長をＸ軸とし、上記第２のパターン長検出部２からのマークｊＭのパターン長をＹ軸として２次元的にプロットする。これにより、２つの立ち上がりエッジの位相情報を用いたディジタル信号の記録パターンの評価を行う。
【００６１】
次に、本発明に係る第４の信号測定装置の概略的な構成を図１４に示す。この第４の信号測定装置は、２つのマークＭのパターン長を測定する信号測定装置である。
【００６２】
ここで、この第４の信号測定装置において、図１５Ａの記録信号のマークｊＭ及びマークｈＭを再生した２値化データであるＲＦデータは、図１５Ｂに示す信号となる。このＲＦデータを用いてＰＬＬ回路で生成した再生クロック信号は図１５Ｃに示すものとなる。また、この再生クロック信号を用いて、図１５ＢのＲＦデータをラッチしたラッチデータは図１５Ｄに示すものとなる。
【００６３】
この第４の信号測定装置では、立ち下がりエッジの位相情報を含むマークｈＭのパターン長と、このマークｈＭに続いて記録された、立ち下がりエッジの位相情報を含むマークｊＭのパターン長とを測定する。
【００６４】
先ず、図１５ＢのＲＦデータが図１４の信号入力端子８１に入力され、図１５Ｄのラッチデータが信号入力端子８２に入力される。上記ＲＦデータ及びラッチデータは、第１のパターン長検出部１のゲート回路８３及び第２のパターン長検出部２のゲート回路８７にそれぞれ送られる。
【００６５】
上記ゲート回路８３には、上記ラッチデータがセット信号として入力され、上記ＲＦデータの反転信号がリセット信号として入力されることにより、図１５Ｅの信号が出力される。この図１５Ｅの信号は、マークｈＭのパターン長が周期Ｔ／２のパルス幅分だけ減算されている信号である。この図１５Ｅの信号は加算器８４に送られ、周期Ｔ／２のパルス幅分が加算されて、図１５Ｇの信号が出力される。この図１５Ｇの信号は、遅延回路８５で、入力される時間ｉＴだけ遅延されて、時間／電圧変換回路８６で電圧に変換されて出力される。
【００６６】
また、上記ゲート回路８７には、上記ラッチデータがセット信号として入力され、上記ＲＦデータの反転信号がリセット信号として入力されることにより、図１５Ｇの信号が出力される。この図１５Ｇの信号は、マークｊＭのパターン長が周期Ｔ／２のパルス幅分だけ減算されている信号である。この図１５Ｇの信号は加算器８８に送られ、周期Ｔ／２のパルス幅分が加算されることにより、図１５Ｈの信号が出力される。この図１５Ｈの信号は、時間／電圧変換回路８９で電圧に変換されて出力される。
【００６７】
この後、上記第１のパターン長検出部１からのマークｈＭのパターン長をＸ軸とし、上記第２のパターン長検出部２からのマークｊＭのパターン長をＹ軸として２次元的にプロットする。これにより、２つの立ち上がりエッジの位相情報を用いたディジタル信号の記録パターンの評価を行う。
【００６８】
上記第１の信号測定装置で測定された複数のスペースｉＳのパターン長及びマークｊＭのパターン長を用いてプロットし、２次元表示した図（マップ）は、具体的には、図１６Ａに示すものである。この図１６Ａにおいて、プロットされたデータの長さは立ち上がりエッジのゆらぎを示し、上記プロットされたデータの平均値、即ち上記長さの中心点と格子点とのずれがエッジのシフト量を示す。このプロットされたデータから１つのエッジの位相を評価することができる。このとき、格子点を中心点とし、長さが短いプロットデータが理想的なプロットデータである。
【００６９】
また、上記第２の信号測定装置で測定されたマークｈＭのパターン長及びスペースｉＳのパターン長を用いてプロットし、２次元表示した図も、図１６Ａと同様な表示となる。
【００７０】
また、第３の信号測定装置で測定された複数のマークｈＭのパターン長及びマークｊＭのパターン長を用いてプロットし、２次元表示した図は、具体的には、図１６Ｂに示すものである。この図１６Ｂにおいて、プロットされたデータを円とみなすときの、この円の直径がエッジのゆらぎを示し、円の中心点と格子点とのずれがエッジのシフト量を示す。このプロットされたデータから２つのエッジの位相の相関関係を評価することができる。このプロットされたデータが楕円であれば、相関が強いことを示す。格子点を中心点とし、円の直径が短いプロットデータが理想的なプロットデータである。
【００７１】
また、上述の信号測定方法に基づいて、マークＭのパターン長及びスペースＳのパターン長を測定する他の信号測定装置の具体的な構成を図１７に示す。この信号測定装置では、詳細には後述する、マーク＆スペース検出モード、マーク検出モード、スペース検出モードの３つの検出モードに応じて、マークＭ及びスペースＳのパターン長を測定して２次元表示し、ディジタル信号の記録パターンの評価を行う。尚、この他の信号測定装置のスペース検出部６は、マーク検出部５と同じ構成をもつので、内部の各部の図示を省略する。
【００７２】
この図１７に示す信号測定装置は、図１の第１のパターン長検出部２に対応するマーク検出部５、及び図１の第２のパターン長検出部３に対応するスペース検出部６とから成り、図１の２次元表示部４に対応する表示部の図示は省略する。
【００７３】
図１８Ｂに示す、記録パターンが再生されて２値化されたＲＦデータＲＦＤＴは、信号入力端子８から入力されて、レシーバ９に送られる。尚、ＲＦデータＲＦＤＴのパターンは、説明を簡略化するために、固定したパターンの繰り返しとしている。同様に、図１９においても、ＲＦデータＲＦＤＴのパターンは固定したパターンの繰り返しとしている。
【００７４】
このレシーバ９では、タイミングジェネレータ１０からのゲート信号を用いて、上記ＲＦデータからシステム情報等を除去するゲート処理が行われる。尚、上記ゲート信号は、１回転同期信号、システム情報位置信号、及びデータ位置情報等が上記タイミングジェネレータ１０に入力されて生成される。このレシーバ９からの図１８Ｃの出力信号ＲＣＶＤＴは、ラッチ回路１２、時間／電圧変換回路２８、及びインバータ３０にそれぞれ送られる。
【００７５】
このラッチ回路１２では、図１８Ａに示す、上記ＲＦデータＲＦＤＴを用いてＰＬＬ回路で生成された再生クロック信号ＣＬＫが、信号入力端子７から入力される。この再生クロック信号ＣＬＫにより上記レシーバ９からの出力信号ＲＣＶＤＴが読み込まれて、図１８ＤのラッチデータＬＴＤＴが出力される。このラッチデータＬＴＤＴは、カウンタ１４、時間／電圧変換回路２１、及びインバータ２３にそれぞれ送られる。また、上記ラッチデータＬＴＤＴの反転信号は、タイミングジェネレータ１３に送られる。
【００７６】
上記時間／電圧変換回路２１ではラッチデータＬＴＤＴが電圧に変換されて、図１８Ｋの電圧データＴＶＣＮＶ1がサンプルホールド回路２２に出力される。また、上記ラッチデータＬＴＤＴは、上記インバータ２３を介してタイミングジェネレータ２４に送られる。
【００７７】
このタイミングジェネレータ２４からは、ラッチデータＬＴＤＴの立ち下がりで、図１８Ｌのタイミング信号ＭＨＬＤ1が発生され、このタイミング信号ＭＨＬＤ1及び図１８Ｊのリセット信号ＭＲＳＴ1が、サンプルホールド回路２２に出力される。
【００７８】
よって、サンプルホールド回路２２では、上記電圧データＴＶＣＮＶ1が、タイミング信号ＭＨＬＤ1でサンプルホールドされた後に、リセット信号ＭＲＳＴ1でリセットされて、図１８Ｍのホールド出力Ｍ1が出力される。このホールド出力Ｍ1は、減算器２５に送られる。
【００７９】
これと同時に、上記時間／電圧変換回路２８ではパターン長であるＲＦデータＲＦＤＴが電圧に変換されて、図１８Ｏの電圧データＴＶＣＮＶ2がサンプルホールド回路２８に出力される。また、上記ＲＦデータＲＦＤＴは、上記インバータ３０を介してタイミングジェネレータ３１に送られる。
【００８０】
このタイミングジェネレータ３１からは、ＲＦデータＲＦＤＴの立ち下がりで、図１８Ｐのタイミング信号ＭＨＬＤ2が発生され、このタイミング信号ＭＨＬＤ2及び図１８Ｎのリセット信号ＭＲＳＴ2はサンプルホールド回路２９に出力される。
【００８１】
よって、サンプルホールド回路２９では、上記電圧データＴＶＣＮＶ2が、タイミング信号ＭＨＬＤ2でサンプルホールドされた後に、リセット信号ＭＲＳＴ2でリセットされて、図１８Ｑのホールド出力Ｍ2が出力される。このホールド出力Ｍ2は、減算器２５に送られる。
【００８２】
上記減算器２５は、可変抵抗器２６でゲインが調整され、可変抵抗器２７でオフセットが調整される。この減算器２５により、上記ホールド出力Ｍ1と上記ホールド出力Ｍ2とが減算される。これにより、マークＭの正しいパターン長、即ちラッチデータＬＴＤＴと、マークＭの実際のパターン長、即ちＲＦデータＲＦＤＴとのずれ量が検出される。このずれ量は、加算器１８に送られる。
【００８３】
尚、このずれ量は、論理回路で、ＲＦデータＲＦＤＴとラッチデータＬＴＤＴとの立ち上がり位相差パルス及びＲＦデータＲＦＤＴとラッチデータＬＴＤＴとの立ち下がり位相差パルスをそれぞれ生成しておき、それぞれの位相差パルスを電圧変換した後に減算を行って求めるようにしてもよい。
【００８４】
一方、上記カウンタ１４には、ラッチデータＬＴＤＴ及び再生クロック信号ＣＬＫがインバータ１１を介した信号が入力される。このカウンタ１４では、タイミングジェネレータ１３からのタイミング信号に基づいて、上記ラッチデータＬＴＤＴがカウントされて、図１８Ｆの出力データＤＭＯＤＭがラッチ回路１５に出力される。
【００８５】
このラッチ回路１５では、図１８Ｅの上記タイミングジェネレータ１３から出力される、ラッチデータＬＴＤＴの立ち下がりで発生されるタイミング信号ＤＭＬＴＨに基づいて、出力データＤＭＯＤＭがラッチされる。このラッチ回路１５からの出力データは、エンコーダ１６に送られる。
【００８６】
このエンコーダ１６では、図１８Ｇの上記タイミングジェネレータ１３からのタイミング信号ＭＬＴＨに基づいて、記録パターンに対応するコード変換が行われて、図１８Ｈの出力データＭＯＭが出力される。
【００８７】
上記出力データＭＯＭは、Ｄ／Ａ（ディジタル／アナログ）コンバータ１７に送られて、アナログ信号ＲＥＦＭに変換されて、加算器１８に送られる。このアナログ信号ＲＥＦＭは、マークＭのパターン長の基準電圧である。
【００８８】
上記加算器１８は、可変抵抗器１９でゲインが調整され、可変抵抗器２０でオフセットが調整される。この加算器１８により、上記アナログ信号ＲＥＦＭと上記減算器２５からのずれ量とが加算される。この加算器１８からの出力は、サンプルホールド回路３２に送られる。
【００８９】
ここで、タイミングジェネレータ３１には、システムコントローラからの検出モードを示す２ビットの検出モード信号が信号入力端子４１、４２を介して供給されている。この検出モード信号は、信号入力端子４１及び信号入力端子４２からの２ビットの信号が共に‘Ｈｉｇｈ’又は‘Ｌｏｗ’であるときには、マーク＆スペース検出モードを示し、信号入力端子４１からの信号が‘Ｈｉｇｈ’で、信号入力端子４２からの信号が‘Ｌｏｗ’であるときにはマーク検出モードを示し、信号入力端子４１からの信号が‘Ｌｏｗ’で、信号入力端子４２からの信号が‘Ｈｉｇｈ’であるときにはスペース検出モードを示す。これにより、このタイミングジェネレータ３１から出力されて上記サンプルホールド回路３２に送られるリセット信号ＭＲＳＴ3が制御され、検出モードの切り換えが行われる。
【００９０】
よって、サンプルホールド回路３２では、上記加算器１８からの出力が、各検出モードに基づくタイミング信号ＭＨＬＤ3及びリセット信号ＭＲＳＴ3に応じてサンプルホールドされる。具体的には、マーク＆スペース検出モードの場合には、リセット信号ＭＲＳＴ3は出力されず、マーク検出モードの場合には、リセット信号ＭＲＳＴ3によりリセットがかかる。これにより、マークＭのずれ量を含むパターン長に対応する電圧、即ち図１８Ｔのマーク電圧ＭＡＲＫが出力される。
【００９１】
尚、Ｄ／Ａコンバータ１７におけるコード変換時に発生されるグリッジノイズ及びサンプルホールド回路２２、２９、３２におけるサンプルホールド時に発生されるスパイク上のノイズは、ローパスフィルタ（ＬＰＦ）等を用いて信号処理を行うことにより問題の無いレベルに抑えることができる。
【００９２】
図１８Ｔのマーク電圧ＭＡＲＫの実線はマーク＆スペース検出モードのときの電圧を示し、点線はマーク検出モードのときの電圧を示す。
【００９３】
また、図１８ＢのＲＦデータＲＦＤＴの内の１つの太線で示すＲＦデータに注目したときに、例えば、この太線のＲＦデータの長さが、３つのパターン長Ｖ1、Ｖ2、Ｖ3に変化する場合には、電圧データＴＶＣＮＶ2は、上記パターン長Ｖ1、Ｖ2、Ｖ3に対応して３つの値に変化する。そして、ホールド出力Ｍ2を出力するときに用いられるタイミングＭＨＬＤ2及びリセット信号ＭＲＳＴ2も３つのパターン長Ｖ1、Ｖ2、Ｖ3に対応するパルス位置で発生される。よって、ホールド出力Ｍ2の電圧も、３つのパターン長Ｖ1、Ｖ2、Ｖ3の長さに応じて上下する。これにより、マーク電圧ＭＡＲＫも上記パターン長Ｖ1、Ｖ2、Ｖ3に対応した値が得られる。
【００９４】
一方、スペース検出部６は、図１７に示す各部に対応する各ブロックによって構成され、図１９に示す符号の信号又はデータは、図１８に示す符号の信号又はデータに対応するものである。また、図１７のスペース検出部６においても、マーク検出部５における信号処理と同様に、図１９ＢのＲＦデータＲＦＤＴ及び図１９Ａの再生クロック信号を用い、図１９ＤのラッチデータＬＴＤＴを生成してスペースＳのずれ量を検出し、図１９Ｔのスペース電圧ＳＰＡＣＥを出力する。ここで、スペース検出部６には、図１７のレシーバ９からのＲＦデータＲＦＤＴの反転信号が入力されているが、図１９ＤのＲＦデータは、反転する前のＲＦデータを示す。
【００９５】
また、スペース検出部６内の、マーク検出部５内のサンプルホールド回路３２に対応するサンプルホールド回路では、マーク＆スペース検出モードの場合には、リセット信号ＭＲＳＴ3は出力されず、スペース検出モードの場合には、リセット信号ＳＲＳＴ3によりリセットがかかる。
【００９６】
尚、図２０Ｔのスペース電圧ＳＰＡＣＥの実線はマーク＆スペース検出モードのときの電圧を示し、点線はスペース検出モードのときの電圧を示す。
【００９７】
また、マーク検出部５での説明と同様に、ＲＦデータＲＦＤＴの内の１つの太線で示すＲＦデータに注目したときに、例えば、この太線のＲＦデータの長さが、３つのパターン長Ｗ1、Ｗ2、Ｗ3に変化する場合には、図１９Ｏの電圧データＴＶＣＮＶ2は、上記パターン長Ｗ1、Ｗ2、Ｗ3に対応して３つの値に変化する。よって、図１９Ｑのホールド出力Ｓ2の電圧も、３つのパターン長Ｗ1、Ｗ2、Ｗ3の長さに応じて上下する。これにより、図１９Ｔのスペース電圧ＳＰＡＣＥも上記パターン長Ｗ1、Ｗ2、Ｗ3に対応した値が得られる。
【００９８】
尚、上記マーク検出部５及びスペース検出部６では、リセット信号ＭＲＳＴ3又はリセット信号ＳＲＳＴ3をサンプルホールド回路３２に出力してリセットをかけているが、このサンプルホールド回路３２以外の、例えばＤ／Ａコンバータ１７に出力してリセットをかけても、上述したマーク電圧ＭＡＲＫ又はスペース電圧ＳＰＡＣＥと同様なマーク電圧ＭＡＲＫ又はスペース電圧ＳＰＡＣＥが得られる。
【００９９】
また、上述の信号測定装置では、立ち上がりエッジを含むパターン長を測定する場合及び立ち下がりエッジを含むパターン長を測定する場合に、共通の再生クロック信号を用いているが、それぞれ異なる再生クロック信号を用いるようにしてもよい。
【０１００】
次に、３つの検出モードについて説明する。
【０１０１】
マーク＆スペース検出モードでは、マーク電圧及びスペース電圧の両方をＸ軸及びＹ軸にそれぞれプロットする。よって、Ｘ軸及びＹ軸は、共にマークＭ及びスペースＳの意味を持つ。また、マーク検出モードでは、Ｘ軸をスペースＳ、Ｙ軸をマークＭとし、スペース検出モードでは、Ｘ軸をマークＭ、Ｙ軸をスペースＳとする。
【０１０２】
ここで、３つの検出モード毎の電圧出力の変化と、記録パターンとの関係を図２０に示す。
【０１０３】
図２０のラッチデータＬＴＤＴは、図１８、図１９に示したラッチデータＬＴＤＴと同じラッチデータである。このラッチデータＬＴＤＴの上部には、再生クロック信号ＣＬＫの１周期１Ｔを単位としたときの長さを数字で示し、ラッチデータＬＴＤＴがマークＭであるか、それともスペースＳであるかを‘Ｍ’又は‘Ｓ’で示す。また、ラッチデータＬＴＤＴの順番をパターンＰ1〜Ｐ10で示す。
【０１０４】
また、図２０Ａはマーク＆スペース検出モード時のマーク電圧ＭＡＲＫ及びスペース電圧ＳＰＡＣＥを示し、図２０Ｂはマーク検出モード時のマーク電圧ＭＡＲＫ及びスペース電圧ＳＰＡＣＥを示し、図２０Ｃはスペース検出モード時のマーク電圧ＭＡＲＫ及びスペース電圧ＳＰＡＣＥを示す。各検出モードにおいて、細線は、上記マーク電圧ＭＡＲＫ又はスペース電圧ＳＰＡＣＥを模式的に示したものであり、太線は、マーク電圧ＭＡＲＫ又はスペース電圧ＳＰＡＣＥのサンプリング出力を示す。
【０１０５】
ここで、マーク電圧ＭＡＲＫのサンプリング出力は、基本的には、図１７のサンプルホールド回路３２において、ラッチデータＬＴＤＴの立ち上がりで電圧変換が開始され、ラッチデータＬＴＤＴの立ち下がりでホールドされた後、リセット信号ＭＲＳＴ3でリセットされ、再び、次のラッチデータＬＴＤＴの立ち上がりで電圧変換が開始される処理動作を順次繰り返して行うことにより得る。また、スペース電圧ＳＰＡＣＥのサンプリング出力は、基本的には、上記サンプルホールド回路３２に対応する、スペース検出部６のサンプルホールド回路において、ラッチデータＬＴＤＴの立ち下がりで電圧変換が開始され、ラッチデータＬＴＤＴの立ち上がりでホールドされた後、リセット信号ＳＲＳＴ3でリセットされ、再び、次のラッチデータＬＴＤＴの立ち下がりで電圧変換が開始される処理動作を順次繰り返して行うことにより得る。
【０１０６】
具体的には、マーク＆スペース検出モード時には、図２０Ａに示すように、リセット信号ＭＲＳＴ3及びリセット信号ＳＲＳＴ3がかからず、次のマークＭ又はスペースＳのラッチデータＬＴＤＴが入力されるまで、電圧がホールドされる。例えば、マークＭであるパターンＰ2の電圧が出力されているときには、パターンＰ1の前のパターンのマーク電圧２Ｍ及びパターンＰ1のスペース電圧４Ｓがホールドされ、スペースＳであるパターンＰ3の電圧が出力されているときには、パターンＰ1のスペース電圧４Ｓ及びパターンＰ2のマーク電圧２Ｍがホールドされる。このようにして得られたマーク電圧ＭＡＲＫ及びスペース電圧ＳＰＡＣＥをＸＹ軸にプロットして２次元表示した図２１Ａの図においては、前のマークＭと、このマークＭの後のスペースＳとの関係、及び前のスペースＳと、このスペースＳの後のマークＭとの関係の両方が示される。
【０１０７】
また、マーク検出モード時には、マーク電圧ＭＡＲＫを検出している間はマーク電圧ＭＡＲＫはリセットされて出力されない。従って、パターンＰ2、Ｐ4、Ｐ6、Ｐ8、Ｐ10のマーク電圧ＭＡＲＫが出力されているときには、図２１Ｂの図では、下側の範囲外にプロットされる。即ち、マーク検出モード時には、スペースＳと、このスペースＳの後のマークＭとの関係が図２１Ｂの図に示される。
【０１０８】
また、スペース検出モード時には、スペース電圧ＳＰＡＣＥを検出している間はスペース電圧ＳＰＡＣＥは出力されない。従って、パターンＰ1、Ｐ3、Ｐ5、Ｐ7、Ｐ9のスペース電圧ＳＰＡＣＥが出力されているときには、図２１Ｃの図では、下側の範囲外にプロットされる。即ち、スペース検出モード時には、マークＭと、このマークＭの後のスペースＳとの関係が図２１Ｃの図に示される。
【０１０９】
尚、上記実施の形態においては、記録信号部分である、‘Ｈｉｇｈ’、即ち‘１’の信号部分をマークＭ、無信号部分である、‘Ｌｏｗ’、即ち‘０’の信号部分をスペースＳとして説明しているが、マークＭ及びスペースＳは、交互に出力されるロジック信号の関係を示すので、逆の定義によって示されるものであってもよい。
【０１１０】
また、第３及び第４の信号測定装置においては、連続して記録された２つのマークＭのパターン長を測定して、ディジタル信号の記録パターンの評価を行うようにしているが、連続しない任意の２つのマークＭのパターン長を測定して、ディジタル記録された記録パターンの評価を行うようにしてもよい。
【０１１１】
【発明の効果】
以上の説明からも明かなように、本発明に係る信号測定方法及び信号測定装置は、ディジタルの２値化データの第１のエッジ間隔に対応する第１のパターン長を検出し、第２のエッジ間隔に対応する第２のパターン長を検出して、上記第１のパターン長をＸ軸入力とし、上記第２のパターン長をＹ軸入力として、２次元表示を行うことにより、測定のために特殊な記録パターンを用いずに、固有のパターンにおける評価やパターン依存性の評価を行うことができる。従って、実際に再生されたＲＦデータにおける評価を行うことが可能である。また、パターン毎にエッジの位相情報、即ちエッジのシフト量及びゆらぎを分離して測定し、評価を行うことができる。
【図面の簡単な説明】
【図１】本発明に係る信号測定装置の実施の形態の概略的な構成図である。
【図２】記録信号の立ち上がりエッジ及び立ち下がりエッジの位相を示すパルスを説明するための図である。
【図３】従来のディジタル信号の再生データの評価方法を説明するための図である。
【図４】記録信号の立ち上がりエッジの位相のシフト量及びゆらぎを説明するための図である。
【図５】立ち上がりエッジの位相のシフト量及びゆらぎを用いたディジタル信号の評価方法を説明するための図である。
【図６】記録信号の立ち下がりエッジの位相のシフト量及びゆらぎを説明するための図である。
【図７】立ち下がりエッジの位相のシフト量及びゆらぎを用いたディジタル信号の評価方法を説明するための図である。
【図８】第１の信号測定装置の概略的な構成図である。
【図９】図８の信号測定装置における各信号のタイミングチャートである。
【図１０】第２の信号測定装置の概略的な構成図である。
【図１１】図１０の信号測定装置における各信号のタイミングチャートである。
【図１２】第３の信号測定装置の概略的な構成図である。
【図１３】図１２の信号測定装置における各信号のタイミングチャートである。
【図１４】第４の信号測定装置の概略的な構成図である。
【図１５】図１４の信号測定装置における各信号のタイミングチャートである。
【図１６】２次元のマッピングを示す図である。
【図１７】他の信号測定装置の具体的な構成図である。
【図１８】マーク長検出部における各信号のタイミングチャートである。
【図１９】スペース長検出部における各信号のタイミングチャートである。
【図２０】各検出モードにおけるマーク電圧及びスペース電圧を示す図である。
【図２１】各検出モードの２次元マッピングを示す図である。
【符号の説明】
２ 第１のパターン長検出部
３ 第２のパターン長検出部
４ ２次元表示部
【発明の属する技術分野】
本発明は、ディジタル信号の評価を行うための信号測定方法及び信号測定装置に関する。
【０００２】
【従来の技術】
従来、記録媒体に記録されたディジタル信号の記録パターンからデータを再生するときの、この記録信号の品質や信号再生装置のマージン等を評価する方法として、一般的に、再生データとクロックとの間の位相差をジッタとして取り扱う。
【０００３】
実際に記録された信号の位置や大きさは、理想的な信号の位置や大きさとは異なることにより、記録信号を再生した２値化データであるＲＦデータのエッジにはゆらぎが生じる。このＲＦデータのエッジのゆらぎはＡＣ成分であり、ジッタとなる原因の一つである。尚、ディスク状記録媒体上に記録された信号部分はマークと呼ばれる。
【０００４】
また、ＲＦデータのエッジの理想的な位相は、ＲＦデータを用いてＰＬＬ回路により生成する再生クロック信号を１／２位相分だけシフトした点となる。しかし、実際には、ＲＦデータのエッジでは、種々の理由から、理想的な位相からのずれ、即ちエッジシフトが生じている。このエッジシフトはＤＣ成分である。
【０００５】
このエッジシフトとエッジのゆらぎとが合わさったものが、ジッタとして定義される。
【０００６】
通常、ジッタは、タイミングインターバルアナライザを用いて、再生データとクロックとの間の位相差、即ち時間差を統計処理することで評価される。再生データとクロックとの位相差をとることで、回転変動や偏心等による変動を除去している。
【０００７】
【発明が解決しようとする課題】
ところで、例えば、光変調により記録媒体に信号を記録する場合には、記録パターンにより熱干渉量が異なるので、ＲＦデータのエッジシフトはパターン毎に異なる値となる。
【０００８】
しかし、上述の評価方法では、全てのパターンのエッジの位相情報を同一に扱うので、固有のパターンにおけるジッタによる評価やパターン依存性の評価を行う場合には、測定のために特殊な記録パターンを必要とする問題が生じる。
【０００９】
これにより、実際に再生されたＲＦデータにおける評価を行うことは難しい。
【００１０】
また、パターン毎にエッジの位相情報の違いを分離することができない。
【００１１】
そこで、本発明は上述の実情に鑑み、ディジタル信号の再生データであるならば、どのような再生データでも評価を行うことができる信号測定方法及び信号測定装置を提供するものである。
【００１２】
【課題を解決するための手段】
本発明に係る信号測定方法は、記録媒体に記録されたディジタルの２値化データの記録パターンを再生して得られる再生信号を評価する信号測定方法において、ディジタルの２値化データの第１のエッジ間隔（データの長さ及びエッジ位相）に対応する第１のパターン長を検出し、第２のエッジ間隔（データの長さ及びエッジ位相）に対応する第２のパターン長を検出して、上記第１のパターン長をＸ軸入力とし、上記第２のパターン長をＹ軸入力として、２次元表示を行う。
具体的には、無信号部分（スペース）の第１のパターン長及びその直後の記録信号部分（マーク）の第２のパターン長、又は記録信号部分（マーク）の第１のパターン長及びその直後の無信号部分（スペース）の第２のパターン長、若しくは先行する記録信号部分（マーク）の第１のパターン長及びその次の記録信号部分（マーク）の第２のパターン長をそれぞれ検出し、第１のパターン長をＸ軸入力とし、第２のパターン長をＹ軸入力として、２次元表示を行う。
【００１３】
また、本発明に係る信号測定装置は、、記録媒体に記録されたディジタルの２値化データの記録パターンを再生して得られる再生信号を評価する信号測定装置において、ディジタル信号の第１のエッジ間隔（データの長さ及びエッジ位相）に対応する第１のパターン長を検出する第１のパターン長検出手段と、第２のエッジ間隔（データの長さ及びエッジ位相）に対応する第２のパターン長を検出する第２のパターン長検出手段と、上記第１のパターン長検出手段からの第１のパターン長をＸ軸入力とし、上記第２のパターン長検出手段からの第２のパターン長をＹ軸入力として、２次元表示を行う２次元表示手段とを備えて成る。
具体的には、上記第１のパターン長検出手段は、ディジタルの２値化データの内の無信号部分（スペース）のエッジ位相あるいは長さに対応する第１のパターン長を検出し、上記第２のパターン長検出手段は、上記無信号部分（スペース）の直後の記録信号部分（マーク）のエッジ位相あるいは長さに対応する第２のパターン長を検出する。又は、上記第１のパターン長検出手段は、ディジタルの２値化データの内の記録信号部分（マーク）のエッジ位相あるいは長さに対応する第１のパターン長を検出し、上記第２のパターン長検出手段は、上記記録信号部分（マーク）の直後の無信号部分（スペース）のエッジ位相あるいは長さに対応する第２のパターン長を検出する。若しくは、上記第１のパターン長検出手段は、ディジタルの２値化データの内の先行する記録信号部分（マーク）のエッジ位相あるいは長さに対応する第１のパターン長を検出し、上記第２のパターン長検出手段は、上記記録信号部分（マーク）の後の記録信号部分（マーク）のエッジ位相あるいは長さに対応する第２のパターン長を検出する。
【００１４】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しながら説明する。
【００１５】
図１には、本発明に係る信号測定装置の実施の形態の概略的な構成を示す。この信号測定装置は、ディジタル信号の第１のエッジ間隔に対応する第１のパターン長を検出する第１のパターン長検出手段である第１のパターン長検出部２と、第２のエッジ間隔に対応する第２のパターン長を検出する第２のパターン長検出手段である第２のパターン長検出部３と、上記第１のパターン長検出部２からの第１のパターン長をＸ軸入力とし、上記第２のパターン長検出部３からの第２のパターン長をＹ軸入力として、２次元表示を行う２次元表示手段である２次元表示部４とを備えて成る。
【００１６】
ここで、先ず、記録媒体に記録された記録パターンの再生データの位相について説明する。
【００１７】
図２Ａは、例えば記録媒体に連続して記録されたディジタル信号の一部を示すものであり、信号が記録された記録信号部分いわゆるマークＭと、信号が記録されていない無信号部分いわゆるスペースＳとから成る。また、マークＭ及びスペースＳはそれぞれパターンといい、このパターンの長さをパターン長という。このとき、マークＭ及びスペースＳに付された変数ｇ、ｈ、ｉ、ｊ、及びｋは所定の範囲内の値を持ち、ここでは２〜８の値を持つこととする。
【００１８】
図２Ｂには、マークｈＭ及びマークｊＭを読み出して再生し、２値化回路で１／０のロジック信号に変換されたＲＦデータを示す。このＲＦデータの理想的な立ち上がりエッジ及び立ち下がりエッジは実線で示す位置であるが、実際に再生されるＲＦデータの立ち上がりエッジ及び立ち下がりエッジの位置は、理想的な立ち上がりエッジ及び立ち下がりエッジの位置とは多少ずれており、例えば点線で示す位置となる。
【００１９】
また、このＲＦデータを用いてＰＬＬ回路によって生成される再生クロック信号は、図２Ｃに示すものであり、１周期を１Ｔで示す。この再生クロック信号と、図２ＢのマークｈＭ及びマークｊＭの立ち上がりエッジ（leading edge）とにより生成される各パルスは図２Ｄに示し、また、上記再生クロック信号と、図２ＢのマークｈＭ及びマークｊＭの立ち下がりエッジ（trailing edge）とにより生成される各パルスは図２Ｅに示す。この図２Ｄに示す各パルスは、マークｈＭ及びマークｊＭの立ち上がりエッジの位相情報を持ち、図２Ｅに示す各パルスは、マークｈＭ及びマークｊＭの立ち下がりエッジの位相情報を持つ。この位相情報とは、具体的にはエッジの位置ずれ、即ちシフト量及びゆらぎである。
【００２０】
このとき、図２Ｂの実線で示す理想的なＲＦデータに対応する、図２Ｄ、図２Ｅに示すパルスの幅は全てＴ／２である。これに対して、図２Ｂで点線の位置の立ち上がりエッジ又は立ち下がりエッジとなるＲＦデータに対応する、図２Ｄ、図２Ｅの立ち上がりエッジ又は立ち下がりエッジの各位相情報を示すパルスは、点線で示す立ち上がりエッジ又は立ち下がりエッジとなり、これらのパルスの幅はそれぞれ異なる。
【００２１】
図２ＤのマークｈＭ及びマークｊＭの立ち上がりエッジの位相情報であるシフト量及びゆらぎは、分布図１００、１０１として模式的に示される。また、図２ＥのマークｈＭ及びマークｊＭの立ち下がりエッジの位相情報であるシフト量及びゆらぎは、分布図１０２、１０３として模式的に示される。
【００２２】
従来のディジタル信号の記録パターンの評価方法では、この分布図１００、１０１、１０２、１０３で示される位相情報をジッタ成分として用い、図３Ａに示すように、同一時間上で変動量を重ね合わせることによってジッタを得たり、また、図３Ｂに示すように、マーク毎に時間軸上に並び換えることで、マーク毎のジッタを得たりして、評価を行っている。
【００２３】
これに対して、本発明に係る信号測定方法によるディジタル信号の記録パターンの評価方法では、上記ＲＦデータのエッジ位相が、再生クロック信号の位相と等価であることを利用して、エッジの位相情報を含む２つの記録パターンのパターン長をそれぞれ測定し、この２つのパターン長を２次元表示する。
【００２４】
具体的には、図１の信号入力端子１から、ディジタル記録された記録信号を再生して２値化した２値化データであるＲＦデータ、及びこのＲＦデータを用いて再生される再生クロック信号により上記ＲＦデータをラッチしたラッチデータが入力される。このＲＦデータ及びラッチデータは、第１のパターン長検出部２及び第２のパターン長検出部３にそれぞれ送られる。
【００２５】
この第１のパターン長検出部２及び第２のパターン長検出部３では、それぞれ所定のパターンのパターン長が測定されて検出される。この第１のパターン長検出部２からの第１のパターン長及び第２のパターン長検出部３からの第２のパターン長は、２次元表示部４に送られる。この２次元表示部４では、上記第１のパターン長をＸ軸入力とし、上記第２のパターン長をＹ軸入力としてプロットし、２次元表示を行う。
【００２６】
ここで、上記第１のパターン長及び上記第２のパターン長は、立ち上がりエッジ又は立ち下がりエッジの内のどちらか一方のエッジの位相を含む。
【００２７】
また、上記エッジの位相は、上記２値化データを用いて生成する再生クロック信号の位相を基準位相とし、上記２値化データと、上記再生クロック信号により上記２値化データをラッチしたデータとを位相比較して検出するものである。
【００２８】
尚、上記第１のパターン長は、２値化データの内の無信号部分に応じたデータの長さに対応するパターン長であり、上記第２のパターン長は、上記無信号部分の後の記録信号部分に応じたデータの長さに対応するパターン長である場合、又は、上記第１のパターン長は、２値化データの内の記録信号部分に応じたデータの長さに対応するパターン長であり、上記第２のパターン長は、上記記録信号部分の後の無信号部分に応じたデータの長さに対応するパターン長である場合にディジタル記録された記録パターンの評価を行う。
【００２９】
また、上記第１のパターン長は、先行する記録信号部分に応じたデータの長さに対応するパターン長であり、上記第２のパターン長は、上記記録信号部分の後の記録信号部分に応じたデータの長さに対応するパターン長である場合にディジタル記録された記録パターンの評価を行う。
【００３０】
即ち、スペースＳのパターン長とマークＭのパターン長とを用いて、２つのパターン長の関係から、２つのパターンの間の１つのエッジの位相情報であるシフト量及びゆらぎを評価し、また、２つのマークＭのパターン長を用いて、２つのパターン長の関係から、２つのエッジの位相情報であるシフト量及びゆらぎを評価する。
【００３１】
また、上記２つの評価方法には、立ち上がりエッジの位相を評価する場合と、立ち下がりエッジの位相を評価する場合とがある。
【００３２】
ここで、記録パターンのマークＭに注目して、立ち下がりエッジの位相情報を含むあるスペースＳのパターン長と、立ち上がりエッジの位相情報を含む上記スペースＳの後に続くマークＭのパターン長とを用いた評価においては、マークＭの立ち上がりエッジの位相の評価を行うと考える。また、立ち下がりエッジの位相情報を含むあるマークＭのパターン長と、立ち上がりエッジの位相情報を含む上記マークＭの後に続くスペースＳのパターン長とを用いた評価においては、マークＭの立ち下がりエッジの位相の評価を行うと考える。
【００３３】
具体的に、先ず、立ち上がりエッジの位相を評価する場合について説明する。
【００３４】
図４Ａに示すマークｈＭ及びマークｊＭを再生した２値化データの立ち上がりエッジと、上述のように再生される再生クロック信号とにより生成される各パルスは、図４Ｂに示される。これらのパルスによって示されるエッジのシフト量及びゆらぎは、模式的には分布図９０、９１で示される。即ち、分布図９０は、マークｈＭの立ち上がりエッジのシフト量及びゆらぎを示す。また、分布図９１は、マークｊＭの立ち上がりエッジのシフト量及びゆらぎを示すと共に、スペースｉＳの立ち下がりエッジのシフト量及びゆらぎを示す。
【００３５】
よって、図５Ａに示すように、Ｘ軸にスペースｉＳのパターン長をプロットし、Ｙ軸にマークｊＭのパターン長をプロットすることにより、プロットデータ９４を得る。これにより、スペースｉＳとマークｊＭとの間における、１つの立ち上がりエッジのシフト量及びゆらぎの状態を評価することができる。また、図５Ｂに示すように、Ｘ軸にマークｈＭのパターン長をプロットし、Ｙ軸にマークｊＭのパターン長をプロットすることにより、プロットデータ９５を得る。これにより、マークｈＭとマークｊＭとの間における、２つの立ち上がりエッジのシフト量及びゆらぎを分離してそれぞれ評価することができる。
【００３６】
また、立ち下がりエッジの位相を評価する場合について説明する。
【００３７】
図６Ａに示すマークｈＭ及びマークｊＭを再生した２値化データの立ち下がりエッジと、上述のように再生される再生クロック信号とにより生成される各パルスは、図６Ｂに示される。これらのパルスによって示されるエッジのシフト量及びゆらぎは、模式的には分布図９２、９３で示される。即ち、分布図９２は、マークｈＭの立ち下がりエッジのシフト量及びゆらぎを示すと共に、スペースｉＳの立ち上がりエッジのシフト量及びゆらぎを示す。また、分布図９３は、マークｊＭの立ち下がりエッジのシフト量及びゆらぎを示す。
【００３８】
よって、図７Ａに示すように、Ｘ軸にマークｈＭのパターン長をプロットし、Ｙ軸にスペースｉＳのパターン長をプロットすることにより、プロットデータ９６を得る。これにより、マークｈＭとスペースｉＳとの間における、１つの立ち下がりエッジのシフト量及びゆらぎの状態を評価することができる。また、図７Ｂに示すように、Ｘ軸にマークｈＭのパターン長をプロットし、Ｙ軸にマークｊＭのパターン長をプロットすることにより、プロットデータ９７を得る。これにより、マークｈＭとマークｊＭとの間における、２つの立ち下がりエッジのシフト量及びゆらぎを分離してそれぞれ評価することができる。
【００３９】
次に、本発明に係る第１の信号測定装置の概略的な構成を図８に示す。この第１の信号測定装置は、スペースＳのパターン長と、このスペースＳの後のマークＭのパターン長を測定する信号測定装置である。
【００４０】
ここで、この第１の信号測定装置において、図９Ａの記録信号のマークｊＭ及びマークｈＭを再生した２値化データであるＲＦデータは、図９Ｂに示す信号となる。このＲＦデータを用いてＰＬＬ回路で生成した再生クロック信号は図９Ｃに示すものとなり、この再生クロック信号の周期を１Ｔとする。また、この再生クロック信号を用いて、図９ＢのＲＦデータをラッチしたラッチデータは図９Ｄに示すものとなる。
【００４１】
この第１の信号測定装置では、立ち下がりエッジの位相情報を含むスペースｉＳのパターン長と、このスペースｉＳの後の、立ち上がりエッジの位相情報を含むマークｊＭのパターン長とを測定する。
【００４２】
先ず、図９ＢのＲＦデータが図８の信号入力端子５１に入力され、図９Ｄのラッチデータが信号入力端子５２に入力される。上記ＲＦデータ及びラッチデータは、第１のパターン長検出部１のゲート回路５３及び第２のパターン長検出部２のゲート回路５６にそれぞれ送られる。
【００４３】
上記ゲート回路５３には、上記ラッチデータの反転信号がセット信号として入力され、上記ＲＦデータがリセット信号として入力されることにより、図９Ｅの信号が出力される。この図９Ｅの信号は、スペースｉＳのパターン長が周期Ｔ／２のパルス幅分だけ減算されている信号である。この図９Ｅの信号は加算器５４に送られ、周期Ｔ／２のパルス幅分が加算されて、図９Ｇの信号が出力される。この図９Ｇの信号は、時間／電圧変換回路５５で電圧に変換されて出力される。
【００４４】
また、上記ゲート回路５６には、上記ＲＦデータがセット信号として入力され、上記ラッチデータの反転信号がリセット信号として入力されることにより、図９Ｇの信号が出力される。この図９Ｇの信号は、マークｊＭのパターン長が周期Ｔ／２のパルス幅分だけ加算されている信号である。この図９Ｇの信号は加算器５７に送られ、周期Ｔ／２のパルス幅分が減算されることにより、図９Ｈの信号が出力される。この図９Ｈの信号は、時間／電圧変換回路５８で電圧に変換されて出力される。
【００４５】
この後、上記第１のパターン長検出部１からのスペースｉＳのパターン長をＸ軸とし、上記第２のパターン長検出部２からのマークｊＭのパターン長をＹ軸として、２次元的にプロットする。これにより、１つの立ち上がりエッジの位相情報を用いたディジタル信号の記録パターンの評価を行う。
【００４６】
次に、本発明に係る第２の信号測定装置の概略的な構成を図１０に示す。この第２の信号測定装置は、マークＭのパターン長と、このマークＭの後のスペースＳのパターン長を測定する信号測定装置である。
【００４７】
ここで、この第２の信号測定装置において、図１１Ａの記録信号のマークｊＭ及びマークｈＭを再生した２値化データであるＲＦデータは、図１１Ｂに示す信号となる。このＲＦデータを用いてＰＬＬ回路で生成した再生クロック信号は図１１Ｃに示すものとなる。また、この再生クロック信号を用いて、図１１ＢのＲＦデータをラッチしたラッチデータは図１１Ｄに示すものとなる。
【００４８】
この第２の信号測定装置では、立ち下がりエッジの位相情報を含むマークｈＭのパターン長と、このマークｈＭの後の、立ち上がりエッジの位相情報を含むスペースｉＳのパターン長とを測定する。
【００４９】
先ず、図１１ＢのＲＦデータが図１０の信号入力端子６１に入力され、図１１Ｄのラッチデータが信号入力端子６２に入力される。上記ＲＦデータ及びラッチデータは、第１のパターン長検出部１のゲート回路６３及び第２のパターン長検出部２のゲート回路６６にそれぞれ送られる。
【００５０】
上記ゲート回路６３には、上記ラッチデータがセット信号として入力され、上記ＲＦデータの反転信号がリセット信号として入力されることにより、図１１Ｅの信号が出力される。この図１１Ｅの信号は、マークｈＭのパターン長が周期Ｔ／２のパルス幅分だけ減算されている信号である。この図１１Ｅの信号は加算器６４に送られ、周期Ｔ／２のパルス幅分が加算されて、図１１Ｇの信号が出力される。この図１１Ｇの信号は、時間／電圧変換回路６５で電圧に変換されて出力される。
【００５１】
また、上記ゲート回路６６には、上記ＲＦデータの反転信号がセット信号として入力され、上記ラッチデータがリセット信号として入力されることにより、図１１Ｇの信号が出力される。この図１１Ｇの信号は、スペースｉＳのパターン長が周期Ｔ／２のパルス幅分だけ加算されている信号である。この図１１Ｇの信号は加算器６７に送られ、周期Ｔ／２のパルス幅分が減算されることにより、図１１Ｈの信号が出力される。この図１１Ｈの信号は、時間／電圧変換回路６８で電圧に変換されて出力される。
【００５２】
この後、上記第１のパターン長検出部１からのマークｈＭのパターン長をＸ軸とし、上記第２のパターン長検出部２からのスペースｉＳのパターン長をＹ軸として２次元的にプロットする。これにより、１つの立ち下がりエッジの位相情報を用いたディジタル信号の記録パターンの評価を行う。
【００５３】
このように、１つのエッジの位相情報を用いる場合で、立ち上がりエッジの位相情報を用いるときには、スペースＳのパターン長をＸ軸とし、マークＭのパターン長をＹ軸としてプロットすることにより評価を行い、立ち下がりエッジの位相情報を用いるときには、マークＭのパターン長をＸ軸とし、スペースＳのパターン長をＹ軸としてプロットすることにより評価を行う。
【００５４】
次に、本発明に係る第３の信号測定装置の概略的な構成を図１２に示す。この第３の信号測定装置は、２つのマークＭのパターン長を測定する信号測定装置である。
【００５５】
ここで、この第３の信号測定装置において、図１３Ａの記録信号のマークｊＭ及びマークｈＭを再生した２値化データであるＲＦデータは、図１３Ｂに示す信号となる。このＲＦデータを用いてＰＬＬ回路で生成した再生クロック信号は図１３Ｃに示すものとなる。また、この再生クロック信号を用いて、図１３ＢのＲＦデータをラッチしたラッチデータは図１３Ｄに示すものとなる。
【００５６】
この第３の信号測定装置では、立ち上がりエッジの位相情報を含むマークｈＭのパターン長と、このマークｈＭに続いて記録された、立ち上がりエッジの位相情報を含むマークｊＭのパターン長とを測定する。
【００５７】
先ず、図１３ＢのＲＦデータが図１２の信号入力端子７１に入力され、図１３Ｄのラッチデータが信号入力端子７２に入力される。上記ＲＦデータ及びラッチデータは、第１のパターン長検出部１のゲート回路７３及び第２のパターン長検出部２のゲート回路７７にそれぞれ送られる。
【００５８】
上記ゲート回路７３には、上記ＲＦデータがセット信号として入力され、上記ラッチデータの反転信号がリセット信号として入力されることにより、図１３Ｅの信号が出力される。この図１３Ｅの信号は、マークｈＭのパターン長が周期Ｔ／２のパルス幅分だけ加算されている信号である。この図１３Ｅの信号は加算器７４に送られ、周期Ｔ／２のパルス幅分が減算されて、図１３Ｇの信号が出力される。この図１３Ｇの信号は、遅延回路７５で、入力される時間ｉＴだけ遅延されて、時間／電圧変換回路７６で電圧に変換されて出力される。
【００５９】
また、上記ゲート回路７７には、上記ＲＦデータがセット信号として入力され、上記ラッチデータの反転信号がリセット信号として入力されることにより、図１３Ｇの信号が出力される。この図１３Ｇの信号は、マークｊＭのパターン長が周期Ｔ／２のパルス幅分だけ加算されている信号である。この図１３Ｇの信号は加算器７８に送られ、周期Ｔ／２のパルス幅分が減算されることにより、図１３Ｈの信号が出力される。この図１３Ｈの信号は、時間／電圧変換回路７９で電圧に変換されて出力される。
【００６０】
この後、上記第１のパターン長検出部１からのマークｈＭのパターン長をＸ軸とし、上記第２のパターン長検出部２からのマークｊＭのパターン長をＹ軸として２次元的にプロットする。これにより、２つの立ち上がりエッジの位相情報を用いたディジタル信号の記録パターンの評価を行う。
【００６１】
次に、本発明に係る第４の信号測定装置の概略的な構成を図１４に示す。この第４の信号測定装置は、２つのマークＭのパターン長を測定する信号測定装置である。
【００６２】
ここで、この第４の信号測定装置において、図１５Ａの記録信号のマークｊＭ及びマークｈＭを再生した２値化データであるＲＦデータは、図１５Ｂに示す信号となる。このＲＦデータを用いてＰＬＬ回路で生成した再生クロック信号は図１５Ｃに示すものとなる。また、この再生クロック信号を用いて、図１５ＢのＲＦデータをラッチしたラッチデータは図１５Ｄに示すものとなる。
【００６３】
この第４の信号測定装置では、立ち下がりエッジの位相情報を含むマークｈＭのパターン長と、このマークｈＭに続いて記録された、立ち下がりエッジの位相情報を含むマークｊＭのパターン長とを測定する。
【００６４】
先ず、図１５ＢのＲＦデータが図１４の信号入力端子８１に入力され、図１５Ｄのラッチデータが信号入力端子８２に入力される。上記ＲＦデータ及びラッチデータは、第１のパターン長検出部１のゲート回路８３及び第２のパターン長検出部２のゲート回路８７にそれぞれ送られる。
【００６５】
上記ゲート回路８３には、上記ラッチデータがセット信号として入力され、上記ＲＦデータの反転信号がリセット信号として入力されることにより、図１５Ｅの信号が出力される。この図１５Ｅの信号は、マークｈＭのパターン長が周期Ｔ／２のパルス幅分だけ減算されている信号である。この図１５Ｅの信号は加算器８４に送られ、周期Ｔ／２のパルス幅分が加算されて、図１５Ｇの信号が出力される。この図１５Ｇの信号は、遅延回路８５で、入力される時間ｉＴだけ遅延されて、時間／電圧変換回路８６で電圧に変換されて出力される。
【００６６】
また、上記ゲート回路８７には、上記ラッチデータがセット信号として入力され、上記ＲＦデータの反転信号がリセット信号として入力されることにより、図１５Ｇの信号が出力される。この図１５Ｇの信号は、マークｊＭのパターン長が周期Ｔ／２のパルス幅分だけ減算されている信号である。この図１５Ｇの信号は加算器８８に送られ、周期Ｔ／２のパルス幅分が加算されることにより、図１５Ｈの信号が出力される。この図１５Ｈの信号は、時間／電圧変換回路８９で電圧に変換されて出力される。
【００６７】
この後、上記第１のパターン長検出部１からのマークｈＭのパターン長をＸ軸とし、上記第２のパターン長検出部２からのマークｊＭのパターン長をＹ軸として２次元的にプロットする。これにより、２つの立ち上がりエッジの位相情報を用いたディジタル信号の記録パターンの評価を行う。
【００６８】
上記第１の信号測定装置で測定された複数のスペースｉＳのパターン長及びマークｊＭのパターン長を用いてプロットし、２次元表示した図（マップ）は、具体的には、図１６Ａに示すものである。この図１６Ａにおいて、プロットされたデータの長さは立ち上がりエッジのゆらぎを示し、上記プロットされたデータの平均値、即ち上記長さの中心点と格子点とのずれがエッジのシフト量を示す。このプロットされたデータから１つのエッジの位相を評価することができる。このとき、格子点を中心点とし、長さが短いプロットデータが理想的なプロットデータである。
【００６９】
また、上記第２の信号測定装置で測定されたマークｈＭのパターン長及びスペースｉＳのパターン長を用いてプロットし、２次元表示した図も、図１６Ａと同様な表示となる。
【００７０】
また、第３の信号測定装置で測定された複数のマークｈＭのパターン長及びマークｊＭのパターン長を用いてプロットし、２次元表示した図は、具体的には、図１６Ｂに示すものである。この図１６Ｂにおいて、プロットされたデータを円とみなすときの、この円の直径がエッジのゆらぎを示し、円の中心点と格子点とのずれがエッジのシフト量を示す。このプロットされたデータから２つのエッジの位相の相関関係を評価することができる。このプロットされたデータが楕円であれば、相関が強いことを示す。格子点を中心点とし、円の直径が短いプロットデータが理想的なプロットデータである。
【００７１】
また、上述の信号測定方法に基づいて、マークＭのパターン長及びスペースＳのパターン長を測定する他の信号測定装置の具体的な構成を図１７に示す。この信号測定装置では、詳細には後述する、マーク＆スペース検出モード、マーク検出モード、スペース検出モードの３つの検出モードに応じて、マークＭ及びスペースＳのパターン長を測定して２次元表示し、ディジタル信号の記録パターンの評価を行う。尚、この他の信号測定装置のスペース検出部６は、マーク検出部５と同じ構成をもつので、内部の各部の図示を省略する。
【００７２】
この図１７に示す信号測定装置は、図１の第１のパターン長検出部２に対応するマーク検出部５、及び図１の第２のパターン長検出部３に対応するスペース検出部６とから成り、図１の２次元表示部４に対応する表示部の図示は省略する。
【００７３】
図１８Ｂに示す、記録パターンが再生されて２値化されたＲＦデータＲＦＤＴは、信号入力端子８から入力されて、レシーバ９に送られる。尚、ＲＦデータＲＦＤＴのパターンは、説明を簡略化するために、固定したパターンの繰り返しとしている。同様に、図１９においても、ＲＦデータＲＦＤＴのパターンは固定したパターンの繰り返しとしている。
【００７４】
このレシーバ９では、タイミングジェネレータ１０からのゲート信号を用いて、上記ＲＦデータからシステム情報等を除去するゲート処理が行われる。尚、上記ゲート信号は、１回転同期信号、システム情報位置信号、及びデータ位置情報等が上記タイミングジェネレータ１０に入力されて生成される。このレシーバ９からの図１８Ｃの出力信号ＲＣＶＤＴは、ラッチ回路１２、時間／電圧変換回路２８、及びインバータ３０にそれぞれ送られる。
【００７５】
このラッチ回路１２では、図１８Ａに示す、上記ＲＦデータＲＦＤＴを用いてＰＬＬ回路で生成された再生クロック信号ＣＬＫが、信号入力端子７から入力される。この再生クロック信号ＣＬＫにより上記レシーバ９からの出力信号ＲＣＶＤＴが読み込まれて、図１８ＤのラッチデータＬＴＤＴが出力される。このラッチデータＬＴＤＴは、カウンタ１４、時間／電圧変換回路２１、及びインバータ２３にそれぞれ送られる。また、上記ラッチデータＬＴＤＴの反転信号は、タイミングジェネレータ１３に送られる。
【００７６】
上記時間／電圧変換回路２１ではラッチデータＬＴＤＴが電圧に変換されて、図１８Ｋの電圧データＴＶＣＮＶ1がサンプルホールド回路２２に出力される。また、上記ラッチデータＬＴＤＴは、上記インバータ２３を介してタイミングジェネレータ２４に送られる。
【００７７】
このタイミングジェネレータ２４からは、ラッチデータＬＴＤＴの立ち下がりで、図１８Ｌのタイミング信号ＭＨＬＤ1が発生され、このタイミング信号ＭＨＬＤ1及び図１８Ｊのリセット信号ＭＲＳＴ1が、サンプルホールド回路２２に出力される。
【００７８】
よって、サンプルホールド回路２２では、上記電圧データＴＶＣＮＶ1が、タイミング信号ＭＨＬＤ1でサンプルホールドされた後に、リセット信号ＭＲＳＴ1でリセットされて、図１８Ｍのホールド出力Ｍ1が出力される。このホールド出力Ｍ1は、減算器２５に送られる。
【００７９】
これと同時に、上記時間／電圧変換回路２８ではパターン長であるＲＦデータＲＦＤＴが電圧に変換されて、図１８Ｏの電圧データＴＶＣＮＶ2がサンプルホールド回路２８に出力される。また、上記ＲＦデータＲＦＤＴは、上記インバータ３０を介してタイミングジェネレータ３１に送られる。
【００８０】
このタイミングジェネレータ３１からは、ＲＦデータＲＦＤＴの立ち下がりで、図１８Ｐのタイミング信号ＭＨＬＤ2が発生され、このタイミング信号ＭＨＬＤ2及び図１８Ｎのリセット信号ＭＲＳＴ2はサンプルホールド回路２９に出力される。
【００８１】
よって、サンプルホールド回路２９では、上記電圧データＴＶＣＮＶ2が、タイミング信号ＭＨＬＤ2でサンプルホールドされた後に、リセット信号ＭＲＳＴ2でリセットされて、図１８Ｑのホールド出力Ｍ2が出力される。このホールド出力Ｍ2は、減算器２５に送られる。
【００８２】
上記減算器２５は、可変抵抗器２６でゲインが調整され、可変抵抗器２７でオフセットが調整される。この減算器２５により、上記ホールド出力Ｍ1と上記ホールド出力Ｍ2とが減算される。これにより、マークＭの正しいパターン長、即ちラッチデータＬＴＤＴと、マークＭの実際のパターン長、即ちＲＦデータＲＦＤＴとのずれ量が検出される。このずれ量は、加算器１８に送られる。
【００８３】
尚、このずれ量は、論理回路で、ＲＦデータＲＦＤＴとラッチデータＬＴＤＴとの立ち上がり位相差パルス及びＲＦデータＲＦＤＴとラッチデータＬＴＤＴとの立ち下がり位相差パルスをそれぞれ生成しておき、それぞれの位相差パルスを電圧変換した後に減算を行って求めるようにしてもよい。
【００８４】
一方、上記カウンタ１４には、ラッチデータＬＴＤＴ及び再生クロック信号ＣＬＫがインバータ１１を介した信号が入力される。このカウンタ１４では、タイミングジェネレータ１３からのタイミング信号に基づいて、上記ラッチデータＬＴＤＴがカウントされて、図１８Ｆの出力データＤＭＯＤＭがラッチ回路１５に出力される。
【００８５】
このラッチ回路１５では、図１８Ｅの上記タイミングジェネレータ１３から出力される、ラッチデータＬＴＤＴの立ち下がりで発生されるタイミング信号ＤＭＬＴＨに基づいて、出力データＤＭＯＤＭがラッチされる。このラッチ回路１５からの出力データは、エンコーダ１６に送られる。
【００８６】
このエンコーダ１６では、図１８Ｇの上記タイミングジェネレータ１３からのタイミング信号ＭＬＴＨに基づいて、記録パターンに対応するコード変換が行われて、図１８Ｈの出力データＭＯＭが出力される。
【００８７】
上記出力データＭＯＭは、Ｄ／Ａ（ディジタル／アナログ）コンバータ１７に送られて、アナログ信号ＲＥＦＭに変換されて、加算器１８に送られる。このアナログ信号ＲＥＦＭは、マークＭのパターン長の基準電圧である。
【００８８】
上記加算器１８は、可変抵抗器１９でゲインが調整され、可変抵抗器２０でオフセットが調整される。この加算器１８により、上記アナログ信号ＲＥＦＭと上記減算器２５からのずれ量とが加算される。この加算器１８からの出力は、サンプルホールド回路３２に送られる。
【００８９】
ここで、タイミングジェネレータ３１には、システムコントローラからの検出モードを示す２ビットの検出モード信号が信号入力端子４１、４２を介して供給されている。この検出モード信号は、信号入力端子４１及び信号入力端子４２からの２ビットの信号が共に‘Ｈｉｇｈ’又は‘Ｌｏｗ’であるときには、マーク＆スペース検出モードを示し、信号入力端子４１からの信号が‘Ｈｉｇｈ’で、信号入力端子４２からの信号が‘Ｌｏｗ’であるときにはマーク検出モードを示し、信号入力端子４１からの信号が‘Ｌｏｗ’で、信号入力端子４２からの信号が‘Ｈｉｇｈ’であるときにはスペース検出モードを示す。これにより、このタイミングジェネレータ３１から出力されて上記サンプルホールド回路３２に送られるリセット信号ＭＲＳＴ3が制御され、検出モードの切り換えが行われる。
【００９０】
よって、サンプルホールド回路３２では、上記加算器１８からの出力が、各検出モードに基づくタイミング信号ＭＨＬＤ3及びリセット信号ＭＲＳＴ3に応じてサンプルホールドされる。具体的には、マーク＆スペース検出モードの場合には、リセット信号ＭＲＳＴ3は出力されず、マーク検出モードの場合には、リセット信号ＭＲＳＴ3によりリセットがかかる。これにより、マークＭのずれ量を含むパターン長に対応する電圧、即ち図１８Ｔのマーク電圧ＭＡＲＫが出力される。
【００９１】
尚、Ｄ／Ａコンバータ１７におけるコード変換時に発生されるグリッジノイズ及びサンプルホールド回路２２、２９、３２におけるサンプルホールド時に発生されるスパイク上のノイズは、ローパスフィルタ（ＬＰＦ）等を用いて信号処理を行うことにより問題の無いレベルに抑えることができる。
【００９２】
図１８Ｔのマーク電圧ＭＡＲＫの実線はマーク＆スペース検出モードのときの電圧を示し、点線はマーク検出モードのときの電圧を示す。
【００９３】
また、図１８ＢのＲＦデータＲＦＤＴの内の１つの太線で示すＲＦデータに注目したときに、例えば、この太線のＲＦデータの長さが、３つのパターン長Ｖ1、Ｖ2、Ｖ3に変化する場合には、電圧データＴＶＣＮＶ2は、上記パターン長Ｖ1、Ｖ2、Ｖ3に対応して３つの値に変化する。そして、ホールド出力Ｍ2を出力するときに用いられるタイミングＭＨＬＤ2及びリセット信号ＭＲＳＴ2も３つのパターン長Ｖ1、Ｖ2、Ｖ3に対応するパルス位置で発生される。よって、ホールド出力Ｍ2の電圧も、３つのパターン長Ｖ1、Ｖ2、Ｖ3の長さに応じて上下する。これにより、マーク電圧ＭＡＲＫも上記パターン長Ｖ1、Ｖ2、Ｖ3に対応した値が得られる。
【００９４】
一方、スペース検出部６は、図１７に示す各部に対応する各ブロックによって構成され、図１９に示す符号の信号又はデータは、図１８に示す符号の信号又はデータに対応するものである。また、図１７のスペース検出部６においても、マーク検出部５における信号処理と同様に、図１９ＢのＲＦデータＲＦＤＴ及び図１９Ａの再生クロック信号を用い、図１９ＤのラッチデータＬＴＤＴを生成してスペースＳのずれ量を検出し、図１９Ｔのスペース電圧ＳＰＡＣＥを出力する。ここで、スペース検出部６には、図１７のレシーバ９からのＲＦデータＲＦＤＴの反転信号が入力されているが、図１９ＤのＲＦデータは、反転する前のＲＦデータを示す。
【００９５】
また、スペース検出部６内の、マーク検出部５内のサンプルホールド回路３２に対応するサンプルホールド回路では、マーク＆スペース検出モードの場合には、リセット信号ＭＲＳＴ3は出力されず、スペース検出モードの場合には、リセット信号ＳＲＳＴ3によりリセットがかかる。
【００９６】
尚、図２０Ｔのスペース電圧ＳＰＡＣＥの実線はマーク＆スペース検出モードのときの電圧を示し、点線はスペース検出モードのときの電圧を示す。
【００９７】
また、マーク検出部５での説明と同様に、ＲＦデータＲＦＤＴの内の１つの太線で示すＲＦデータに注目したときに、例えば、この太線のＲＦデータの長さが、３つのパターン長Ｗ1、Ｗ2、Ｗ3に変化する場合には、図１９Ｏの電圧データＴＶＣＮＶ2は、上記パターン長Ｗ1、Ｗ2、Ｗ3に対応して３つの値に変化する。よって、図１９Ｑのホールド出力Ｓ2の電圧も、３つのパターン長Ｗ1、Ｗ2、Ｗ3の長さに応じて上下する。これにより、図１９Ｔのスペース電圧ＳＰＡＣＥも上記パターン長Ｗ1、Ｗ2、Ｗ3に対応した値が得られる。
【００９８】
尚、上記マーク検出部５及びスペース検出部６では、リセット信号ＭＲＳＴ3又はリセット信号ＳＲＳＴ3をサンプルホールド回路３２に出力してリセットをかけているが、このサンプルホールド回路３２以外の、例えばＤ／Ａコンバータ１７に出力してリセットをかけても、上述したマーク電圧ＭＡＲＫ又はスペース電圧ＳＰＡＣＥと同様なマーク電圧ＭＡＲＫ又はスペース電圧ＳＰＡＣＥが得られる。
【００９９】
また、上述の信号測定装置では、立ち上がりエッジを含むパターン長を測定する場合及び立ち下がりエッジを含むパターン長を測定する場合に、共通の再生クロック信号を用いているが、それぞれ異なる再生クロック信号を用いるようにしてもよい。
【０１００】
次に、３つの検出モードについて説明する。
【０１０１】
マーク＆スペース検出モードでは、マーク電圧及びスペース電圧の両方をＸ軸及びＹ軸にそれぞれプロットする。よって、Ｘ軸及びＹ軸は、共にマークＭ及びスペースＳの意味を持つ。また、マーク検出モードでは、Ｘ軸をスペースＳ、Ｙ軸をマークＭとし、スペース検出モードでは、Ｘ軸をマークＭ、Ｙ軸をスペースＳとする。
【０１０２】
ここで、３つの検出モード毎の電圧出力の変化と、記録パターンとの関係を図２０に示す。
【０１０３】
図２０のラッチデータＬＴＤＴは、図１８、図１９に示したラッチデータＬＴＤＴと同じラッチデータである。このラッチデータＬＴＤＴの上部には、再生クロック信号ＣＬＫの１周期１Ｔを単位としたときの長さを数字で示し、ラッチデータＬＴＤＴがマークＭであるか、それともスペースＳであるかを‘Ｍ’又は‘Ｓ’で示す。また、ラッチデータＬＴＤＴの順番をパターンＰ1〜Ｐ10で示す。
【０１０４】
また、図２０Ａはマーク＆スペース検出モード時のマーク電圧ＭＡＲＫ及びスペース電圧ＳＰＡＣＥを示し、図２０Ｂはマーク検出モード時のマーク電圧ＭＡＲＫ及びスペース電圧ＳＰＡＣＥを示し、図２０Ｃはスペース検出モード時のマーク電圧ＭＡＲＫ及びスペース電圧ＳＰＡＣＥを示す。各検出モードにおいて、細線は、上記マーク電圧ＭＡＲＫ又はスペース電圧ＳＰＡＣＥを模式的に示したものであり、太線は、マーク電圧ＭＡＲＫ又はスペース電圧ＳＰＡＣＥのサンプリング出力を示す。
【０１０５】
ここで、マーク電圧ＭＡＲＫのサンプリング出力は、基本的には、図１７のサンプルホールド回路３２において、ラッチデータＬＴＤＴの立ち上がりで電圧変換が開始され、ラッチデータＬＴＤＴの立ち下がりでホールドされた後、リセット信号ＭＲＳＴ3でリセットされ、再び、次のラッチデータＬＴＤＴの立ち上がりで電圧変換が開始される処理動作を順次繰り返して行うことにより得る。また、スペース電圧ＳＰＡＣＥのサンプリング出力は、基本的には、上記サンプルホールド回路３２に対応する、スペース検出部６のサンプルホールド回路において、ラッチデータＬＴＤＴの立ち下がりで電圧変換が開始され、ラッチデータＬＴＤＴの立ち上がりでホールドされた後、リセット信号ＳＲＳＴ3でリセットされ、再び、次のラッチデータＬＴＤＴの立ち下がりで電圧変換が開始される処理動作を順次繰り返して行うことにより得る。
【０１０６】
具体的には、マーク＆スペース検出モード時には、図２０Ａに示すように、リセット信号ＭＲＳＴ3及びリセット信号ＳＲＳＴ3がかからず、次のマークＭ又はスペースＳのラッチデータＬＴＤＴが入力されるまで、電圧がホールドされる。例えば、マークＭであるパターンＰ2の電圧が出力されているときには、パターンＰ1の前のパターンのマーク電圧２Ｍ及びパターンＰ1のスペース電圧４Ｓがホールドされ、スペースＳであるパターンＰ3の電圧が出力されているときには、パターンＰ1のスペース電圧４Ｓ及びパターンＰ2のマーク電圧２Ｍがホールドされる。このようにして得られたマーク電圧ＭＡＲＫ及びスペース電圧ＳＰＡＣＥをＸＹ軸にプロットして２次元表示した図２１Ａの図においては、前のマークＭと、このマークＭの後のスペースＳとの関係、及び前のスペースＳと、このスペースＳの後のマークＭとの関係の両方が示される。
【０１０７】
また、マーク検出モード時には、マーク電圧ＭＡＲＫを検出している間はマーク電圧ＭＡＲＫはリセットされて出力されない。従って、パターンＰ2、Ｐ4、Ｐ6、Ｐ8、Ｐ10のマーク電圧ＭＡＲＫが出力されているときには、図２１Ｂの図では、下側の範囲外にプロットされる。即ち、マーク検出モード時には、スペースＳと、このスペースＳの後のマークＭとの関係が図２１Ｂの図に示される。
【０１０８】
また、スペース検出モード時には、スペース電圧ＳＰＡＣＥを検出している間はスペース電圧ＳＰＡＣＥは出力されない。従って、パターンＰ1、Ｐ3、Ｐ5、Ｐ7、Ｐ9のスペース電圧ＳＰＡＣＥが出力されているときには、図２１Ｃの図では、下側の範囲外にプロットされる。即ち、スペース検出モード時には、マークＭと、このマークＭの後のスペースＳとの関係が図２１Ｃの図に示される。
【０１０９】
尚、上記実施の形態においては、記録信号部分である、‘Ｈｉｇｈ’、即ち‘１’の信号部分をマークＭ、無信号部分である、‘Ｌｏｗ’、即ち‘０’の信号部分をスペースＳとして説明しているが、マークＭ及びスペースＳは、交互に出力されるロジック信号の関係を示すので、逆の定義によって示されるものであってもよい。
【０１１０】
また、第３及び第４の信号測定装置においては、連続して記録された２つのマークＭのパターン長を測定して、ディジタル信号の記録パターンの評価を行うようにしているが、連続しない任意の２つのマークＭのパターン長を測定して、ディジタル記録された記録パターンの評価を行うようにしてもよい。
【０１１１】
【発明の効果】
以上の説明からも明かなように、本発明に係る信号測定方法及び信号測定装置は、ディジタルの２値化データの第１のエッジ間隔に対応する第１のパターン長を検出し、第２のエッジ間隔に対応する第２のパターン長を検出して、上記第１のパターン長をＸ軸入力とし、上記第２のパターン長をＹ軸入力として、２次元表示を行うことにより、測定のために特殊な記録パターンを用いずに、固有のパターンにおける評価やパターン依存性の評価を行うことができる。従って、実際に再生されたＲＦデータにおける評価を行うことが可能である。また、パターン毎にエッジの位相情報、即ちエッジのシフト量及びゆらぎを分離して測定し、評価を行うことができる。
【図面の簡単な説明】
【図１】本発明に係る信号測定装置の実施の形態の概略的な構成図である。
【図２】記録信号の立ち上がりエッジ及び立ち下がりエッジの位相を示すパルスを説明するための図である。
【図３】従来のディジタル信号の再生データの評価方法を説明するための図である。
【図４】記録信号の立ち上がりエッジの位相のシフト量及びゆらぎを説明するための図である。
【図５】立ち上がりエッジの位相のシフト量及びゆらぎを用いたディジタル信号の評価方法を説明するための図である。
【図６】記録信号の立ち下がりエッジの位相のシフト量及びゆらぎを説明するための図である。
【図７】立ち下がりエッジの位相のシフト量及びゆらぎを用いたディジタル信号の評価方法を説明するための図である。
【図８】第１の信号測定装置の概略的な構成図である。
【図９】図８の信号測定装置における各信号のタイミングチャートである。
【図１０】第２の信号測定装置の概略的な構成図である。
【図１１】図１０の信号測定装置における各信号のタイミングチャートである。
【図１２】第３の信号測定装置の概略的な構成図である。
【図１３】図１２の信号測定装置における各信号のタイミングチャートである。
【図１４】第４の信号測定装置の概略的な構成図である。
【図１５】図１４の信号測定装置における各信号のタイミングチャートである。
【図１６】２次元のマッピングを示す図である。
【図１７】他の信号測定装置の具体的な構成図である。
【図１８】マーク長検出部における各信号のタイミングチャートである。
【図１９】スペース長検出部における各信号のタイミングチャートである。
【図２０】各検出モードにおけるマーク電圧及びスペース電圧を示す図である。
【図２１】各検出モードの２次元マッピングを示す図である。
【符号の説明】
２ 第１のパターン長検出部
３ 第２のパターン長検出部
４ ２次元表示部
Claims (12)
- 記録媒体に記録されたディジタルの２値化データの記録パターンを再生して得られる再生信号を評価する信号測定方法において、
ディジタルの２値化データの内の無信号部分又は記録信号部分に応じた上記再生信号のデータのエッジ位相及びデータの長さに対応する第１のパターン長を検出し、
上記無信号部分又は記録信号部分の直後の記録信号部分又は無信号部分に応じた上記再生信号のデータのエッジ位相及びデータの長さに対応する第２のパターン長を検出して、
上記第１のパターン長をＸ軸入力とし、上記第２のパターン長をＹ軸入力として、２次元表示を行う
ことを特徴とする信号測定方法。 - 上記第１のパターン長及び上記第２のパターン長は、立ち上がりエッジ又は立ち下がりエッジの内のどちらか一方のエッジの位相を含むことを特徴とする請求項１記載の信号測定方法。
- 上記エッジの位相は、上記２値化データを用いて生成する再生クロック信号の位相を基準位相とし、上記２値化データと、上記再生クロック信号により上記２値化データをラッチしたデータとを位相比較して検出することを特徴とする請求項２記載の信号測定方法。
- 記録媒体に記録されたディジタルの２値化データの記録パターンを再生して得られる再生信号を評価する信号測定方法において、
ディジタルの２値化データの内の先行する記録信号部分に応じた上記再生信号のデータのエッジ位相及びデータの長さに対応する第１のパターン長を検出し、
上記記録信号部分の後の記録信号部分に応じた上記再生信号のデータのエッジ位相及びデータの長さに対応する第２のパターン長を検出して、
上記第１のパターン長をＸ軸入力とし、上記第２のパターン長をＹ軸入力として、２次元表示を行う
ことを特徴とする信号測定方法。 - 上記第１のパターン長及び上記第２のパターン長は、立ち上がりエッジ又は立ち下がりエッジの内のどちらか一方のエッジの位相を含むことを特徴とする請求項４記載の信号測定方法。
- 上記エッジの位相は、上記２値化データを用いて生成する再生クロック信号の位相を基準位相とし、上記２値化データと、上記再生クロック信号により上記２値化データをラッチしたデータとを位相比較して検出することを特徴とする請求項５記載の信号測定方法。
- 記録媒体に記録されたディジタルの２値化データの記録パターンを再生して得られる再生信号を評価する信号測定装置において、
ディジタル信号の２値化データの内の無信号部分又は記録信号部分に応じた上記再生信号のデータのエッジ位相及びデータの長さに対応する第１のパターン長を検出する第１のパターン長検出手段と、
上記無信号部分又は記録信号部分の直後の記録信号部分又は無信号部分に応じた上記再生信号のデータのエッジ位相及びデータの長さに対応する第２のパターン長を検出する第２のパターン長検出手段と、
上記第１のパターン長検出手段からの第１のパターン長をＸ軸入力とし、上記第２のパターン長検出手段からの第２のパターン長をＹ軸入力として、２次元表示を行う２次元表示手段と
を備えて成ることを特徴とする信号測定装置。 - 上記第１のパターン長及び上記第２のパターン長は、立ち上がりエッジ又は立ち下がりエッジの内のどちらか一方のエッジの位相を含むことを特徴とする請求項７記載の信号測定装置。
- 上記エッジの位相は、上記２値化データを用いて生成する再生クロック信号の位相を基準位相とし、上記２値化データと、上記再生クロック信号により上記２値化データをラッチしたデータとを位相比較して検出することを特徴とする請求項８記載の信号測定装置。
- 記録媒体に記録されたディジタルの２値化データの記録パターンを再生して得られる再生信号を評価する信号測定装置において、
ディジタル信号の２値化データの内の先行する記録信号部分に応じた上記再生信号のデータのエッジ位相及びデータの長さに対応する第１のパターン長を検出する第１のパターン長検出手段と、
上記記録信号部分の後の記録信号部分に応じた上記再生信号のデータのエッジ位相及びデータの長さに対応する第２のパターン長を検出する第２のパターン長検出手段と、
上記第１のパターン長をＸ軸入力とし、上記第２のパターン長をＹ軸入力として、２次元表示を行う２次元表示手段と
を備えて成ることを特徴とする信号測定装置。 - 上記第１のパターン長及び上記第２のパターン長は、立ち上がりエッジ又は立ち下がりエッジの内のどちらか一方のエッジの位相を含むことを特徴とする請求項１０記載の信号測定装置。
- 上記エッジの位相は、上記２値化データを用いて生成する再生クロック信号の位相を基準位相とし、上記２値化データと、上記再生クロック信号により上記２値化データをラッチしたデータとを位相比較して検出することを特徴とする請求項１１記載の信号測定装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22057895A JP3707105B2 (ja) | 1995-08-29 | 1995-08-29 | 信号測定方法及び信号測定装置 |
| US08/702,990 US5671164A (en) | 1995-08-29 | 1996-08-26 | Signal measurement method and signal measurement apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22057895A JP3707105B2 (ja) | 1995-08-29 | 1995-08-29 | 信号測定方法及び信号測定装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0961474A JPH0961474A (ja) | 1997-03-07 |
| JP3707105B2 true JP3707105B2 (ja) | 2005-10-19 |
Family
ID=16753179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22057895A Expired - Fee Related JP3707105B2 (ja) | 1995-08-29 | 1995-08-29 | 信号測定方法及び信号測定装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5671164A (ja) |
| JP (1) | JP3707105B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6058099A (en) * | 1995-12-29 | 2000-05-02 | Sony Corporation | Disc-shaped information recording medium having offset address information data |
| JP3772379B2 (ja) * | 1996-03-25 | 2006-05-10 | ソニー株式会社 | 記録媒体、アドレス記録方法、および装置 |
| JP2000231745A (ja) | 1999-02-09 | 2000-08-22 | Sony Corp | 光記録媒体、光記録媒体製造用原盤及びその製造方法 |
| KR101044939B1 (ko) * | 2003-11-11 | 2011-06-28 | 삼성전자주식회사 | 신호 특성 결정 방법 및 그 장치 |
| WO2005045831A1 (en) | 2003-11-11 | 2005-05-19 | Samsung Electronics Co., Ltd. | Method for determining characteristics of signal and apparatus using the same |
| WO2009122566A1 (ja) * | 2008-04-01 | 2009-10-08 | パイオニア株式会社 | 再生装置及び方法、並びにコンピュータプログラム |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58140899A (ja) * | 1982-02-16 | 1983-08-20 | ソニ−・テクトロニクス株式会社 | ロジツク信号表示方法 |
| US4644268A (en) * | 1985-04-08 | 1987-02-17 | Allied-Signal Corporation | Apparatus and method for determining the magnitude and phase of the fundamental component of a complex waveshape |
| US4818931A (en) * | 1987-02-19 | 1989-04-04 | Hewlett-Packard Company | Vector analyzer with display markers and linear transform capability |
| US4807165A (en) * | 1987-10-30 | 1989-02-21 | Crown International, Inc. | Method for the determination and display of signal arrival time, intensity and direction |
| US5235270A (en) * | 1990-03-19 | 1993-08-10 | Yokogawa Electric Corporation | Waveform measuring device |
| US5485078A (en) * | 1994-03-23 | 1996-01-16 | Venturedyne, Ltd. | Method for analyzing a circuit board waveform for faults |
-
1995
- 1995-08-29 JP JP22057895A patent/JP3707105B2/ja not_active Expired - Fee Related
-
1996
- 1996-08-26 US US08/702,990 patent/US5671164A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0961474A (ja) | 1997-03-07 |
| US5671164A (en) | 1997-09-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3707105B2 (ja) | 信号測定方法及び信号測定装置 | |
| EP0360691B1 (en) | Apparatus for receiving digital signal | |
| KR910009465B1 (ko) | 자기기록장치의 신호재생회로 | |
| US5231544A (en) | Method and apparatus for signal detection in a magnetic recording and reproducing apparatus | |
| JPH07326139A (ja) | 記録符号化ディジタル信号再生装置 | |
| EP0206221B1 (en) | Apparatus for recording and reproducing digital signal | |
| US5444680A (en) | Digital signal processing apparatus with a read error correction function | |
| JPH11261413A (ja) | 位相検波装置及び方法、及び位相同期ル―プ回路装置 | |
| JP3662985B2 (ja) | 同期及びビット情報検出装置 | |
| SE427146B (sv) | Anordning for att endra tidbasen hos en informationssignal | |
| CN1109229A (zh) | 数字数据存储通道的异步数字阀值检测器 | |
| US7468601B2 (en) | Direct phase and frequency demodulation | |
| KR100215460B1 (ko) | 트래킹에러신호 발생장치 및 그 방법 | |
| JPH08214033A (ja) | データ処理装置 | |
| KR100339347B1 (ko) | 디브이씨알(dvcr)의데이타복원장치 | |
| JP2940406B2 (ja) | 位相比較回路及びｐｌｌ回路 | |
| JPH0691464B2 (ja) | Ａ／ｄ変換器の試験装置 | |
| JPH0668854B2 (ja) | 情報信号再生装置 | |
| JP2556369B2 (ja) | アナログ波形のオーバーシュート位置検出方式 | |
| JP2813913B2 (ja) | 磁気ディスクサーティファイヤのエラー検出回路 | |
| JPH0894677A (ja) | 回路素子測定器における検出交流信号のサンプリング方法 | |
| JP2542664B2 (ja) | 回転ヘッド方式オ―ディオ記録再生装置 | |
| JPH0668853B2 (ja) | 情報信号再生装置 | |
| JPS6217307B2 (ja) | ||
| JPH0821224B2 (ja) | パルス幅検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040401 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040601 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040730 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050405 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050606 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050712 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050725 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080812 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090812 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |