CN1109229A - 数字数据存储通道的异步数字阀值检测器 - Google Patents

Abstract

本发明为零交叉检测器，用于对数字采样信号波 形中的阀值变化进行异步检测。异步数字阀值检测 器(ADTD)接收数字化自计时数据读回波形并且在 发生零交叉时提供零交叉在该采样周期内的相对位 置。可用于恢复数据及时钟信号的数字输出是可被 某种异步数字相位检测器系统直接使用的一种数字 形式。ADTD是完全数字化的并且可使用CDOS 技术以低功耗配置来实现。

Description

本发明涉及通用的零交叉阀值检测器，而且特别涉及到提供数字输出信号的数字零交叉检测器，所提供的输出信号代表异步采样窗口中的检测位置。

在数据存储技术中，将二进制数据编码并将其作为一系列光或磁的变化存储在光或磁性媒质中。存储的数据的检索要求在记录通道中具有检测和译码系统用以由自计时模拟量信号波形重建原始二进制数据和同步时钟，这种自计时模拟量信号波形是由相邻于存储媒质的光或磁传感器生成的。专业技术人员已提出了许多关于从自计时数据信号中抽取同步时钟及数据的问题的解决方法，这些问题包括实际变化与噪音脉冲之间的鉴别和同步数据时钟信号的精确重建，用以允许对相位编码数据进行难确的译码。这种记录通道中最重要的是波形变化或“零交叉”检测器，这对于准确地决定每个自计时波形变化的精确的相对时间或相位是必须的。

目前所知的模拟量脉冲控制器具有模拟电子装置常见的缺点。这些装置昂贵，体积很大并且其定标易于随着时间而漂移。此外，模拟量脉冲检测器通常适用于预定的窄的通道数据频率范围，从而对存储媒质数据检索系统的通道数据频率施加了严格的限制。目前所知的数据脉冲或相位变化检测器的数字实现一般取决于熟知的模拟量检测技术的离散信号具体实现。例如，首先用熟知的锁相环路（PLL）技术对模拟量信号波形进行采样并数字化。然后对这些采样进行数字化处理用以除去不需要的频率量和重建同步时钟及数据。目前明确地需要完全数字化实现的通道波形相位变化检测器，这种检测器能够在很宽的数据频率范围内准确地检测记录通道数据信号波形中的同步数据脉冲。当前最为需要的是以适中异步采样频率对同步数据进行准确地检测，因为高速采样技术具有花销昂贵的缺点。

目前大家知道计算机程序可以模仿模拟记录通道的功能，但是这些技术需要很高的采样频率从而使其在实时硬件中的实现变得昂贵和困难。某些与数字实现相关的困难可通过降低异步模拟量信号采样频率来克服。不幸的是，异步采样频率降低进一步导致零交叉检测时间的不确定性。这导致记录通道中的抖动变形和位错误率（BER）的增大。

目前专业技术人员已经尝试通过改善采样之间的内插值来降低较低采样频率下的抖动。例如，P.H.阿尔克（Alfke）等在美国专利第4，412，339一文中发明了一种零交叉插补器用来减小数字移频键控（FSK）调制解调器中的等时变形。阿尔克等介绍了如何改善零交叉检测精度的方法，即增加高速内部时钟使得检测器沿着每个输入采样对之间的线性坡度步进直至检测到符号发生变化为止。因此他们的技术一样需要高速数字装置，这种装置使较高采样频率变得不利。此外，尽管阿尔克等采用了数字装置，但是其零交叉插补器的输出仍为简单的模拟量时间门，该门同样受到模拟量误差源的干扰，正是这种误差源影响了模拟量零交叉检测器的具体实现。

A.P.吉弗（Goffon）在美国专利第4，165，491一文中发明了一种用于噪音环境下检测数据信号中零交叉点的电路。吉弗发明一种脉冲限定技术用于删除可能由噪音引起的零交叉。他既没有考虑也没有提出关于检测数字采样信号中零交叉的方法。

D.S.彼得森（Peterson）在美国专利第4，749，899一文中发明了一种在二进制编码的模拟量信号波形中发现信号波形变化的信号变化检测方法。彼得森等使用二阶差分步骤来提供可改善其模拟电路抗噪音能力的二阶导数信号。他们既没有考虑也没有提出用于检测数字采样信号波形中阀值变化的装置。对模拟量检测器进行改善的其他相似发明可在美国专利第3，593，166号、第3，916，328号、第3，955，102号，第4，132，909号、第4，151，427号、第4，268，764号、第4，480，200号、第4，795，915号及第5，001，364号等文中找到。对数字零交叉检测器仍有明确的需求，该检测器使用数字内插技术用来在较低异步采样率的情况下，提供准确的变化时间输出。这种需求重新式记录通道中尤其重要，这种新式记录通道必须完全由低功能耗单芯电数字集成电路实现，不能有任何模拟量元件，本发明用下述方法解决了目前明确存在的相应未解决问题及缺陷。

本发明是关于应用到异步数字通道中的零交叉阀值检测器。该检测器接收含有自计时数据编码的数字化波形信号，并且当该采样周期内出现零交叉时输出这个零交叉的相对位置。这种用于恢复嵌入数据及时钟信号的数字输出的数字形式能由离散时间控制环（DTCL）直接使用，DTCL是由K.A赫率（Hutchins）等（受让人卷号SA-9-91-099号）在共同未决专利申请中发明的。该专利申请是于1992年10月28日提出，其专利申请号为07/967，588，其标题为“异步通道中计时数据的离散时间控制环方法及装置”。本发明的参考资料完全包括了这个专利。

本发明的异频数字阀值检测器（ADTD）使用下面的三种步骤来预测单个采样周期内的零交叉到达时间。首先，检测器通过检查相邻采样对的符号是否发生变化来决定是否发生了零交叉。第二，将采样频率从较高转换成较低，较低的采样频率正好为较高采样频率的一半。在转换时，ADTD首先判定新的较长采样周期的哪一半包括了零交叉。最后，ADTD决定子单元的时间估算值;通过解线性插值方程（图1（b））可算出该估算值，该估算值即为较短采样周期内零交叉的相应位置t。检测器的输出为n位的数字信号，其代表零交叉点在较长采样周期内流逝的做算时间分数（图1（a）中的t/T2）。

本发明的目的是改善较低异步采样频率下的零交叉的准确性。本发明的另一个目的是不依靠模拟量部分来检查数字采样流中的阀值交叉。

以n位数字字形式表示零交叉检测，且其准确性与模拟量信号计时考虑无关，这是本发明的特点和优点。

当考虑下面的规格说明、权利要求和附图时，上面所述和本发明的其他目的、特点及优点将变得更加清楚。

为了更加完全地理解本发明，可参考下述图中较好实施例的详细说明，其中：

图1示出采样周期中的信号波形零交叉;

图2提供了表示本发明的ADTD与记录通道中其他装置之间的关系框图;

图3提供了本发明ADTD的脉冲检测装置的较好实施例框图;

图4提供了本发明ADTD的2X到1X转换装置的较好实施例框图;

图5提供了本发明ADTD的时间生成装置的较好实施例框图;以及

图6提供了本发明ADTD的性能例子。

图1示出了图1（b）中的采样周期Ts（＝Td/2）与图1（a）中的自计时数据周期Td之间的关系。本发明的ADTD决定了单位时间估算值t（图1（b）并将其转换成比率t/Td的数字表示（图1（a））。

图2示出本发明ADTD10与光或磁数据存储媒质12之间关系。图示的峰值检测通道实现的操作只是示意性的。传感器14以目前所知的任何有用方式检测媒质12中的磁或光的变化。传感器输出信号16送到通常若干个模拟功能18中。这些功能包括前置放大器，自动增盖控制（AGC）及防假信号（低通）滤波器，以当前所知的任何有用方式，将生成的模拟量数据信号波形20送到进行信号差分、脉冲限定及模拟量到数字量（A/D）转换的波形预处理器22中。A/D转换器24中的A/D采样率是由采样时钟生成器26控制，采样时钟生成器26生成采样时钟信号Fs，其等于信号波形20的自计时数据频率的两倍（Fs＝2Fd）。数字采样信号（s）经采样总线28转送络ADTD10。脉冲判定器30生成脉冲判定标志，该标志经过线路32转送给ADTD10。脉冲判定标志以目前所知的任何有用方式区分信号脉冲和噪音脉冲，并且在每个包括一个判定脉冲或变化的采样周期Ts期间确认一次脉冲判定标志。

图2中的ADTD实施例包括脉冲检测器34，2X到1X的转换器36和时间生成器38。转换器36以两种时钟频率工作：来自生成器26的采样频率Fs和数据时钟频率Fd/Fs/2。ADTD10提供了两个数字输出。将代表数据时钟周期（t/Td）中的阀值变化的相对位置的数字信号传送到数据总线40上并将脉冲检测标志（PDF）转送到线路42上。线路42在包括一个已判定为阀值变化检测的整个数据周期Td内处于高电平。图2示出了总线40和线路42，他们根据上面引入的赫率等的专利申请进入到离散时间控制环（DTCL）44中以便于以后的读回通道处理。也可使用任何其他合适的方法来析取总线40及线路42上的来自ADTD10数字输出的数据和同步时钟信号，例如数/模转换后接锁相环信号处理。

在波形预处理器22中，信号差分器46以目前已知的任何有用的方式对数据信号波形20进行差分用来将波形顶峰转换成零交叉变化。在媒质12是由磁带驱动器48中的磁带或直接存取存储装置50（DASD）中的磁盘表面组成的情况下，恢复的数据作为峰顶或脉冲出现在波形20中。这种脉冲的检测需要在信号差分器40中进行差分。然而，当该媒质是光媒质例如光盘52时，信号就可能是脉冲宽度调制（PWM）信号，这样被恢复的数据编码经过一个可变的但是是预定的阀值的波形变化。对于这样的应用，信号差分器46是不必要的，并且应当前已知的某种合适的阀值随动信号处理形式所取代。在这两种情况中，脉冲检测器34必须实际检测过零的信号波形变化。使用中参照图3可更好地理解检测器34。

图3中，线路32上的脉冲判定标志存储在寄存器54中。寄存器56存储脉冲判定标志的延迟一个周期的值并且与门58提供线路60上的启动判定标志，如果在当前第i个采样周期Ts或紧在其前的第（i-1）个采样周期Ts中有一个判定为合格的检测，那么就确认线路的该判制标志。

总线28上的数字信号分成线路28a上的符号位和总线28b上的其余7位尾数部分。寄存器66和68存储当前采样Si的符号和上一个采样Si-1的符号用来进行符号比较。异或门70提供了线路72上的检测标志，每当Si-1和Si之间有符号变化时，线路72上的检测标志就为高电平。与门74将线路60上的启动判定标志与线路72上变化检测标志结合在一起用来在输出线路76上提供检测标志DF_i。

7位寄存器78和86用来收集代表相邻采样对（Si-1，Si）的数字信号对（Y_k-1，Y_k）。因此当前数字信号Y_k在总线82上传送（其符号位在线路82a上传送）并且延迟一个周期的数字信号Y_k-1在总线86上传送（其符号位在线86a上传送）。总线82和86以及标志线76把相邻的数字信号对及相关的检测标志载送到转换器36（图1）。

通过参考图4可以更好地理解转换器36。转换器36象个“选取器（decimator）”，其用单个数字信号取代一对数字信号。输入寄存器90和92以采样时钟频率Fs计时。寄存器90存储延迟信号值Y_k-1。寄存器92存储DF_i检测标志，用来对当前Ts周期内的检测进行标志。总线82上的当前信号Yk直接送到多路调制器94的第一个输入上。延迟信号Y_k-1送到多路调制器94的第二输入上以及另一多路调制器96的第一个输入上。Y_k-2送到多路调制器96的第二个输入上，Y_k-2仅比Y_k-1延迟一个附加采样时钟周期Ts。最后将检测标志DFi送到两个多路调调制器98和100的第一输入上并且将固定的二进制数“0”或“1”送到这两个多路调制器的第二个输入中，如图4所示。相应地，当采样时钟Fs通过寄存器92对检测标志进行计时时，多路调制器94到100的各个输入就分别传送到寄存器102，104，106和108中。寄存器102到108分别以寄存器90到92的一半速度进行计时。因此转换器36选择发生零交叉的子单元中的相邻数字信号和检测信号是可以理解的（假定每个标称采样周期最多可发生一个零交叉）。

转换器36根据发生零交叉的标称采样周期Td（＝2Ts）来设置零交叉时间估算值的MSB。转换器36还在总线110上保持当前数字信号Yk和在总线112上保持延迟一个采样周期的数字信号Y_k-1，用来表示已判定的相邻采样时（S_i-1，S_i）。这对采样被保持两个Ts采样周期然后转送到时间生成器38上，用来进行另外的处理。线114上的MSB也保持Td（＝2Ts）采样周期然后转送到时间生成器38上，用来作为下面所述的最后变化时间比率的最高有效位（MSB）。最后，线路106上的检测标志DFi是线76上的DFi的半速率等效值。即，如果在两个相邻采样周期2Ts（＝Td）的任何地方有一个判定为合格的阀值变化检测，那么线路106就被确认。

图5示出时间生成器38的一个详细实施例。生成器38的目的是通过解与数字信号（Y_k-1，Y_k）相关的插值方程来估算零交叉到达时间，该数字信号（Y_k-1，Y_k）代表保存在寄存器102和104（图4）中的相邻采样对（S_i-1，Si）。这对采样输入到总线110和112上的生成器38中。图5中的总线110上的8位数字信号被分解，MSB放在线110b上，其余7位尾数部分放在总线110a上。相似地，7个LSB放在图5中的总线112b上。总线112（图4）上的MSB是不必要的，其可由线116上的DFi与线110b上的符号位相互组合给出。

生成器38解决任何有作码与采样对（S_i-1，Si）检测有关的插值公式。发明人推荐一个简单的线性插值等式：

E/T_d＝ (-y_k-1)/(y_k-y_k)

这里Yk是等效于采样Si的中间数字信号。对于一个有效的零交叉，Yk的符号与Y_k-1的相反，从而上述等式可重写成：

E/T_d＝ (|y_k-1|)/(|y_k-y_k-1|)

这通过去掉符号位简化了前一个插值等式的求值。

图5中，首先是由分母信号总线118确定分母｜Y_k-Y_k-1｜。这是由多路调制器100和122以及加法器124按如下方式完成的。当在线106上的为正时，多路调制器120选择当前信号Yk的绝对值并且多路调制器122选择延迟信号Y_k-1的绝对值。如果Yk的符号为负，那么选择这两个数字信号的二进制补码。加法器124将两个选定的7位数字信号相加用来提供总线118上的分母信号｜Y_k-Y_k-1｜。

然后分母信号118通过任何适当的装置，诸如倒数变换器126，来求倒数。变换器126以目前所知的任何有用方式，诸如256字节检查表方式来操作并且在总线128上提供12位输出的倒数信号。加法器130根据延迟信号Y_k-1的符号位修改多路调制器122选中的延迟数字信号Y_k-1并且在总线132上生成绝对值｜Y_k-Y_k-1｜。多路调制器134将总线128上的12位倒数据信号与总线132上的7位分子相乘，然后从结果中去掉14个LSB，将5位零交叉信号留在总线136上。接着将一个采样周期内的这个信号存放在寄存器138中用来提供附加的延迟，这个附加延迟对于使得生成器38其余部分的操作同步来说是必需的，最后，将输出零交叉估算时间t/Td放到总线40上，其MSB放在线40a上，用来说明两个相邻采样周期Ts的哪一个包括该事件。

发明人使用总线28上的8位输入采样和跟踪阀值位，以及使用在总线40上输出6位时间估算值线42上输出有效采样标志（PDF）来模拟图2到图5所示的较好实施例，其中跟踪阀值位指示给定采样是否超过线32上的判定阀值。ADTD10是用CMOSⅡ技术实现的，故其需要大约1500个门。这个较好实施例已在磁带数据存储系统中实现。

本发明人还在APL中模拟了这个实现，用以决定实际ADTD10的性能是如何与简单理论线性插值公式紧密匹配的。将所有可能的相邻数字对信号组合提供给APL位对位模拟电路。然后，模拟的ADTD10的输出与线性插值公式（图5）的理论解相比并且在图6中给出了结果图。

在图6A中，Yk固定等于0.5，而Y_k-1可等于整个量程内的值（所有量程值都归一化单位1）。模拟结果与理论结论非常接近。在图6B中，Y_k-1固定等于0.5而Yk可等于整个范围内的值。这时模拟的ADTD10的性能再次表现为与可能输入的整个范围值的预期输出几乎相同。图6a和图6b中的两条曲线的差别是由量化误差造成的。

显然，鉴于这些说明，很容易将本发明的其他实施例和各种修改提供给那些一般技术人员。所以当结合上述说明及附图阅读本发明时，应该理解的是，本发明只有由下面的权利要求书来限定，该权利要求书包括了所有这样的实施例和各种修改。

Claims (7)

1、在具有时钟频率Fd的信号波形中对阀值变化进行异步检测的方法，所述方法的特征在于包括如下步骤：

(a)用等于第一个采样周期Ts倒数的第一个时钟频率Fs(=2Fd)对所述信号波形进行采样用以生成代表所述信号波形采样值[S]的若干数字信号；

(b)生成检测信号，其是对第i个所述采样Si与相邻所述采样S_i-1之间不同符号的反应；

(c)将所述第一个采样周期Ts加倍用来生成第二个采样周期Td(=2Ts)，其等于所述时钟频率Fd的倒数；

(d)生成与所述第二个采样周期Td的那一半相对应的第一个数字信号，所述检测信息位于周期Td中；

(e)通过在所述采样Si和所述采样S_i-1之间插值来生成第二个数字信号，因此可在第i个所述第一个采样周期Ts内估算所述阀值变化的位置；

(f)将所述第一个和第二个数字信号合并用来生成与当前所述第二个采样周期Ts内所述阀值变化的位置相对应的第三个数字信号。

2、如权利要求1的方法，所述步骤（e）的特征在于包括如下步骤：

（e.1）从所述相邻采样Si_-1中减去所述采样Si用来生成分母信号Di＝S_i-1-Si;

（e.2）生成表示所述分母信号的倒数Ri（＝1/0i）的倒数差值信号;

（e.3）将所述相邻采样S_i-1与所述差值倒数信号Ki相乘用来生成插值信号RiS_i-1;以及

（e.4）通过抛弃所述插值信号的符号来生成第二个数字信号用以获取｜R_iS_i-1｜，因此可估算所述阀值变化t/Td＝｜R_iS_i-1｜。

3、在具有数据时钟频率Fd的信号波形中检测阀值变化的时间t的异步数字阀值检测器（ADTD），所述ADTD的特征在于包括：

以采样频率Fs（＝2Fd）接收代表所述信号波形若干个采样的若干数字信号的输入装置;

与所述采样装置相连的变化检测装置，其用来收集一对相邻的所述数字信号（Si，S_i-1）并生成检测标志DFi，该标志DF_i是对所述相邻数字信号对之间符号不同做出的响应;

与所述变化检测装置相连的选取装置，其将所述数字信号的传送率由所述采样频率Fs转换成所述数据时钟频率Fd;以及

与所述选取装置相连的时间生成器，它在等于所述数据时钟频率Fd倒数的周期Td中内插求出所述阀值变化时间t并且生成代表所述阀值变化率t/Td的数字信号。

4、如权利要求3的异步数字阈值检测器，其所述输入装置的特征在于包括：

用来接收脉冲判定标志的装置，该判定标志表示：所述阀值变化源于信号脉冲而不是噪音脉冲。

5、如权利要求3的异步数字阈值检测器，所述变化检测装置的特征在于包括：

存储所述相邻数字信号对的前一个采样S_i-1的第一个寄存器装置;

存储所述相邻数字信号对后一个采样Si的第二个寄存器装置;

生成与所述相邻数字信号对（Si，S_i-1）的符号逻辑异或相对应的信号的符号比较装置;以及

响应与所述相邻数字信号对相应的二个所述脉冲判定标志，从而在动所述符号比较装置输出的检测判定装置。

6、如权利要求3的异步数字阀值检测器，所述选取装置的特征在于包括：

存储所述相邻数字信号对的第三个寄存器装置;

在一个所述周期Td内选取第一个或第二个所述相邻数字信号对的选择装置;

标识所述第一个或第二个相邻数字信号对的哪一个被所述选择装置所选中的MSB装置;以及

双计时装置，其使所述选取装置的输入以所述采样频率Fs步进并且使所述选取装置的输出以所述数据频率Fd步进。

7、如权利要求3的异步数字阈值检测器，所述时间生成器的特征在于包括：

生成所述相邻数字信号对差值的绝对值倒数｜S_i-1-S_i｜^-1的倒数变换装置;

乘法装置，其将所述的倒数与所述相邻数字信号对的前一个采样的绝对值｜S_i-1｜相乘用来获得代表所述阀值变化的所述信号t/Td＝｜S_i-1｜·｜S_i-1-S_i｜^-1。

Images