JP2004208298A - クロック再生システムにおける遷移密度変化に起因する利得誤差を補正するためのシステム及び方法 - Google Patents

クロック再生システムにおける遷移密度変化に起因する利得誤差を補正するためのシステム及び方法 Download PDF

Info

Publication number
JP2004208298A
JP2004208298A JP2003416490A JP2003416490A JP2004208298A JP 2004208298 A JP2004208298 A JP 2004208298A JP 2003416490 A JP2003416490 A JP 2003416490A JP 2003416490 A JP2003416490 A JP 2003416490A JP 2004208298 A JP2004208298 A JP 2004208298A
Authority
JP
Japan
Prior art keywords
signal
filtered
data
vco
transition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003416490A
Other languages
English (en)
Inventor
Richard K Karlquist
リチャード・ケイ・カールキスト
Original Assignee
Agilent Technol Inc
アジレント・テクノロジーズ・インクAgilent Technologies, Inc.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to US10/328,298 priority Critical patent/US7173995B2/en
Application filed by Agilent Technol Inc, アジレント・テクノロジーズ・インクAgilent Technologies, Inc. filed Critical Agilent Technol Inc
Publication of JP2004208298A publication Critical patent/JP2004208298A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Abstract

【課題】データ遷移を利用した、より正確なデータストリーム処理を行うための手段を提供する。
【解決手段】本発明の1実施形態は、データストリームを処理するためのシステムに関する。このシステムは、調整信号に応答してVCO信号を発生する電圧制御発振器(VCO)(105)、データ信号とVCO信号との位相差を表すエラー信号を生成する位相検出器(211)、データ遷移の発生を示す基準信号をフィルタリングする第1フィルタ(202)、エラー信号をフィルタリングする第2フィルタ(203)、フィルタリングされた基準信号でフィルタリングされたエラー信号を除する除算回路(206)を備える。第1フィルタ及び第2フィルタは、単位期間に最大のランレングスを乗じたものの逆数の1/2にほぼ等しい帯域幅を有するローパスフィルタである。
【選択図】図2

Description

本発明は埋め込みクロックを含むデータストリームの処理に係り、より詳しくはシンボル遷移密度における変化に応答して予測可能な位相復調感度を呈する位相ロックループ(PLL)の動作に関する。

ノンリターン・ツー・ゼロ(NRZ)信号方式は、符号化ビット間で基準電圧へ復帰させないバイナリ符号化方式を指す。この信号方式は連続する「1」については「ハイ(高)」電圧に止め、連続する「0」については「ロー(低)」電圧に止める。NRZ信号方式を用いるデータ伝送システムでは、データ遷移のタイミングに基づいてクロックを再生する必要がある。一般に、データストリームに関連するクロックは、位相ロックループ(PLL)を用いて再生される。NRZデータストリーム内のデータ遷移のタイミングをPLLの電圧制御発振器(VCO)の位相と比較することで、VCOの位相誤差を割り出すことができる。VCO信号はそれに対して調整され、それによってVCOをデータの埋め込みクロックへロックする。具体的には、PLL構成を介する閉ループ帰還を用いて位相誤差を零に「サーボ制御」することができる。

図1は、従来技術によるクロック再生ループ100を示す。クロック再生ループ100は、連続位相検出器104とVCO105とループフィルタ106からなる。計測対象データ101は、連続位相検出器104が受信する。VCO105は、調整電圧(または同調電圧)107により制御されるVCO信号(再生クロック102として供給される)を生成する。データ遷移が発生すると、連続位相検出器104はデータ転送タイミングをVCO信号の位相と比較する。連続位相検出器104を「連続」と呼ぶのは、(単に「速いか遅いか」を示し、その程度は示さない量子化出力すなわちバイナリ出力とは対照的に)それがデータ遷移タイミングとVCO信号の位相との間の差分に比例する位相誤差(位相エラー)103を生成するからである。位相誤差103はループフィルタ106によりフィルタリング(濾波)され、閉ループ帰還をもたらす調整電圧107を生成する。

しかしながら、不規則データについては、「1」から「0」へまたはその逆の遷移は確率的事象である。かくして、遷移が発生するのか否かまたは何時発生するのかについては、幾分かの不確実性が存在する。例えば、データが「01010l00000000001」である場合、最初の6ビットについてどの機会にも遷移が存在することになる。何故なら二つの連続ビットが同じものは皆無であるからである。しかしながら、次の連続する10ビットは全て「0」である。「ランレングス(ラン長)」は、遷移を伴なわない連続ビットまたは連続シンボルの数を指す。従って、例示のデータストリームは「0」が10個のランレングスを有する。シンボルまたはビットのランレングス期間中、「0」から「1」への遷移は皆無である。この期間中に遷移は一切存在しないので、VCO内のどんな位相誤差を補正しようにもデータから入手できる位相情報は皆無である。さらに、データは(例えば、ジッター計測用に)「RLL(run length limited:ランレングス制限)」方式で通信される場合がある。具体的には、印加データパターンの許容ランレングスはある所定数よりも小さなものでなければならない。ジッター計測対象であるデータに適用される典型的なランレングス限界(ランレングス制限)は、31ビットである。

一般に、位相検出器は遷移が存在するときにのみ位相情報を出力することによって動作する。データ(同一である少なくとも二つの連続するシンボル)内に遷移が全く存在しないとき、公知の位相検出器は零を出力する(これは、検出された位相誤差が何も存在しないことを意味する)。この特性は、位相検出器の利得(例えば、ラジアン/ボルト)を、データパターンの遷移密度の関数とする効果を有する。かくして、この位相検出器の利得は例示のデータストリームのうちの「010101」の期間中はハイ(高)となり、例示のデータストリームのうちの「00000000001」の期間中はロー(低)となる。

予測不能な位相検出器の利得は、少なくとも二つの重要な有害な影響を有する。第1に、PLL帯域が予測不能となる。何故ならPLL帯域は位相検出器の利得に正比例するからである。このことがループ性能(例えば、トラッキング誤差)を劣化させ、そのことでループをより設計困難なものとする。第2に、ジッター計測では較正係数は位相検出器の利得に正比例する。かくして、計測対象データが予測可能な遷移密度をもたないときは、ジッター計測精度は疑わしいものとなる。しかしながら、ジッター計測において、遷移密度に測定可能な変化を伴う様々なデータパターンを利用することは一般に有利である。

本発明による実施形態では、PLLによって生成された位相誤差がPLLへ供給したデータストリームの遷移密度とは無関係になるよう、PLLが構成される。具体的には、データストリームは、不規則な順序に従って一方の状態から別の状態へ遷移するシンボルまたはビットのストリームであるとみなすことができる。データストリームのシンボルまたはビットは、時間の離散的期間(「単位期間」)でもって通信される。また、データストリームは、別のシンボルまたはビットへの遷移を伴なうことなく発生する連続的なシンボルまたはビットの数に上限を置くランレングス限界に従って通信される。第1のフィルタを用いて、PLLの連続位相検出器からの位相誤差をフィルタリングすることによりPLLを適合させることができる。データ遷移がたった今発生したかどうかを示す基準信号を、第2のフィルタによりフィルタリングすることができる。第1及び第2のフィルタは、単位期間に最大のランレングスを乗算したものの逆数の半分にほぼ等しい帯域を有するローパス(低域)フィルタとして有利に実施することができる。第1と第2のフィルタの出力を除算回路へ供給して、データ遷移密度とは無関係の位相誤差を示す信号を生成することができる。

前述の内容は、以下の本発明の詳細な説明がより良く理解されるように本発明の特徴と技術的な利点をやや概括的に述べたものである。本発明の特許請求の範囲の主題を形成する本発明の追加の特徴ならびに利点を以下で説明する。開示する概念ならびに具体的実施形態を、本発明の同一の目的を遂行するための他の構成を変更または設計する基礎として容易に活用できることを当業者は理解されたい。この種の等価な構成が特許請求の範囲に記載した本発明の思想ならびに範囲から逸脱しないこともまた、当業者は理解されたい。その構成と動作方法の双方に関する本発明の特性と考えられる新規の特徴は、さらなる目的ならびに利点と併せ、添付図面に関連させて考察したときに以下の詳細な説明からより良く理解されよう。しかしながら、各図面は図解と説明の目的にのみ提供するものであって、本発明の限界を画定することを意図するものでないことは、明確に理解さるべきである。

本発明をより完全に理解するため、以下の説明では添付図面を参照する。本発明による実施形態をより詳細に説明する前に、読者の便宜を図るべくナイキストのサンプリング定理の考察を提示する。ナイキストのサンプリング定理は、一様な時間間隔で採取したアナログ電圧波形の離散的サンプルだけを用いて連続するアナログ波形を再構成する問題に関するものである。ナイキストのサンプリング定理では、連続するアナログ波形の帯域は限定されているという仮定がなされるが、これは、上限周波数(これは、ナイキスト帯域を画定する)を超える周波数が波形内に存在しないことを意味する。この仮定を利用して、ナイキストはサンプリングレートが少なくともナイキスト帯域の2倍である場合に限り、これらのサンプルから連続するアナログ波形が完全に再生できることを証明できたのである。このサンプリングレートは、ナイキストレートと呼ばれる。実際に、「折り返し歪」として知られる現象には、サンプリングレートがナイキストの理論的最小レートよりも若干高いことが必要になる。

なじみのある例は、ディジタルオーディオのコンパクトディスク(CD)のフォーマットである。アナログ音声は一般に、アナログ音声が20kHzを超える周波数成分をもたないようにローパスフィルタによりフィルタリングされる。アナログ音声は、44,100サンプル/秒のレートでサンプリングされる。このサンプリングレートは、40,000サンプル/秒のナイキストレートよりも若干(〜10%)大である。

前記した如く、ナイキストのサンプリング定理は一様なサンプリングレートを想定している。本発明による実施形態は、ナイキストのサンプリング定理を非一様サンプリングに拡張するものである。さらなる考察の便宜を考え、「擬似レート(pseudo-rate)」なる用語を、可変レートを有するサンプリング集合内の最小サンプリングレート(連続的なサンプル間の最大時間により規定される)を指すものとして用いることにする。擬似レートが少なくともナイキストレート(連続アナログ波形の最高周波数成分の2倍)と同じ程度である場合は、連続するアナログ波形の完全な再生が可変レートでもって採取したサンプルから可能であることが提起される。ある意味では、この規範を満たす可変サンプリング用途には、連続するアナログ波形の再生を容易にするのに利用可能な「余分な」サンプル(例えばナイキストレートよりも高いレートで採取されるサンプル)が存在する。これらの余分なサンプルにより、サンプリング機能によりなされたどんな非系統的誤差(または、非定誤差)も平均化することができる。

擬似レートの概念を具体例で説明する。40ギガビット/秒(40Gb/s)のデータレートを有するデータ転送システムを、ランレングス限界が32のデータパターン(これは、数学的な簡単さを考えて選択した)を用いてジッターについて試験する場合を考える。各ビットは、「単位期間」(UI)と呼ばれる25psを占める。少なくとも一つのデータ遷移が32シンボルごとに発生しなければならないので、位相検出器からの位相誤差信号のサンプル間の最大時間は32×25psすなわち800psとなる。800psの時間期間は、1.25ギガサンプル/秒(800×10−12秒の逆数)の擬似レートに対応する。かくして、疑似レートは、ナイキストのサンプリング定理のこの拡張にしたがって625MHzの帯域をサポートする。疑似レートがサポートする帯域を、擬似ナイキスト帯域と呼ぶことにする。

図2は、本発明の実施形態による、擬似ナイキスト帯域に適合するシステム200を示す。このシステム200は、従来のクロック再生ループ210を備える。従来のクロック再生ループ210は、連続位相検出器211が変更されている以外は従来のクロック再生ループ100とほぼ同じである。連続位相検出器211は、位相誤差103を出力する第1のポートと、さらにデータ遷移を示す基準信号201を出力する第2ポートを備える。本発明による実施形態では、連続位相検出器211は、データ遷移が発生する都度第2ポートにおいて1UI期間のパルスを生成する。図2に示す如く、データ遷移期間中にパルスを生成する機能は連続的位相検出器211と一体的に実装される。しかしながら、この機能は必要に応じて個別の回路素子として実装することもできる。

フィルタ202へは、基準信号201が供給される。フィルタ202は基準信号201をフィルタリングし、データ101に関連する遷移密度にほぼ比例する信号204を生成する。フィルタ202は、位相検出器211が生成するパルスを積分するローパスフィルタとして実装することができる。本発明に従う実施形態では、フィルタ202は擬似ナイキスト帯域にほぼ等しい遮断周波数をもった(折り返し歪を考慮)ローパスフィルタとして実装することができる。前記した如く、擬似ナイキスト帯域はサンプル間の最大時間により規定され、この最大期間は、データ101に関連するランレングス限界により規定することができる。また、本発明に従う実施形態では、フィルタ202は良好な時間領域特性(すなわち、アンダー/オーバーシュートが低い)をもつように有利に実施することができる。適切なフィルタには、ベッセルフィルタ(Bessel filter)やガウスフィルタ(Gaussian filter)が含まれる。同様に、連続位相検出器211からの位相誤差203がフィルタ203へ供給される。フィルタ203は、フィルタ202と同様の仕方で実装することができる。

フィルタ202,203からの出力(信号204と信号205)は、除算器206(または、分割器。アナログ回路要素でもディジタル回路要素でもよい)へ供給される。除算器206は、フィルタリングされた位相誤差信号(信号205)をフィルタリングされた基準信号202で除算し、補正された位相誤差(以下、補正位相誤差とも記載)207を生成する。この構成は、ジッターを再生し計測するためにPLLを位相復調器として用いる点で長所を有する。補正位相誤差207は、データ遷移密度またはランレングスとは無関係のジッター感度を有する。対照的に、生の(すなわち、未処理の)位相誤差103は遷移密度に正比例する感度を有する。

システム200はVCO信号を生成するものとして説明してきたが、本発明はそれには限定されない。本発明になる実施形態は、VCO信号が独立して利用可能でかつ利得補正を備えた位相検出器を開ループ内に使用するシステムに実装することができる。

また、読み手の便宜のために、システム200の数学的解析について説明する。Dma(t)(信号204に対応)を、擬似ナイキスト周期(擬似ナイキストレートの逆数)に等しい時間長において発生する遷移数からなる移動平均と定義する。次に、擬似ナイキスト周期の定義から、Dma(t)が最小値1とランレングス限界に等しい最大値を有するものとする。Mma(t)が同様の位相誤差の移動平均を表わすものとする。ここで、移動平均は同じ時間期間に亙ってとる。この場合、フィルタリングされた位相誤差(位相誤差203)はMma(t)Dma(t)により与えられる。かくして、Mma(t)Dma(t)をDma(t)で除算することで、所望の結果Mma(t)(すなわち、遷移密度とは無関係の位相誤差)が得られる。システム200は移動平均を用いて正確には機能しない。何故ならフィルタリングは通常ベッセルフィルタまたはガウスフィルタを用いて行われるからである。しかしながら、動作原理は同じままである。その上、本発明の実施形態が有利にフィルタ202,203や3次ベッセルフィルタを実装することができるのは、得られるインパルス応答が関心のある時間について正であるという理由であることに留意されたい。このことは利点である。何故なら他のフィルタ形状は、通常はかなりの負領域を伴なうインパルス応答を有しており、その領域から、出力が零に近付き、零を横断するからである。除算器206はその除数がほぼ零か零に等しい場合は適切に動作しない。何故なら要求される出力電圧が除算器206のダイナミックレンジを上回るからである。

高速除算器(アナログ除算器など)の実装は、特に特定のアプリケーションについて除算器のダイナミックレンジを増大させるときに難しい問題となりうることが理解されよう。理想的な移動平均を用いた場合、そのダイナミックレンジはランレングス限界に等しいものとなろう。ベッセルフィルタを用いることにより得られるダイナミックレンジは、理想的な移動平均のダイナミックレンジよりも幾分小さいが、そのダイナミックレンジは依然として比較的大きい。ダイナミックレンジが減少するとしたならば、除算器の実施に関連する難しさを緩和することができる。図3は、本発明の実施形態によるダイナミックレンジを低減したシステム300を示す。

図3のシステム300は、システム300が自動利得制御(AGC)ブロック305を含む点を除き、システム200と同様である。AGCブロック305は、基準信号201と位相誤差信号103を供給するフィルタ202,203の後段に配置されている。整合のとれた乗算器301,302は、フィルタ202,203の後段で除算器206の前段に挿入されている。乗算器301の第1の入力はフィルタ202からのフィルタリングされた基準信号であり、乗算器302の第1の入力はフィルタ203からのフィルタリングされた基準信号(フィルタリング済み基準信号)である。各乗算器の第2の入力は、乗算器302からの出力(乗算されたフィルタリング済み基準信号)を誤差信号として用いるサーボループにより駆動される。乗算されたフィルタリング済み基準信号は、サーボ増幅器303と指数関数演算器(exponentiator。または累乗器)304に供給される。指数関数演算回路要素304を含めることで、サーボループを線形化し、それによってループ利得を入力信号レベルとは無関係なものにすることができる。指数関数演算器304は個別要素として図示したが、実際には指数関数演算器304は各乗算器301,302と組み合わせることができる。共通に利用可能な二象限乗算器(2-quadrant multiplier)は、カレントミラーによりバイアスさせた差動対からなる。指数関数演算機能(または累乗機能)の付加にはカレントミラーを単一のトランジスタで置換することが含まれ、それによって複雑さが低減される。

一見したところ、図3に示した変更は、除算器を実施するという困難さと、乗算器を実施するというそれと同様に難しいタスクとのトレードオフに過ぎないように見えるかもしれない。しかしながら、実質的に困難さが低下する。全体のダイナミックレンジは、AGCブロック305と除算器206の間で区切ることができる。従って、これらの要素のどれもダイナミックレンジ全体を取り扱うことを必要とはしない。その上、乗算器301,302の実施は乗算器301,302を格別正確とすることを必要としない。サーボループ誤差は同相モードであり、それ故に乗算された信号の比率に影響を及ぼさない。具体的には、乗算器301と302が整合している場合には、どんな乗算誤差も除算器206の動作後にはなくなる。さらに、これらの要素を単一の集積回路上にモノリシックに集積化することにより、乗算器301と302の整合をとることは比較的簡単になる。

図3はさらに、システム300のPLLに対する帰還をもたらすよう接続された乗算器302の出力を示す。これがPLLのループ利得とループ帯域を安定化させる(さもなくば、データ101に関連する遷移密度によって影響を受けることになる)。本発明の別の実施形態では、図4のシステム400に示した如くループフィルタ106に対し補正された位相誤差信号207を供給することで、ループ利得及びループ帯域の更なる安定化を達成することができる。

本発明の1実施形態は、データストリームを処理するためのシステムに関する。このシステムは、調整信号に応答してVCO信号を発生する電圧制御発振器(VCO)(105)、データ信号とVCO信号との位相差を表すエラー信号を生成する位相検出器(211)、データ遷移の発生を示す基準信号をフィルタリングする第1フィルタ(202)、エラー信号をフィルタリングする第2フィルタ(203)、フィルタリングされた基準信号でフィルタリングされたエラー信号を除する除算回路(206)を備える。第1フィルタ及び第2フィルタは、単位期間(単位インターバル)に最大のランレングスを乗じたものの逆数の1/2にほぼ等しい帯域幅を有するローパスフィルタである。

本発明及びその利点を詳細に説明してきたが、特許請求の範囲によって規定される本発明の趣旨ならびに範囲から逸脱することなく様々な変形や置換や変更が可能であることを理解されたい。さらに、本出願の範囲を、明細書に記載した特定の実施形態のプロセスや機械や製造や要素の組成や手段や方法やステップに限定することは意図されていない。本発明の開示から当業者には容易に理解されることであるが、本明細書及び図面に記載し、図示した対応する実施形態とほぼ同じ機能を実行したり、ほぼ同じ成果を達成する、既存のまたはこれから開発されるプロセスや機械や製造や要素の組成や手段や方法やステップを、本発明に従って利用することが可能である。従って、特許請求の範囲には、そのようなプロセス、機械、製造、要素の組成、手段、方法、ステップが含まれることが意図されている。

従来技術によるクロック再生回路を示す図である。 本発明の実施形態によるクロック再生回路を示す図である。 本発明の実施形態による他のクロック再生回路を示す図である。 本発明の実施形態による他のクロック再生回路を示す図である。

符号の説明

103 位相誤差
105 電圧制御発振器
201 基準信号
202,203 フィルタ
206 除算器
207 補正された位相誤差
211 位相検出器
303 サーボ増幅器
304 指数関数演算器
305 自動利得制御(AGC)ブロック

Claims (10)

  1. データストリームを処理するシステムであって、
    データ遷移の発生を示す基準信号をフィルタリングする第1のローパスフィルタ(202)と、
    前記データ信号と電圧制御発振器(VCO)からのVCO信号との間の位相差を示す位相信号をフィルタリングする第2のローパスフィルタ(203)と、
    前記フィルタリングされた基準信号で前記フィルタリングされた位相信号を除算する除算回路(206)
    を備える、システム。
  2. 前記データストリームは、単位期間と遷移を伴なうことなく発生する連続シンボルの最大ランレングスとに従って通信され、前記第1のローパスフィルタと前記第2のローパスフィルタは、前記単位期間に前記最大ランレングスを乗算したものの逆数の半分にほぼ等しい帯域を有する、請求項1に記載のシステム。
  3. 前記フィルタリングされた基準信号は、前記VCO用の調整信号として該VCOに供給される、請求項1記載のシステム。
  4. 前記第1のローパスフィルタ(202)は、前記基準信号を積分し、前記データ信号に関連する遷移密度に比例する信号を生成する、請求項1に記載のシステム。
  5. 前記第1のローパスフィルタ(202)は、前記フィルタリングされた基準信号が符号を変えないようなインパルス応答を有する、請求項1に記載のシステム。
  6. データストリームを処理する方法であって、前記データストリームは、単位期間と、遷移を伴なわずに発生する連続シンボルの最大ランレングスとに従って通信され、
    データ信号と電圧制御発振器(VCO)信号との間の位相差を示す位相信号(103)を受信するステップと、
    前記単位期間に前記最大ランレングスを乗算したものの逆数の半分にほぼ等しい帯域を有する個々のフィルタによりデータ遷移を表わす基準信号(201)と前記位相信号をフィルタリングするステップと、
    前記フィルタリングされた位相信号を前記フィルタリングされた基準信号で除算するステップ
    とを含む、方法。
  7. 前記フィルタリングは、前記基準信号(201)を積分し、前記データ信号に関連する遷移密度に比例した信号を生成するものである、請求項6に記載の方法。
  8. 前記フィルタリングされた基準信号に自動利得制御(AGC)ループ信号を乗算するステップと、
    前記フィルタリングされた位相信号に前記AGCループ信号を乗算するステップ
    をさらに含み、
    フィルタリングされた基準信号に乗算する前記ステップとフィルタリングされた位相信号に乗算する前記ステップは、前記除算するステップの前に行われる、請求項6に記載の方法。
  9. 増幅器と指数関数演算回路を用いて前記乗算されたフィルタリング済み基準信号を処理して、前記AGCループ信号を生成するステップをさらに含む、請求項8に記載の方法。
  10. 前記除算するステップから得られた商信号を用い、前記VCO信号用に閉ループ帰還をもたらすステップをさらに含む、請求項6に記載の方法。
JP2003416490A 2002-12-23 2003-12-15 クロック再生システムにおける遷移密度変化に起因する利得誤差を補正するためのシステム及び方法 Withdrawn JP2004208298A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US10/328,298 US7173995B2 (en) 2002-12-23 2002-12-23 Systems and methods for correcting gain error due to transition density variation in clock recovery systems

Publications (1)

Publication Number Publication Date
JP2004208298A true JP2004208298A (ja) 2004-07-22

Family

ID=32469011

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003416490A Withdrawn JP2004208298A (ja) 2002-12-23 2003-12-15 クロック再生システムにおける遷移密度変化に起因する利得誤差を補正するためのシステム及び方法

Country Status (5)

Country Link
US (1) US7173995B2 (ja)
EP (1) EP1434350B1 (ja)
JP (1) JP2004208298A (ja)
CN (1) CN100421355C (ja)
DE (1) DE60314085T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7974375B2 (en) 2006-08-24 2011-07-05 Samsung Electronics Co., Ltd. Linear phase detector and clock/data recovery circuit thereof

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1473834A1 (en) * 2003-04-30 2004-11-03 STMicroelectronics S.r.l. Method and circuit for sensing the transition density of a signal and variable gain phase detecting method and device
US7376524B2 (en) * 2004-04-16 2008-05-20 Tektronix, Inc. Transition-density based time measurement method
US8054924B2 (en) * 2005-05-17 2011-11-08 General Motors Llc Data transmission method with phase shift error correction
US8194779B2 (en) * 2005-10-24 2012-06-05 General Motors Llc Method for data communication via a voice channel of a wireless communication network
US8194526B2 (en) * 2005-10-24 2012-06-05 General Motors Llc Method for data communication via a voice channel of a wireless communication network
US8259840B2 (en) * 2005-10-24 2012-09-04 General Motors Llc Data communication via a voice channel of a wireless communication network using discontinuities
US20070190950A1 (en) * 2006-02-15 2007-08-16 General Motors Corporation Method of configuring voice and data communication over a voice channel
US7864911B2 (en) * 2006-09-13 2011-01-04 Sony Corporation System and method for implementing a phase detector to support a data transmission procedure
TWI346460B (en) * 2006-10-31 2011-08-01 Realtek Semiconductor Corp A clock and data recovery circuit and a method for adjusting loop bandwidth used thereby
US9048784B2 (en) * 2007-04-03 2015-06-02 General Motors Llc Method for data communication via a voice channel of a wireless communication network using continuous signal modulation
US7912149B2 (en) * 2007-05-03 2011-03-22 General Motors Llc Synchronization and segment type detection method for data transmission via an audio communication system
JP6036097B2 (ja) * 2012-09-27 2016-11-30 セイコーエプソン株式会社 立体視眼鏡制御装置、表示装置および立体視眼鏡制御方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4787097A (en) * 1987-02-11 1988-11-22 International Business Machines Corporation NRZ phase-locked loop circuit with associated monitor and recovery circuitry
KR950008461B1 (ko) * 1992-03-18 1995-07-31 경상현 Nrz 데이터 비트 동기 장치
US5315270A (en) 1992-08-28 1994-05-24 At&T Bell Laboratories Phase-locked loop system with compensation for data-transition-dependent variations in loop gain
DE19704299C2 (de) 1997-02-06 1999-04-01 Deutsche Telekom Ag Vorrichtung zur Gewinnung eines Taktsignals aus einem Datensignal und Bitratenerkennungseinrichtung zur Ermittlung einer Bitrate

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7974375B2 (en) 2006-08-24 2011-07-05 Samsung Electronics Co., Ltd. Linear phase detector and clock/data recovery circuit thereof
US8442178B2 (en) 2006-08-24 2013-05-14 Samsung Electronics Co., Ltd. Linear phase detector and clock/data recovery circuit thereof
KR101301698B1 (ko) * 2006-08-24 2013-08-30 고려대학교 산학협력단 선형 위상검출기 및 그것을 포함하는 클럭 데이터 복원회로

Also Published As

Publication number Publication date
DE60314085T2 (de) 2007-09-06
US20040120441A1 (en) 2004-06-24
DE60314085D1 (de) 2007-07-12
CN1510838A (zh) 2004-07-07
US7173995B2 (en) 2007-02-06
EP1434350B1 (en) 2007-05-30
CN100421355C (zh) 2008-09-24
EP1434350A1 (en) 2004-06-30

Similar Documents

Publication Publication Date Title
US6831491B2 (en) Systems and methods for correcting phase locked loop tracking error using feed-forward phase modulation
US6111712A (en) Method to improve the jitter of high frequency phase locked loops used in read channels
US7813065B2 (en) Systems and methods for acquiring modified rate burst demodulation in servo systems
US6963528B2 (en) Digital data reproduction apparatus
US5481568A (en) Data detecting apparatus using an over sampling and an interpolation means
JP2608609B2 (ja) フェーズ・ロック・ループ回路
US7623586B2 (en) Frequency and phase control apparatus and maximum likelihood decoder
US7187739B2 (en) Timing recovery circuit
US5034744A (en) Deglitching circuit
CN1684405B (zh) 时钟同步器以及时钟与数据恢复装置和方法
US5870591A (en) A/D with digital PLL
US8311176B2 (en) Clock and data recovery employing piece-wise estimation on the derivative of the frequency
US6792063B1 (en) Frequency control/phase synchronizing circuit
US7102403B2 (en) Clock recovering circuit utilizing a delay locked loop for generating an output clock locked to an analog input signal and related method thereof
RU2369036C2 (ru) Устройство воспроизведения данных с ивс, система записи/воспроизведения и фильтр интерполяции
US6856183B2 (en) Scheme to improve performance of timing recovery systems for read channels in a disk drive
TW421921B (en) PLL circuit
US5504751A (en) Method and apparatus for extracting digital information from an asynchronous data stream
US9467153B2 (en) Low power and compact area digital integrator for a digital phase detector
US7466772B2 (en) Decoding coded data streams
USRE41195E1 (en) Jitter measuring method and device
JP3915163B2 (ja) ディジタル信号再生回路
JP2500035B2 (ja) 変調符号化デ―タをデ―タ・クロックに同期させる方法、位相誤差推定装置及びディジタル位相誤差推定装置
US5963518A (en) Apparatus for reproducing digital signal
JP2006060570A (ja) 位相同期ループ回路

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20060629

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061201

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061213

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20070427