CN101044679B - 高精度零交叉检测器及其方法 - Google Patents

高精度零交叉检测器及其方法 Download PDF

Info

Publication number
CN101044679B
CN101044679B CN200480044268XA CN200480044268A CN101044679B CN 101044679 B CN101044679 B CN 101044679B CN 200480044268X A CN200480044268X A CN 200480044268XA CN 200480044268 A CN200480044268 A CN 200480044268A CN 101044679 B CN101044679 B CN 101044679B
Authority
CN
China
Prior art keywords
comparator
period
output
input
amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200480044268XA
Other languages
English (en)
Other versions
CN101044679A (zh
Inventor
艾勃德塞思曼·勃雅德恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Publication of CN101044679A publication Critical patent/CN101044679A/zh
Application granted granted Critical
Publication of CN101044679B publication Critical patent/CN101044679B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/175—Indicating the instants of passage of current or voltage through a given value, e.g. passage through zero
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Dc-Dc Converters (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

在一个实施例中，零交叉检测器并联连接多个比较器以及在不同时段运行比较器的至少一部分。

Description

高精度零交叉检测器及其方法
技术领域
本发明大体涉及电子学领域，更具体地，涉及一种形成半导体设备的方法和结构。
背景技术
在过去，为了控制电源系统的功率开关，电源控制器经常采用零交叉检测器来测定通过电源感应器的电流何时达到零交叉。在零交叉处转换功率开关提高了电源控制器的效率。通常，比较器将电流感测信号(current sense signal)与参考信号相比较，以判定电流感测信号何时到达信号的零交叉。然而，比较器的变化限制了比较器的精度，降低了电源系统的功效。该变化通常是由半导体工艺误差及温度变化产生的。在电池电源操作中，该变化降低了电源功效，缩短了设备本该以电池运行的时长。
因此，期望有一种提高精度并更精确地检测感测信号的零交叉的零交叉检测器。
发明内容
根据本发明一个方面，提供了一种零交叉检测方法，包括：接收感测信号；连接第一比较器作为第一放大器，在第一时段的至少部分中将所述第一放大器的输出存储在第一存储元件；在第二时段的至少部分中，连接所述第一比较器作为比较器，并将所述感测信号连接至所述第一存储元件；连接第二比较器作为第二放大器，在所述第二时段的所述部分中将所述第二放大器的输出存储在第二存储元件，其中连接所述第一比较器作为比较器；以及在所述第一时段的所述部分中，连接所述第二比较器作为比较器，并将所述感测信号连接至所述第二存储元件，其中连接所述第一比较器作为第一放大器。
根据本发明另一方面，提供了一种形成电源控制器的方法，包括：配置所述电源控制器以接收表征通过感应器的电流的感测信号；连接多个比较器，各比较器并联连接，以接收所述感测信号，包括将电容器与所述多个比较器中的每个比较器的输入串联连接；配置所述多个比较器的第一比较器，以在第一时段的至少第一部分中将所述第一比较器的偏移作为第一存储值存储在第一电容器上；以及配置所述多个比较器的第二比较器，以在第二时段的至少第一部分中将所述第二比较器的偏移作为第二存储值存储在第二电容器上。
根据本发明又一方面，提供了一种零交叉检测器，包括：多个比较器，各比较器并联连接，具有连接至所述比较器的输入的电容器；以及所述多个比较器的第一部分，在第一时段的至少第一部分中配置作为放大器以将所述放大器的偏移电压存储为第一存储偏移，以及所述多个比较器的第二部分，在所述第一时段的至少第二部分中配置作为比较器以将感测信号加上所述第二存储偏移与第一参考信号进行比较，其中所述多个比较器的所述第一部分和所述多个比较器的所述第二部分彼此异相地操作。
附图说明
图1示意性地示出了根据本发明的电源控制器的一部分的实施例；
图2示意性地示出了根据本发明的零交叉检测器的一部分的实施例；
图3示意性地示出了根据本发明的其上形成有图2的零交叉检测器的半导体设备的放大的平面图。
为了简单明了的示意，图中的元件不一定按照比例，并且在不同的图中相同的参考号代表相同的元件。此外，为了说明的简要，省略了众所周知的步骤和元件的说明和细节。本文中使用的载流电极(current carrying electrode)是指承载通过设备的电流的元件，例如，MOS晶体管的源极或漏极、或双电极晶体管的发射极或集电极、或二极管的正极或负极，控制电极是指控制通过设备的电流的元件，例如，MOS晶体管的栅极或者双电极晶体管的基极。
具体实施方式
图1示意性地示出了电源系统10的实施例的一部分。系统10包括电源控制器25，其精确地检测存储在系统10的感应器19的电流的零交叉。系统10接收电源输入端子11和电源回路端子12间的功率，并且在电压输出端子13和端子12间响应地形成输出电压。施加在端子11和12间的电压通常为诸如电池电压的直流电压或者整流过的交流电压。反馈网络16连接于端子13和12之间，并在网络16的输出上形成反馈信号。反馈信号表征端子13和12间输出电压的值，并在控制器25的反馈输入42上被接收。在本优选实施例中，网络16包括串联连接于端子13和12间的第一反馈电阻器17和第二反馈电阻器18。除了能量存储感应器19之外，系统10还包括能量存储电容器20。第一功率开关或者功率晶体管21串联连接于端子11和能量存储感应器19之间，第二功率开关或者功率晶体管22连接于感应器19和端子12之间并作为系统10的同步整流器运行。电流感测晶体管23用于提供表征流过晶体管21的电流的电流感测信号。在本优选实施例中，为了镜像流经晶体管21的电流，晶体管23的尺寸和特征与晶体管21的尺寸和特征成比例。这样的晶体管经常被称为比例晶体管。在本优选实施例中，晶体管21是P道功率金属氧化物半导体场效应晶体管(MOSFET)，晶体管23是P道金属氧化物半导体(MOS)晶体管。在其他的实施例中，晶体管21可以为感应场效应晶体管(FET)或者其他类似的包括晶体管23功能的晶体管。电流感测电阻器24连接至晶体管23以将通过晶体管23的电流转变为形成电流感测信号的电压。感应器19和电容器20通常在控制器25的外部。网络16、电阻器24、以及晶体管21、22、和23示于控制器25的外部；然而，在某些实施例中网络16或者晶体管21、22、以及23可以包括在控制器25中。
电源控制器25接收电压输入36和电压回路37间的功率。通常，输入36连接至端子11，回路37连接至端子12。电源控制器25包括参考信号发生器或者参考31、误差放大器32、零交叉检测器或者检测器53、以及脉宽调制(PWM)控制信道30。在一些实施例中，控制器25还可以包括内部调整器，该内部调整器从输入36接收电压并提供用于运行控制器25的元件的内部运行电压。零交叉检测器或者检测器53用于产生表明通过感应器19的电流的零交叉的零交叉信号(ZC)。零交叉信号(ZC)辅助控制晶体管22。PWM控制信道30形成用于控制晶体管21的PWM控制信号。控制器25通常还包括逻辑块或逻辑(logic)34。逻辑34接收PWM控制信号和零交叉信号，并且形成用于响应于来自信道30的PWM控制信号而控制晶体管21的第一控制信号。逻辑34还产生第二控制信号，该第二控制信号在晶体管21停用后可使晶体管22启动，以及用于响应于ZC信号而停用晶体管22。对于本领域的技术人员而言，该逻辑和功能是众所周知的。
信道30的参考31形成用于误差放大器32的参考信号(Ref)。放大器32接收参考信号(Ref)以及来自输入42的反馈信号，并响应地产生误差信号。通常，放大器32具有一般由元件Z1和Z2表征的增益控制和频率补偿网络。该误差放大器以及增益控制和频率补偿网络对于本领域的技术人员而言众所周知。信道30包括产生用于运行PWM控制信道30的系统时钟信号(CLK)的系统时钟或时钟26。信道30还包括斜坡发生器或者斜坡(ramp)27、PWM比较器33、PWM锁存器29、以及加法器28。系统时钟信号(CLK)用于设置锁存器29以及启动PWM控制循环。斜坡27接收CLK以及产生由加法器28接收的斜坡信号。加法器28还从控制器25的电流感测输入40接收电流感测信号，将电流感测信号加至斜坡信号，并且产生由PWM比较器33接收的输出。比较器33还接收来自放大器32的误差信号。当来自放大器32的误差信号大于加法器28的输出值时，比较器33复位锁存器29以终止PWM控制循环。该PWM控制信道对于本领域的技术人员而言众所周知。
零交叉检测器53接收来自参考31的参考信号(Ref)、来自时钟26的CLK信号、以及表征通过感应器19的电流的感应器电流感测信号(LI)。跨晶体管22的电压值通常用于形成LI。控制器25在输入41处接收感应器电流感测信号(LI)。检测器53提供零交叉(ZC)信号，当检测器53检测到感应器电流感测信号(LI)的零交叉时，该零交叉信号(ZC)转变为活性状态的。零交叉是感应器电流方向改变的标志，用于决定在适当的时间停用晶体管22。精确地测定出零交叉有利于使晶体管22在提高控制器25和系统10功效的时刻停用。
图2示意性地示出了检测器53电路的一部分的实施例。检测器53包括具有第一比较器47的第一比较器信道54，以及具有第二比较器60的第二比较器信道55。信道54和55设置成消除比较器47和60的偏移电压，以提高检测感应器感测信号的零交叉的精确度。如下文进一步所示，信道54和55与比较器47和60并联连接，并且在不同时段运行比较器47和60以形成ZC信号。在一个时段，比较器47的偏移电压存储在第一存储元件45中，在第二时段LI被施加给第一存储元件45，使得比较器47接收的不同的信号是LI的值减去比较器47的偏移。因此，从第二时段存储在元件45中的值中减去在第一时段存储在元件45中的偏移电压从而消除偏移电压。因此，比较器47将LI与第二参考进行了精确比较。通常，该第二参考的值是接地的。信道55的功能类似于信道54，但在不同的时段运行。不同的时段通过D型触发器66形成。触发器66接收系统时钟信号(CLK)，产生用于运行信道54和55的两个时钟相位(C1和C2)。
信道54包括与公共晶体管或者公共开关44并联连接的输入晶体管或者输入开关43、存储元件45、反馈晶体管或者反馈开关48、输出缓冲器49、以及输出晶体管或者输出开关50。电压源46表征比较器47的输入偏移电压。信道54同样地包括与公共晶体管或者公共开关57并联连接的输入晶体管或者输入开关56、存储元件58、反馈二极管或者反馈开关61、输出缓冲器62、以及输出晶体管或者输出开关63。电压源59表征比较器60的输入偏移电压。
当相位C1被激活，开关44将元件45的一端连接至作为第二参考的回路37以产生用于存储元件侧的参考电压。开关48将比较器47的输出连接至比较器47的输入以及元件45的第二端子。时钟相位C2没有激活，因此，开关43和50断开。闭合开关48连接作为具有单位增益的放大器的比较器47，因此，输出近似地等于输入。因此，如下列等式所示，比较器47的输出等于Ref减去比较器47的偏移。从而，元件45存储的值是Ref的值减去比较器47的偏移电压的值(由源46表征)。元件45存储的值如下所示：
V45＝(Vref-(V37+V46))
因为V37通常接地，
V45＝(Vref-V46)
其中；
V45-存储于元件45上的电压；
V37-回路37上的电压；
V46-比较器47的偏移电压；以及
Vref-参考信号Ref的值。
接着，相位C1非激活而相位C2被激活。处于非激活状态的相位C1断开开关44和48。处于激活状态的相位C2闭合开关43和50。断开的开关48再次连接比较器47以作为比较器运行。开关43将LI连接至存储单元45的第一端子，从而将信号施加给比较器47的反相输入，即y等于LI加源46的偏移电压加存储在元件45上的电压。结果，比较器的偏移电压被存储在元件45上的值消除，从而提高了比较器47的精确度，如下等式所示：
V47＝(LI+V45+V46)-Vref
从上式中替换V45得出
V47＝LI+Vref-(V37+V46)+V46-Vref＝LI-V37
因为V37通常接地，
V47＝LI
其中；
V47-比较器47的反相和非反相间的输入电压；
LI-输入47上的感测信号；
V45-存储在元件45上的电压；
V37-回路37上的电压；
V46-比较器47上的偏移电压，以及
Vref-参考信号Ref的值。
因为V37通常是诸如接地的公共电压，输入通常基本上是LI。由等式可以看出该方法使比较器47的偏移电压的影响最小化。当感应器电流感测电压(LI)小于第二参考V37时，比较器47的输出升高使得缓冲器49的输出升高，从而使得零交叉信号(ZC)升高。缓冲器49自检测器53的输出中缓冲比较器47以及开关48的输出。开关50允许数据从信道54发送至输出以形成信号ZC的一部分。
信道55与信道54相似运行，但与其异相。激活相位C2，闭合开关57和61从而将比较器60的输出连接到输入和元件58。相位C1非激活，因此开关56和63断开。比较器60的输出大约等于Ref减去比较器60的偏移。因此，元件58存储的值为Ref的值减去比较器60的偏移的值(由源59表征)。当相位C2非激活以及相位C1激活，开关57和61断开并且开关56和63闭合，从而感测信号(LI)的值耦接至元件58和比较器60。类似于比较器47，比较器60在反相输入处接收基本上为LI加上源59的偏移电压加上存储于元件58的电压的信号。当该值小于参考信号Vref的值时，比较器60的输出被激活，使得缓冲器62的输出升高并使零检测信号升高。开关63允许数据从信道55发送到输出以形成信号ZC的一部分。
在不同时段多个并联的比较器的运行将偏移电压存储于一个比较器信道的存储元件上，同时其他的比较器信道将感应器电流感测信号与参考电压进行比较。因此，以多个与比较器信道数相同数量的时钟相位运行多个并联的比较器信道，提高了零交叉检测的精确度，从而提高了控制器25和系统10的功效。检测器53使控制器25的功效比现有技术中的控制器的功效提高了大约10-20％。从现有技术可以看出检测器53接收感应器电流感测信号，在第一时段将来自比较器47的输出的值存储在存储元件45上，在第二时段将感应器电流感测信号耦接至存储元件45，在第二时段将比较器60输出的值存储至存储元件58，以及在第一时段将感应器电流感测信号耦接至存储元件58。
为了提高控制器25的功效，控制器25的输入36连接至端子11和晶体管21的漏极。晶体管21的源极共同连接至感应器19的第一端子、控制器25的输入41、以及晶体管22的漏极。晶体管22的源极连接到端子12。感应器19的第二端子共同连接到端子13、电容器20的第一端子、以及电阻器17的第一端子。电容器20的第二端子连接至端子12。电阻器17的第二端子连接至电阻器18的第一端子以及控制器25的输入42。电阻器18的第二端子连接至端子12。控制器25的回路37连接至端子12。时钟26的输出共同连接至斜坡27的输入、锁存器29的置位输入、以及检测器53的CLK输入。斜坡27的输出连接至加法器28的第一输入。控制器25的输入40连接至加法器28的第二输入，所述加法器28具有连接到比较器33的非反相输入的输出。比较器33的输出连接至锁存器29的复位输入。比较器33的反相输入连接至放大器32的输出以及全电阻Z1和Z2的第一端子。放大器32的反相输入连接至全电阻Z1和Z2的第二端子以及控制器25的输入42。放大器32的非反相输入连接至参考31的输出以及检测器53的Ref输入。锁存器29的Q输出连接至逻辑34的第一输入，并且检测器53的ZC输出连接至逻辑34的第二输入。逻辑34的第一输出连接至控制器25的输出38以及晶体管21的栅极。逻辑34的第二输出连接至控制器25的输出39以及晶体管22的栅极。检测器53的LI输入共同连接至晶体管43的源极以及晶体管56的源极。晶体管43的漏极连接至晶体管44的漏极以及元件45的第一端子。元件45的第二端子连接至晶体管48的源极。因为源46不是一个元件而仅仅是比较器47的输入偏移电压的表征，所以元件45的第二端子也连接至比较器47的反相输入。晶体管48的漏极连接至比较器47的输出以及缓冲器49的输入。比较器47的非反相输入共同连接至比较器60的非反相输入以及检测器53的Ref输入。缓冲器49的输出连接至晶体管50的源极，该晶体管50的漏极共同连接至检测器53的输出以及晶体管63的漏极。晶体管63的源极连接至缓冲器62的输出，该缓冲器62的输入连接至比较器60的输出以及晶体管61的漏极。晶体管61的源极连接至元件58的第一端子。因为源59不是一个元件而仅仅是比较器60的输入偏移电压的表征，因此元件58的第一端子也连接至比较器60的反相输入。元件58的第二端子共同连接至晶体管57的漏极以及晶体管56的漏极。晶体管57的源极共同连接至回路37以及晶体管44的源极。晶体管43、50、61、以及57的栅极共同连接至触发器66的Q输出。晶体管44、48、63、以及56的栅极共同连接至触发器66的Q条输出以及触发器66的D输入。触发器66的时钟输入连接至系统时钟信号(CLK)。
图3示意性地示出了在半导体芯片71上形成的半导体设备70的实施例的部分的放大平面图。包括检测器53的控制器25形成在芯片71上。芯片71还可以包括为了简化视图未在图3中示出的其它的电路。控制器25和设备70通过对于本领域的技术人员而言众所周知的半导体制造技术形成在芯片71上。
虽然本发明以具体的优选实施例进行描述，但是对于半导体领域的技术人员而言各种替换和改变是显而易见的。例如，控制器25被示出作为降压控制器运行，但也可以用作增压控制器。示出的是两个比较器信道，但也可以使用任意数量的具有类似数目的时钟相位的并联信道。此外，为了清晰地描述，在全文中使用词语“连接(conneted)”，然而，其与词语“耦接(coupled)”具有相同的含义。因此，“连接”应该理解为包括直接连接或间接连接。

Claims (8)

1.一种零交叉检测方法，包括：
接收感测信号；
在第一时段的至少部分中，连接第一比较器作为第一放大器，并且将所述第一放大器的输出存储在第一存储元件上；
在第二时段的至少部分中，连接所述第一比较器作为比较器，并将所述感测信号连接至所述第一存储元件；
在所述第二时段的连接所述第一比较器作为比较器的所述部分中，连接第二比较器作为第二放大器，并且将所述第二放大器的输出存储在第二存储元件上；
在所述第一时段的连接所述第一比较器作为第一放大器的所述部分中，连接所述第二比较器作为比较器，并且将所述感测信号连接至所述第二存储元件；
配置第一开关以至少在所述第二时段的所述部分中将所述第一比较器的输出连接至公共节点，以及
配置第二开关以至少在所述第一时段的所述部分中将所述第二比较器的输出连接至所述公共节点。
2.根据权利要求1所述的方法，其中，在所述第一时段的所述至少部分中将所述第一放大器的所述输出存储在所述第一存储元件上包括：连接所述第一放大器的第一输入以接收第一参考信号，连接所述第一存储元件的第一端子至第二参考信号，以及连接所述第一放大器的所述输出至所述第一存储元件的第二端子和所述第一放大器的第二输入。
3.一种形成电源控制器的方法，包括：
配置所述电源控制器以接收表征通过感应器的电流的感测信号；
连接多个比较器，各比较器并联连接，以接收所述感测信号，包括将电容器与所述多个比较器中的每个比较器的输入串联连接；
配置所述多个比较器中的第一比较器，以在第一时段的至少第一部分中将所述第一比较器的偏移作为第一存储值存储在第一电容器上；以及
配置所述多个比较器中的第二比较器，以在第二时段的至少第一部分中将所述第二比较器的偏移作为第二存储值存储在第二电容器上。
4.根据权利要求3所述的方法，其中，配置所述多个比较器中的所述第一比较器，以在所述第一时段的所述至少第一部分中将所述第一比较器的所述偏移作为所述第一存储值存储在所述第一电容器上包括：配置所述第一比较器以在所述第二时段的至少第二部分中将所述感测信号与参考信号进行比较。
5.根据权利要求3所述的方法，其中，配置所述多个比较器中的所述第一比较器，以在所述第一时段的所述至少第一部分中将所述第一比较器的所述偏移作为所述第一存储值存储在所述第一电容器上包括：连接所述第一电容器以在所述第一时段的所述至少第一部分中接收第一参考信号和所述第一比较器的输出，以及存储所述第一参考信号和所述输出间的差作为所述第一存储值。
6.根据权利要求3所述的方法，其中，配置所述多个比较器中的所述第二比较器，以在所述第二时段的所述至少第一部分中将所述第二比较器的所述偏移作为所述第二存储值存储在所述第二电容器上包括：配置所述第二比较器以在所述第一时段的至少第二部分中将所述感测信号与参考信号进行比较。
7.根据权利要求3所述的方法，其中，配置所述多个比较器中的所述第二比较器，以在所述第二时段的所述至少第一部分中将所述第二比较器的所述偏移作为所述第二存储值存储在所述第二电容器上包括：连接所述第二电容器以在所述第二时段的所述至少第一部分中接收第二参考信号和所述第二比较器的输出，以及存储所述第二参考信号和所述输出间的差作为所述第二存储值。
8.一种零交叉检测器，包括：
多个比较器，各比较器并联连接，每个比较器具有连接至所述比较器的输入的电容器；其中
在第一时段的至少第一部分中，所述多个比较器的第一部分被配置作为放大器以将所述放大器的偏移电压存储为第一存储偏移，其中在所述第一时段的至少第二部分中，所述多个比较器的第二部分被配置作为比较器以将感测信号加上所述多个比较器的所述第二部分的第二存储偏移与第一参考信号进行比较，其中所述多个比较器的所述第一部分和所述多个比较器的所述第二部分彼此异相地操作；
所述多个比较器的所述第一部分包括第一比较器，其具有连接以接收第二参考信号的第一输入以及第二输入，所述第二输入连接以在所述第一时段的所述至少第一部分中接收所述第一参考信号和所述第一比较器的输出，并且在第二时段的至少第一部分中接收所述感测信号；
所述多个比较器的所述第二部分包括第二比较器，其具有连接以接收所述第二参考信号的第一输入以及第二输入，所述第二输入连接以在所述第二时段的第二部分中接收所述第一参考信号和所述第二比较器的输出，并且在所述第一时段的所述至少第二部分中接收所述感测信号；
第一开关，其配置成在所述第二时段的所述至少第一部分中将所述第一比较器的输出连接至公共节点，以及
第二开关，其配置成在所述第一时段的所述至少第二部分中将所述第二比较器的输出连接至所述公共节点。
CN200480044268XA 2004-10-20 2004-10-20 高精度零交叉检测器及其方法 Expired - Fee Related CN101044679B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2004/034507 WO2006043949A1 (en) 2004-10-20 2004-10-20 High accuracy zero crossing detector and method therefor

Publications (2)

Publication Number Publication Date
CN101044679A CN101044679A (zh) 2007-09-26
CN101044679B true CN101044679B (zh) 2012-04-18

Family

ID=34959285

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200480044268XA Expired - Fee Related CN101044679B (zh) 2004-10-20 2004-10-20 高精度零交叉检测器及其方法

Country Status (5)

Country Link
US (1) US7535265B2 (zh)
CN (1) CN101044679B (zh)
HK (1) HK1107615A1 (zh)
TW (1) TWI359566B (zh)
WO (1) WO2006043949A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100858313B1 (ko) 2007-01-05 2008-09-11 (주)위더스비젼 제로 크로스 검출기 및 오디오 장치의 뮤트 신호 발생기
US7928719B2 (en) * 2008-01-07 2011-04-19 Shenzhen Sts Microelectronics Co., Ltd. Zero current detector for a DC-DC converter
KR101434604B1 (ko) * 2008-03-03 2014-08-26 삼성전자주식회사 제로 전류 스위칭을 이용한 바이어스 모듈레이터 장치 및 방법
US8306171B2 (en) * 2009-04-15 2012-11-06 General Electric Company Method and system for bit detection and synchronization
CN101871965B (zh) * 2010-06-11 2012-01-04 威胜集团有限公司 电力正弦信号过零时间、频率、相位差的检测方法
TWI550281B (zh) * 2013-09-26 2016-09-21 天鈺科技股份有限公司 零電流偵測電路及直流轉換器
TWI550280B (zh) * 2013-09-26 2016-09-21 天鈺科技股份有限公司 零電流偵測電路及直流轉換器
JP2015142273A (ja) * 2014-01-29 2015-08-03 株式会社東芝 信号処理回路及びａ／ｄ変換器
CN103929048B (zh) * 2014-04-29 2016-04-20 中国科学院上海微系统与信息技术研究所 一种开关电源的过零检测电路
JP6581615B2 (ja) * 2016-05-20 2019-09-25 エイブリック株式会社 ゼロクロス検出回路およびセンサ装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0252609A2 (en) * 1986-06-11 1988-01-13 Fujitsu Limited Comparator having an offset voltage cancellation circuit
US4808942A (en) * 1988-04-04 1989-02-28 General Electric Company Continuous mode auto-zero offset amplifier or integrator
CN1109229A (zh) * 1993-06-07 1995-09-27 国际商业机器公司 数字数据存储通道的异步数字阀值检测器
EP0643484B1 (en) * 1993-09-14 1998-08-26 STMicroelectronics S.r.l. Offset reduction in a zero-detecting circuit

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57115022A (en) * 1981-01-08 1982-07-17 Fuji Xerox Co Ltd Detecting circuit for zero cross point
US4578646A (en) * 1984-02-08 1986-03-25 Hitachi, Ltd Integral-type small signal input circuit
US5001364A (en) * 1989-12-11 1991-03-19 Motorola, Inc. Threshold crossing detector
IT1318856B1 (it) * 2000-09-14 2003-09-10 St Microelectronics Srl Circuito di rilevamento del passaggio per lo zero della corrente.

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0252609A2 (en) * 1986-06-11 1988-01-13 Fujitsu Limited Comparator having an offset voltage cancellation circuit
US4808942A (en) * 1988-04-04 1989-02-28 General Electric Company Continuous mode auto-zero offset amplifier or integrator
CN1109229A (zh) * 1993-06-07 1995-09-27 国际商业机器公司 数字数据存储通道的异步数字阀值检测器
EP0643484B1 (en) * 1993-09-14 1998-08-26 STMicroelectronics S.r.l. Offset reduction in a zero-detecting circuit

Also Published As

Publication number Publication date
HK1107615A1 (en) 2008-04-11
TWI359566B (en) 2012-03-01
TW200623639A (en) 2006-07-01
CN101044679A (zh) 2007-09-26
WO2006043949A1 (en) 2006-04-27
US20080164914A1 (en) 2008-07-10
US7535265B2 (en) 2009-05-19

Similar Documents

Publication Publication Date Title
US7385380B2 (en) Switching power supply
US7262588B2 (en) Method and apparatus for power supply controlling capable of effectively controlling switching operations
CN102163919B (zh) 用于谐振变换器的充电模式控制设备
US8525498B2 (en) Average input current limit method and apparatus thereof
JP4541358B2 (ja) 電源装置
US9431845B2 (en) Switching charger, the control circuit and the control method thereof
TWI397244B (zh) 具內部漣波補償之降壓型電源轉換器
CN106208714B (zh) 同步整流开关电源及控制方法
US7362078B2 (en) Power supply circuit
Gao et al. A novel zero-current-detector for DCM operation in synchronous converter
CN109061272B (zh) 一种电流检测电路
CN100479310C (zh) 开关电源装置
CN101044679B (zh) 高精度零交叉检测器及其方法
CN107425720A (zh) 直流/直流转换器和其控制器、控制方法及电子设备
CN115389808B (zh) 电流检测电路及降压变换器
CN111711344B (zh) 开关电源的自校准过零检测电路
TWI565210B (zh) 用於非連續導通模式的單電感雙輸出電源轉換器及其控制方法
Cheng et al. A high-accuracy and high-efficiency on-chip current sensing for current-mode control CMOS DC-DC buck converter
CN107086778B (zh) 降压调节器的低功率待机模式
US11171565B2 (en) Switched-mode power converter
WO2021118905A1 (en) Current sense circuit topology
JP3757851B2 (ja) 電圧変換回路
CN111208343B (zh) 一种自校准过零检测比较器
CN216672860U (zh) 一种四开关控制电路
CN113422512A (zh) 一种四开关控制电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1107615

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1107615

Country of ref document: HK

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120418

Termination date: 20201020