JPH0894677A - 回路素子測定器における検出交流信号のサンプリング方法 - Google Patents
回路素子測定器における検出交流信号のサンプリング方法Info
- Publication number
- JPH0894677A JPH0894677A JP25466894A JP25466894A JPH0894677A JP H0894677 A JPH0894677 A JP H0894677A JP 25466894 A JP25466894 A JP 25466894A JP 25466894 A JP25466894 A JP 25466894A JP H0894677 A JPH0894677 A JP H0894677A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- sampling
- clock
- frequency
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 同一周波数の２つの交流信号をそれより低い
周波数のクロックにてサンプリングし、後段に高速のＡ
／Ｄコンバータなどを必要としない交流信号のサンプリ
ング方法。 【構成】 回路素子などに測定用交流電圧を加えて同素
子の両端間電圧と同素子に流れる電流を検出するととも
に、それぞれ下記の式に示す周波数Ｆｓのクロックに同
期して作動する２つのサンプル・ホールド回路へ上記検
出した２つの交流信号の連続波形を順次取り込んで同時
的にサンプリングし、Ａ／Ｄコンバータに与える。 Ｆｓ＝Ｆｍ・Ｎ／Ｍ Ｆｓ：サンプリングクロックの周波数、Ｆｍ：交流信号
の周波数、Ｎ：交流信号（Ｆｍ）の１周期間における所
要のデータ数、Ｍ：サンプル・ホールド回路に取り込む
交流信号（Ｆｍ）の波形数。
周波数のクロックにてサンプリングし、後段に高速のＡ
／Ｄコンバータなどを必要としない交流信号のサンプリ
ング方法。 【構成】 回路素子などに測定用交流電圧を加えて同素
子の両端間電圧と同素子に流れる電流を検出するととも
に、それぞれ下記の式に示す周波数Ｆｓのクロックに同
期して作動する２つのサンプル・ホールド回路へ上記検
出した２つの交流信号の連続波形を順次取り込んで同時
的にサンプリングし、Ａ／Ｄコンバータに与える。 Ｆｓ＝Ｆｍ・Ｎ／Ｍ Ｆｓ：サンプリングクロックの周波数、Ｆｍ：交流信号
の周波数、Ｎ：交流信号（Ｆｍ）の１周期間における所
要のデータ数、Ｍ：サンプル・ホールド回路に取り込む
交流信号（Ｆｍ）の波形数。
Description
【０００１】
【産業上の利用分野】この発明は、特にＬＣＲメータな
どの回路素子の定数測定器における電圧成分と電流成分
を表す２つの交流信号のサンプリング方法に関するもの
である。
どの回路素子の定数測定器における電圧成分と電流成分
を表す２つの交流信号のサンプリング方法に関するもの
である。
【０００２】
【従来の技術】コイル類のインダクタンスＬ、コンデン
サの静電容量Ｃ、抵抗器の抵抗Ｒなど、回路素子の定数
を測定する装置としてＬＣＲメータと称される測定器が
利用されている。
サの静電容量Ｃ、抵抗器の抵抗Ｒなど、回路素子の定数
を測定する装置としてＬＣＲメータと称される測定器が
利用されている。
【０００３】この種の装置においては、供試素子に測定
用の交流電圧を加え、試料に流れる電流と試料の両端に
かかる電圧を検出してそれぞれサンプル・ホールド回路
（以下、「Ｓ／Ｈ回路」と言う。）に取り込み、そのホ
ールド電圧をＡ／Ｄ変換回路にてディジタルデータに変
換するようにしている。なお、試料に流れた電流は例え
ば基準抵抗を介して電圧に変換し検出するようにしてい
る。
用の交流電圧を加え、試料に流れる電流と試料の両端に
かかる電圧を検出してそれぞれサンプル・ホールド回路
（以下、「Ｓ／Ｈ回路」と言う。）に取り込み、そのホ
ールド電圧をＡ／Ｄ変換回路にてディジタルデータに変
換するようにしている。なお、試料に流れた電流は例え
ば基準抵抗を介して電圧に変換し検出するようにしてい
る。
【０００４】その一般的な例を図８に示す。例えば検出
された同一周波数の２つの交流信号を電圧信号Ｖ及び電
流信号Ｉとすると、これらの信号Ｖ，ＩをクロックＦｓ
に同期してそれぞれサンプリングしホールドする２つの
Ｓ／Ｈ回路１，２と、それらのホールド電圧を上記クロ
ックＦｓに同期してディジタル変換する２つのＡ／Ｄ変
換回路３，４とを備えており、各Ａ／Ｄ変換回路のディ
ジタルデータは図示しない親装置のディジタル処理部５
へ送られ、所定の演算処理が行われるようになってい
る。
された同一周波数の２つの交流信号を電圧信号Ｖ及び電
流信号Ｉとすると、これらの信号Ｖ，ＩをクロックＦｓ
に同期してそれぞれサンプリングしホールドする２つの
Ｓ／Ｈ回路１，２と、それらのホールド電圧を上記クロ
ックＦｓに同期してディジタル変換する２つのＡ／Ｄ変
換回路３，４とを備えており、各Ａ／Ｄ変換回路のディ
ジタルデータは図示しない親装置のディジタル処理部５
へ送られ、所定の演算処理が行われるようになってい
る。
【０００５】図９に各部の波形を示す。同図（ａ）は２
つの交流信号Ｖ，Ｉ、同図（ｂ）はＳ／Ｈ回路１，２及
びＡ／Ｄ変換回路３，４の動作制御用クロックＦｓであ
る。Ｓ／Ｈ回路１，２は例えばクロックＦｓの各立ち上
がり時点で交流信号Ｖ，Ｉをそれぞれ同時的にサンプリ
ングし、その電圧をホールドする。各ホールド電圧を同
図（ｃ）と（ｄ）に示す。
つの交流信号Ｖ，Ｉ、同図（ｂ）はＳ／Ｈ回路１，２及
びＡ／Ｄ変換回路３，４の動作制御用クロックＦｓであ
る。Ｓ／Ｈ回路１，２は例えばクロックＦｓの各立ち上
がり時点で交流信号Ｖ，Ｉをそれぞれ同時的にサンプリ
ングし、その電圧をホールドする。各ホールド電圧を同
図（ｃ）と（ｄ）に示す。
【０００６】図１０には、例えばＳ／Ｈ回路１，２のホ
ールド電圧をスイッチ回路６により交互に切り換えてＡ
／Ｄ変換回路３へ入力し、ディジタルデータに変換する
他の例が示されている。
ールド電圧をスイッチ回路６により交互に切り換えてＡ
／Ｄ変換回路３へ入力し、ディジタルデータに変換する
他の例が示されている。
【０００７】図１１に各部の波形を示す。同図（ａ）な
いし（ｄ）は前記図９（ａ）ないし（ｄ）と同一の波形
である。この例においては、スイッチ回路６は例えばク
ロックＦｓがＨレベルの期間は接点ａ側を閉成し、Ｓ／
Ｈ回路１のホールド電圧をＡ／Ｄ変換回路３へ入力す
る。また、例えばクロックＦｓがＬレベルの期間は接点
ｂ側を閉成し、Ｓ／Ｈ回路２のホールド電圧をＡ／Ｄ変
換回路３へ入力するようになっている。
いし（ｄ）は前記図９（ａ）ないし（ｄ）と同一の波形
である。この例においては、スイッチ回路６は例えばク
ロックＦｓがＨレベルの期間は接点ａ側を閉成し、Ｓ／
Ｈ回路１のホールド電圧をＡ／Ｄ変換回路３へ入力す
る。また、例えばクロックＦｓがＬレベルの期間は接点
ｂ側を閉成し、Ｓ／Ｈ回路２のホールド電圧をＡ／Ｄ変
換回路３へ入力するようになっている。
【０００８】なお、Ａ／Ｄ変換回路３には同図１１
（ｅ）に示すように例えば上記クロックＦｓの２倍の速
さのクロックが与えられ、その各立ち下がり時点で入力
電圧のディジタル変換を開始するようになっている。
（ｅ）に示すように例えば上記クロックＦｓの２倍の速
さのクロックが与えられ、その各立ち下がり時点で入力
電圧のディジタル変換を開始するようになっている。
【０００９】
【発明が解決しようとする課題】これらの従来装置にお
いては一般に、サンプリングクロックＦｓは交流信号の
Ｎ倍の周波数に設定され、交流信号の１周期からＮ箇所
のレベルをサンプリングしてＡ／Ｄ変換回路によりディ
ジタル変換し、そのデータを収集するようになってい
る。
いては一般に、サンプリングクロックＦｓは交流信号の
Ｎ倍の周波数に設定され、交流信号の１周期からＮ箇所
のレベルをサンプリングしてＡ／Ｄ変換回路によりディ
ジタル変換し、そのデータを収集するようになってい
る。
【００１０】したがって交流信号の周波数が高くなる
と、図８の例においてはそれに比例してＮ倍高速のＡ／
Ｄ変換回路などが２個必要となる。図１０の例の場合は
Ａ／Ｄ変換回路は１つで済むが、変換速度が交流信号の
２Ｎ倍という更に高速の回路が必要になってくる。
と、図８の例においてはそれに比例してＮ倍高速のＡ／
Ｄ変換回路などが２個必要となる。図１０の例の場合は
Ａ／Ｄ変換回路は１つで済むが、変換速度が交流信号の
２Ｎ倍という更に高速の回路が必要になってくる。
【００１１】しかし高速のＡ／Ｄ変換回路は価格が高
く、コストアップにつながるので好ましくない。また、
変換速度にも限度があるので場合によってはサンプリン
グクロックを遅くし、交流信号から収集するデータ数Ｎ
を少なくしたり、あるいは取り扱う交流信号の上限周波
数を低くするなどの必要も生じ、いずれにしても好まし
くない。
く、コストアップにつながるので好ましくない。また、
変換速度にも限度があるので場合によってはサンプリン
グクロックを遅くし、交流信号から収集するデータ数Ｎ
を少なくしたり、あるいは取り扱う交流信号の上限周波
数を低くするなどの必要も生じ、いずれにしても好まし
くない。
【００１２】この発明は上記の事情を考慮してなされた
もので、その目的は、交流信号をそれより低い周波数の
クロックを用いてサンプリングし、Ａ／Ｄ変換回路から
従来と同じＮ個のディジタルデータが得られるようにし
た交流信号のサンプリング方法を提供することにある。
もので、その目的は、交流信号をそれより低い周波数の
クロックを用いてサンプリングし、Ａ／Ｄ変換回路から
従来と同じＮ個のディジタルデータが得られるようにし
た交流信号のサンプリング方法を提供することにある。
【００１３】
【課題を解決するための手段】上記の課題を解決するた
め、この発明においては式（１）に示す周波数のサンプ
リングクロックを用いて交流信号のサンプリングを行な
う。
め、この発明においては式（１）に示す周波数のサンプ
リングクロックを用いて交流信号のサンプリングを行な
う。
【００１４】 Ｆｓ＝Ｆｍ・Ｎ／Ｍ （１） ただし Ｍ＝Ｗ・Ｎ＋Ｙ Ｆｓ：サンプリングクロックの周波数 Ｆｍ：測定用交流信号の周波数 Ｎ：交流信号（Ｆｍ）の１周期間における所要のデータ
数 Ｍ：Ｓ／Ｈ回路に取り込む交流信号（Ｆｍ）の波形数 Ｗ：任意の整数 Ｙ：１≦Ｙ＜Ｎなる整数。ただし、１以外のＮの約数と
その整数倍の数は除く。
数 Ｍ：Ｓ／Ｈ回路に取り込む交流信号（Ｆｍ）の波形数 Ｗ：任意の整数 Ｙ：１≦Ｙ＜Ｎなる整数。ただし、１以外のＮの約数と
その整数倍の数は除く。
【００１５】
【作用】式（１）において Ｍ＝ＷＮ＋Ｙ＞Ｎ であるから Ｆｓ＜Ｆｍ となる。よって、交流信号Ｆｍの連続波形Ｍ波をＳ／Ｈ
回路に取り込み、それを周波数Ｆｓのクロックにて順次
Ｎ回サンプリングすると、交流信号の１周期間について
設定したデータ数Ｎに対応するＮ個のアナログ電圧を捕
捉することができる。
回路に取り込み、それを周波数Ｆｓのクロックにて順次
Ｎ回サンプリングすると、交流信号の１周期間について
設定したデータ数Ｎに対応するＮ個のアナログ電圧を捕
捉することができる。
【００１６】［式（１）の関連説明］図２を参照する
と、同図（ａ）には前記図９（ａ）の交流信号Ｖが、ま
た図２（ｂ）には前記図９（ｂ）のクロックＦｓがそれ
ぞれ再掲されている。ここで交流信号Ｖの１周期の時間
長をＴｍ、クロックＦｓの１周期の時間長をＴｍ／Ｎ、
各クロックの立ち上がり時点における交流信号Ｖ上のサ
ンプリングレベルを１，２，３，・・・Ｎとする。
と、同図（ａ）には前記図９（ａ）の交流信号Ｖが、ま
た図２（ｂ）には前記図９（ｂ）のクロックＦｓがそれ
ぞれ再掲されている。ここで交流信号Ｖの１周期の時間
長をＴｍ、クロックＦｓの１周期の時間長をＴｍ／Ｎ、
各クロックの立ち上がり時点における交流信号Ｖ上のサ
ンプリングレベルを１，２，３，・・・Ｎとする。
【００１７】いま、図２（ｃ）に交流信号Ｖの連続波形
をＶ１，Ｖ２，Ｖ３，・・・と図示しすると、同図
（ａ）のサンプリングレベル１，２，３，・・・は、同
図（ｃ）のＶ１，Ｖ２，Ｖ３，・・・上にプロットした
レベル１，２，３，・・・に置き換えることができる。
をＶ１，Ｖ２，Ｖ３，・・・と図示しすると、同図
（ａ）のサンプリングレベル１，２，３，・・・は、同
図（ｃ）のＶ１，Ｖ２，Ｖ３，・・・上にプロットした
レベル１，２，３，・・・に置き換えることができる。
【００１８】この図２（ｃ）上に等置した各レベルの時
間間隔はそれぞれ Ｔｍ＋Ｔｍ／Ｎ となるから、同図（ｄ）に示すように１周期Ｔｓが上記
と等しい値のクロック、すなわち Ｔｓ＝Ｔｍ＋Ｔｍ／Ｎ なるクロックにより、連続する交流信号ＶからＮ回サン
プリングすれば、同図（ａ）のサンプリングレベルをす
べて得ることができる。得られたサンプリングレベルを
同図（ｅ）に示す。
間間隔はそれぞれ Ｔｍ＋Ｔｍ／Ｎ となるから、同図（ｄ）に示すように１周期Ｔｓが上記
と等しい値のクロック、すなわち Ｔｓ＝Ｔｍ＋Ｔｍ／Ｎ なるクロックにより、連続する交流信号ＶからＮ回サン
プリングすれば、同図（ａ）のサンプリングレベルをす
べて得ることができる。得られたサンプリングレベルを
同図（ｅ）に示す。
【００１９】ここで、上記Ｔｓの逆数は １／Ｔｓ＝Ｎ／Ｔｍ（Ｎ＋１） クロックの周波数をＦｓ、交流信号Ｖの周波数をＦｍと
すると、Ｆｓ＝１／Ｔｓ，Ｆｍ＝１／Ｔｍであるから、
上式は Ｆｓ＝Ｆｍ・Ｎ／（Ｎ＋１） となる。すなわち、クロック周波数は交流信号の周波数
より低くなる。
すると、Ｆｓ＝１／Ｔｓ，Ｆｍ＝１／Ｔｍであるから、
上式は Ｆｓ＝Ｆｍ・Ｎ／（Ｎ＋１） となる。すなわち、クロック周波数は交流信号の周波数
より低くなる。
【００２０】なお、上記のように１周期の時間長Ｔｓの
クロックでＮ回サンプリングすると、その所要時間は Ｎ・Ｔｓ＝Ｎ（Ｔｍ＋Ｔｍ／Ｎ） ＝Ｔｍ（Ｎ＋１） となる。Ｔｍは交流信号Ｖの１波の時間であるから、Ｎ
個のサンプリングレベルを収集する場合は、交流信号を
Ｎ＋１波取り込めばよいことになる。
クロックでＮ回サンプリングすると、その所要時間は Ｎ・Ｔｓ＝Ｎ（Ｔｍ＋Ｔｍ／Ｎ） ＝Ｔｍ（Ｎ＋１） となる。Ｔｍは交流信号Ｖの１波の時間であるから、Ｎ
個のサンプリングレベルを収集する場合は、交流信号を
Ｎ＋１波取り込めばよいことになる。
【００２１】図２（ｇ）には前記図９（ａ）の交流信号
Ｉが再掲されている。また、図２（ｈ）には同図２
（ｂ）と同じクロックＦｓが示されている。交流信号Ｉ
上のサンプリングレベル１，２，３，・・・Ｎを、同図
２（ｄ）のクロックにより連続する交流信号ＩのＮ＋１
波から同様にして収集することができる。その例を図２
（ｊ），（ｋ）に示す。
Ｉが再掲されている。また、図２（ｈ）には同図２
（ｂ）と同じクロックＦｓが示されている。交流信号Ｉ
上のサンプリングレベル１，２，３，・・・Ｎを、同図
２（ｄ）のクロックにより連続する交流信号ＩのＮ＋１
波から同様にして収集することができる。その例を図２
（ｊ），（ｋ）に示す。
【００２２】次に、上記図２（ａ）及び（ｂ）を再掲し
た図３（ａ），（ｂ）において、同図（ａ）の交流信号
Ｖ上におけるサンプリングレベル１，２，３，・・・Ｎ
を、同図（ｃ）に示すように例えば連続する交流信号の
Ｖ１，Ｖ３，Ｖ５，・・・へ１，２，３，・・・と置き
換えたとする。
た図３（ａ），（ｂ）において、同図（ａ）の交流信号
Ｖ上におけるサンプリングレベル１，２，３，・・・Ｎ
を、同図（ｃ）に示すように例えば連続する交流信号の
Ｖ１，Ｖ３，Ｖ５，・・・へ１，２，３，・・・と置き
換えたとする。
【００２３】この図３（ｃ）上に等置した各レベルの時
間間隔はそれぞれ ２Ｔｍ＋Ｔｍ／Ｎ となるから、同図（ｄ）に示すように１周期間Ｔｓが Ｔｓ＝２Ｔｍ＋Ｔｍ／Ｎ なるクロックにより、連続する交流信号ＶからＮ回サン
プリングすれば、同図（ａ）上のレベルをすべて得るこ
とができる。
間間隔はそれぞれ ２Ｔｍ＋Ｔｍ／Ｎ となるから、同図（ｄ）に示すように１周期間Ｔｓが Ｔｓ＝２Ｔｍ＋Ｔｍ／Ｎ なるクロックにより、連続する交流信号ＶからＮ回サン
プリングすれば、同図（ａ）上のレベルをすべて得るこ
とができる。
【００２４】ここで、上記Ｔｓの逆数は １／Ｔｓ＝Ｎ／Ｔｍ（２Ｎ＋１） 上式より、クロック周波数Ｆｓと交流信号周波数Ｆｍと
の関係は Ｆｓ＝Ｆｍ・Ｎ／（２Ｎ＋１） となる。よって上記図２の例に比べると、この例におけ
るクロック周波数は交流信号周波数に対してより低くな
る。
の関係は Ｆｓ＝Ｆｍ・Ｎ／（２Ｎ＋１） となる。よって上記図２の例に比べると、この例におけ
るクロック周波数は交流信号周波数に対してより低くな
る。
【００２５】なお、上記のクロック周期でＮ回サンプリ
ングすると、その所要時間は Ｎ・Ｔｓ＝Ｎ（２Ｔｍ＋Ｔｍ／Ｎ） ＝Ｔｍ（２Ｎ＋１） となる。ここで、Ｔｍは上記したように交流信号Ｖの１
波の時間であるから、Ｎ個のサンブリングレベルを収集
する場合は交流信号を２Ｎ＋１波取り込めばよいことに
なる。
ングすると、その所要時間は Ｎ・Ｔｓ＝Ｎ（２Ｔｍ＋Ｔｍ／Ｎ） ＝Ｔｍ（２Ｎ＋１） となる。ここで、Ｔｍは上記したように交流信号Ｖの１
波の時間であるから、Ｎ個のサンブリングレベルを収集
する場合は交流信号を２Ｎ＋１波取り込めばよいことに
なる。
【００２６】図３（ｇ）及び（ｈ）には上記図２（ｇ）
及び（ｈ）の交流信号ＩとクロックＦｓが再掲されてい
る。交流信号Ｉ上のサンプリングレベル１，２，３，・
・・Ｎを、同図３（ｄ）のクロックにより連続する交流
信号Ｉの２Ｎ＋１波から同様にして収集することができ
る。その例を図３（ｊ），（ｋ）に示す。
及び（ｈ）の交流信号ＩとクロックＦｓが再掲されてい
る。交流信号Ｉ上のサンプリングレベル１，２，３，・
・・Ｎを、同図３（ｄ）のクロックにより連続する交流
信号Ｉの２Ｎ＋１波から同様にして収集することができ
る。その例を図３（ｊ），（ｋ）に示す。
【００２７】一般に、連続する２つの交流信号から周期
Ｔｓが Ｔｓ＝Ｗ・Ｔｍ＋Ｔｍ／Ｎ なる同一クロックＦｓにより、それぞれＮ個のレベルを
サンプリングした例を図４に示す。ここで、同図（ａ）
と（ｂ）は連続する交流信号ＶとＩ、同図（ｃ）は上記
Ｔｓを１周期とするサンプリングクロック、Ｗは任意の
整数である。
Ｔｓが Ｔｓ＝Ｗ・Ｔｍ＋Ｔｍ／Ｎ なる同一クロックＦｓにより、それぞれＮ個のレベルを
サンプリングした例を図４に示す。ここで、同図（ａ）
と（ｂ）は連続する交流信号ＶとＩ、同図（ｃ）は上記
Ｔｓを１周期とするサンプリングクロック、Ｗは任意の
整数である。
【００２８】図３の説明と同様に上記のクロック周期で
Ｎ回サンプリングすると、その所要時間は Ｎ・Ｔｓ＝Ｎ（Ｗ・Ｔｍ＋Ｔｍ／Ｎ） ＝Ｔｍ（Ｗ・Ｎ＋１） である。すなわち、Ｎ個のサンプリングレベルを収集す
る場合は、交流信号をＷＮ＋１波取り込むことになる。
Ｎ回サンプリングすると、その所要時間は Ｎ・Ｔｓ＝Ｎ（Ｗ・Ｔｍ＋Ｔｍ／Ｎ） ＝Ｔｍ（Ｗ・Ｎ＋１） である。すなわち、Ｎ個のサンプリングレベルを収集す
る場合は、交流信号をＷＮ＋１波取り込むことになる。
【００２９】また、上記クロック周期Ｔｓの式を周波数
で書き表すと、 Ｆｓ＝Ｆｍ・Ｎ／（ＷＮ＋１） であるから、Ｗを大きくするとクロック周波数Ｆｓは交
流信号周波数Ｆｍに対してほぼ逆比例的に低くなる。こ
のクロックにて交流信号ＶとＩをサンプリングしたレベ
ルの一例を図４（ｄ），（ｅ）に示す。
で書き表すと、 Ｆｓ＝Ｆｍ・Ｎ／（ＷＮ＋１） であるから、Ｗを大きくするとクロック周波数Ｆｓは交
流信号周波数Ｆｍに対してほぼ逆比例的に低くなる。こ
のクロックにて交流信号ＶとＩをサンプリングしたレベ
ルの一例を図４（ｄ），（ｅ）に示す。
【００３０】なお、同図（ｇ）には上記２つの信号のサ
ンプリングレベルをディジタル変換するＡ／Ｄ変換用ク
ロックが示されている。このクロックは例えば上記サン
プリングクロックＴｓの１／２の周期を有し、その立ち
下がりでＡ／Ｄ変換を開始させる。
ンプリングレベルをディジタル変換するＡ／Ｄ変換用ク
ロックが示されている。このクロックは例えば上記サン
プリングクロックＴｓの１／２の周期を有し、その立ち
下がりでＡ／Ｄ変換を開始させる。
【００３１】次に、図５を参照しながら他の例を説明す
る。同図（ａ）及び（ｂ）に交流信号Ｖとサンプリング
クロックＦｓを示す。このクロックＦｓは例えば交流信
号Ｖの８倍の周波数を有し、従来は信号Ｖの１周期間Ｔ
ｍ中にＴｍ／８の時間間隔で同信号のレベルを８箇所サ
ンプリングする。そのサンプリングレベルを１ないし８
とする。
る。同図（ａ）及び（ｂ）に交流信号Ｖとサンプリング
クロックＦｓを示す。このクロックＦｓは例えば交流信
号Ｖの８倍の周波数を有し、従来は信号Ｖの１周期間Ｔ
ｍ中にＴｍ／８の時間間隔で同信号のレベルを８箇所サ
ンプリングする。そのサンプリングレベルを１ないし８
とする。
【００３２】いま、上記図５（ａ）における交流信号Ｖ
の連続波形を同図（ｃ）にＶ１，Ｖ２，Ｖ３で表す。こ
こで、上記図５（ａ）において、サンプリング開始時点
１からサンプリング周期Ｔｍ／８の例えば各３倍、すな
わち各３Ｔｍ／８の時点における信号Ｖ上のサンプリン
グレベル４，７，・・・は、それぞれ同図（ｃ）の連続
波形Ｖ１，Ｖ２，Ｖ３・・・上に１，４，７，・・・と
置き換えることができる。
の連続波形を同図（ｃ）にＶ１，Ｖ２，Ｖ３で表す。こ
こで、上記図５（ａ）において、サンプリング開始時点
１からサンプリング周期Ｔｍ／８の例えば各３倍、すな
わち各３Ｔｍ／８の時点における信号Ｖ上のサンプリン
グレベル４，７，・・・は、それぞれ同図（ｃ）の連続
波形Ｖ１，Ｖ２，Ｖ３・・・上に１，４，７，・・・と
置き換えることができる。
【００３３】この図５（ｃ）上に等置した各レベルの時
間間隔はそれぞれ Ｔｍ＋３Ｔｍ／８ となるから、同図（ｄ）に示すように１周期Ｔｓが上記
と等しい値のクロック、すなわち Ｔｓ＝Ｔｍ＋３Ｔｍ／８ なるクロックにより、連続する交流信号Ｖから８回サン
プリングすれば、同図（ａ）のサンプリングレベルをす
べて得ることができる。得られたサンプリングレベルを
同図（ｅ）に示す。
間間隔はそれぞれ Ｔｍ＋３Ｔｍ／８ となるから、同図（ｄ）に示すように１周期Ｔｓが上記
と等しい値のクロック、すなわち Ｔｓ＝Ｔｍ＋３Ｔｍ／８ なるクロックにより、連続する交流信号Ｖから８回サン
プリングすれば、同図（ａ）のサンプリングレベルをす
べて得ることができる。得られたサンプリングレベルを
同図（ｅ）に示す。
【００３４】図５（ｇ）には交流信号Ｉが示されてい
る。同図（ｈ）は上記図５（ｂ）と同じサンプリングク
ロックＦｓである。交流信号Ｉ上の８箇所のレベルを、
同図５（ｄ）のクロックにより連続する交流信号Ｉから
同様にしてすべて収集することができる。その例を図５
の（ｊ），（ｋ）に示す。
る。同図（ｈ）は上記図５（ｂ）と同じサンプリングク
ロックＦｓである。交流信号Ｉ上の８箇所のレベルを、
同図５（ｄ）のクロックにより連続する交流信号Ｉから
同様にしてすべて収集することができる。その例を図５
の（ｊ），（ｋ）に示す。
【００３５】上記図５（ｄ）のクロック周期 Ｔｓ＝Ｔｍ＋３Ｔｍ／８ を、図４（ｃ）のクロック周期にならって Ｔｓ＝Ｗ・Ｔｍ＋Ｙ・Ｔｍ／Ｎ と一般化することができる。ここで、Ｗは任意の整数、
Ｔｍは交流信号の１周期の時間長、Ｎは交流信号の１周
期間のデータに対応する所望のサンプリングレベル数で
ある。またＹは、１≦Ｙ＜Ｎなる整数である。ただし、
１以外のＮの約数及びその整数倍の数を除くものとす
る。
Ｔｍは交流信号の１周期の時間長、Ｎは交流信号の１周
期間のデータに対応する所望のサンプリングレベル数で
ある。またＹは、１≦Ｙ＜Ｎなる整数である。ただし、
１以外のＮの約数及びその整数倍の数を除くものとす
る。
【００３６】ちなみに上記図５の例のようにＮ＝８の場
合、Ｙ＝２とすると収集するサンプリングレベルは１，
３，５，７となり、他のレベルが欠落する。Ｙ＝４とす
ると収集するレベルは１，５となり、その他のレベルが
欠落する。また、Ｙ＝６とすると収集するレベルは１，
７，５，３となり、その他のレベルが同様に欠落する。
したがってこの場合、Ｙは２，４，６を除いた数、すな
わち１，３，５，７にしなければならない。
合、Ｙ＝２とすると収集するサンプリングレベルは１，
３，５，７となり、他のレベルが欠落する。Ｙ＝４とす
ると収集するレベルは１，５となり、その他のレベルが
欠落する。また、Ｙ＝６とすると収集するレベルは１，
７，５，３となり、その他のレベルが同様に欠落する。
したがってこの場合、Ｙは２，４，６を除いた数、すな
わち１，３，５，７にしなければならない。
【００３７】図６に一般化したクロックにてサンプリン
グした例を示す。同図（ａ），（ｂ）はれぞれ交流信号
ＶとＩである。同図（ｃ）はサンプリング周期Ｔｓを Ｔｓ＝ＷＴｍ＋ＹＴｍ／Ｎ （２） としたクロックで、例えばその立ち上がり時点で交流信
号ＶとＩのレベルをサンプリングする。同図（ｄ），
（ｅ）に交流信号Ｖ，Ｉからサンプリングしたレベルを
示す。同図（ｇ）はＡ／Ｄ変換用のクロックであり、そ
の１周期は上記サンプリングクロックの１／２になって
いる。
グした例を示す。同図（ａ），（ｂ）はれぞれ交流信号
ＶとＩである。同図（ｃ）はサンプリング周期Ｔｓを Ｔｓ＝ＷＴｍ＋ＹＴｍ／Ｎ （２） としたクロックで、例えばその立ち上がり時点で交流信
号ＶとＩのレベルをサンプリングする。同図（ｄ），
（ｅ）に交流信号Ｖ，Ｉからサンプリングしたレベルを
示す。同図（ｇ）はＡ／Ｄ変換用のクロックであり、そ
の１周期は上記サンプリングクロックの１／２になって
いる。
【００３８】よって、例えばＡ／Ｄ変換器がこのクロッ
クの立ち下がり時点でディジタル変換を開始するように
なっているものとすると、サンプリングクロックＴｓの
半周期ごとに上記図６（ｄ），（ｅ）のサンプリングレ
ベルをＡ／Ｄ変換器へ切り替え入力することにより、２
つの交流信号Ｖ，Ｉのディジタル変換データが交互に得
られる。
クの立ち下がり時点でディジタル変換を開始するように
なっているものとすると、サンプリングクロックＴｓの
半周期ごとに上記図６（ｄ），（ｅ）のサンプリングレ
ベルをＡ／Ｄ変換器へ切り替え入力することにより、２
つの交流信号Ｖ，Ｉのディジタル変換データが交互に得
られる。
【００３９】ここで、一般化したクロック周期ＴｓでＮ
回サンプリングしたときの所要時間は、上記図４の説明
にならい Ｎ・Ｔｓ＝Ｎ（Ｗ・Ｔｍ＋Ｙ・Ｔｍ／Ｎ） ＝Ｔｍ（Ｗ・Ｎ＋Ｙ） （３） である。すなわち、Ｎ個のサンプリングレベルを収集す
る場合は、交流信号をＷＮ＋Ｙ波取り込むことになる。
回サンプリングしたときの所要時間は、上記図４の説明
にならい Ｎ・Ｔｓ＝Ｎ（Ｗ・Ｔｍ＋Ｙ・Ｔｍ／Ｎ） ＝Ｔｍ（Ｗ・Ｎ＋Ｙ） （３） である。すなわち、Ｎ個のサンプリングレベルを収集す
る場合は、交流信号をＷＮ＋Ｙ波取り込むことになる。
【００４０】また、上記クロックＴｓの式（２）を周波
数で書き表すと、 Ｆｓ＝Ｆｍ・Ｎ／（ＷＮ＋Ｙ） （４） 右辺の分母をＭと置き換えると Ｆｓ＝Ｆｍ・Ｎ／Ｍ （１） となり、上記式（１）が得られる。
数で書き表すと、 Ｆｓ＝Ｆｍ・Ｎ／（ＷＮ＋Ｙ） （４） 右辺の分母をＭと置き換えると Ｆｓ＝Ｆｍ・Ｎ／Ｍ （１） となり、上記式（１）が得られる。
【００４１】なお、式（４）を書き換えると、 Ｆｓ＝Ｆｍ／（Ｗ＋Ｙ／Ｎ） となる。ここで、Ｙの値は上記したように１≦Ｙ＜Ｎで
あるから Ｙ／Ｎ＜１ である。したがってクロック周波数を低くするにはＷを
大きくした方が得策であり、実用上はＹ＝１でもよい。
あるから Ｙ／Ｎ＜１ である。したがってクロック周波数を低くするにはＷを
大きくした方が得策であり、実用上はＹ＝１でもよい。
【００４２】
【実施例】この発明をＬＣＲメータに適用した例が図１
に示されている。交流信号発生部１２は例えば基準クロ
ック発生部１１から測定用交流信号の周波数に対応した
速さのクロックパルスを受け、内部メモリのｓｉｎ波形
をＤ／Ａ変換して周波数Ｆｍの交流電圧を発生し試料１
３に加える。
に示されている。交流信号発生部１２は例えば基準クロ
ック発生部１１から測定用交流信号の周波数に対応した
速さのクロックパルスを受け、内部メモリのｓｉｎ波形
をＤ／Ａ変換して周波数Ｆｍの交流電圧を発生し試料１
３に加える。
【００４３】電圧検出回路１４は試料１３の両端にかか
る交流電圧Ｖを検出し、電流検出回路１５は試料１３に
流れる交流電流Ｉを交流電圧に変換して検出する。検出
した電圧ＶとＩはそれぞれＡ／Ｄ変換部１６の２つのＳ
／Ｈ回路１７と１８に取り込まれ、同時的にサンプリン
グされる。
る交流電圧Ｖを検出し、電流検出回路１５は試料１３に
流れる交流電流Ｉを交流電圧に変換して検出する。検出
した電圧ＶとＩはそれぞれＡ／Ｄ変換部１６の２つのＳ
／Ｈ回路１７と１８に取り込まれ、同時的にサンプリン
グされる。
【００４４】この場合、上記式（１）の説明の項で述べ
た測定用交流信号の周波数Ｆｍ、その１周期間における
所望のサンプリングデータ数Ｎ、及びＷ，Ｙなどの値
は、あらかじめ測定者が図示しないキーを操作して設定
する。なお、Ｙの値は通常例えば１に設定する。
た測定用交流信号の周波数Ｆｍ、その１周期間における
所望のサンプリングデータ数Ｎ、及びＷ，Ｙなどの値
は、あらかじめ測定者が図示しないキーを操作して設定
する。なお、Ｙの値は通常例えば１に設定する。
【００４５】例えばＣＰＵを含むディジタル演算処理部
２１は、これらの設定値に基づいて交流信号発生部１２
のメモリアクセス用クロック周波数、Ａ／Ｄ変換回路２
０のディジタル変換用クロック周波数２Ｆｓ、Ｓ／Ｈ回
路１７，１８に取り込む交流信号の波形数Ｍを算出し、
基準クロック発生部１１のクロック送出動作を制御す
る。なお、上記Ｓ／Ｈ回路１７，１８に与えられるサン
プリングクロックの周波数Ｆｓは、例えば基準クロック
発生部１１内においてＡ／Ｄ変換用クロック２Ｆｓから
１／２に分周されるようになっている。
２１は、これらの設定値に基づいて交流信号発生部１２
のメモリアクセス用クロック周波数、Ａ／Ｄ変換回路２
０のディジタル変換用クロック周波数２Ｆｓ、Ｓ／Ｈ回
路１７，１８に取り込む交流信号の波形数Ｍを算出し、
基準クロック発生部１１のクロック送出動作を制御す
る。なお、上記Ｓ／Ｈ回路１７，１８に与えられるサン
プリングクロックの周波数Ｆｓは、例えば基準クロック
発生部１１内においてＡ／Ｄ変換用クロック２Ｆｓから
１／２に分周されるようになっている。
【００４６】Ｓ／Ｈ回路１７，１８はそれぞれ波形数Ｍ
の連続する交流電圧Ｖ及びＩを取り込み、例えばサンプ
リングクロックＦｓの各立ち上がり時点で両電圧を同時
的にサンプリングし、順次そのレベルをホールドする
（上記図６（ａ）〜（ｅ）を参照）。
の連続する交流電圧Ｖ及びＩを取り込み、例えばサンプ
リングクロックＦｓの各立ち上がり時点で両電圧を同時
的にサンプリングし、順次そのレベルをホールドする
（上記図６（ａ）〜（ｅ）を参照）。
【００４７】スイッチ回路１９は上記と同じクロックＦ
ｓを受けて例えばそのＨレベル期間には接点ａ側を閉成
し、Ｓ／Ｈ回路１７のホールド電圧ＶをＡ／Ｄ変換回路
２０へ入力する。また、例えばクロックＦｓがＬレベル
の期間には接点ｂ側を閉成し、Ｓ／Ｈ回路１８のホール
ド電圧ＩをＡ／Ｄ変換回路２０へ入力するようになって
いる。
ｓを受けて例えばそのＨレベル期間には接点ａ側を閉成
し、Ｓ／Ｈ回路１７のホールド電圧ＶをＡ／Ｄ変換回路
２０へ入力する。また、例えばクロックＦｓがＬレベル
の期間には接点ｂ側を閉成し、Ｓ／Ｈ回路１８のホール
ド電圧ＩをＡ／Ｄ変換回路２０へ入力するようになって
いる。
【００４８】Ａ／Ｄ変換回路２０は例えばディジタル変
換クロック２Ｆｓの各立ち下がり時点で入力電圧のディ
ジタル変換を開始するようになっている（図６（ｇ）及
び図６（ｄ），（ｅ）の〇印を参照）。したがってこの
実施例においては、各サンプリング期間ＴｓにおいてＡ
／Ｄ変換回路２０からまずホールド電圧Ｖのディジタル
変換データが出力され、次にホールド電圧Ｉのディジタ
ル変化データが出力される。
換クロック２Ｆｓの各立ち下がり時点で入力電圧のディ
ジタル変換を開始するようになっている（図６（ｇ）及
び図６（ｄ），（ｅ）の〇印を参照）。したがってこの
実施例においては、各サンプリング期間ＴｓにおいてＡ
／Ｄ変換回路２０からまずホールド電圧Ｖのディジタル
変換データが出力され、次にホールド電圧Ｉのディジタ
ル変化データが出力される。
【００４９】ディジタル演算処理部２１は交互に入力す
るこれらのデータを例えば電圧Ｖ用のメモリと電流Ｉ用
のメモリに分けて収容し、交流信号Ｖ，Ｉの各Ｍ個の連
続波形からそれぞれＮ回のサンプリングによりＮ個のデ
ータをメモリに収容すると、前段各部の動作を停止させ
る。その後、メモリのＶデータとＩデータについて所定
の演算処理を行う。
るこれらのデータを例えば電圧Ｖ用のメモリと電流Ｉ用
のメモリに分けて収容し、交流信号Ｖ，Ｉの各Ｍ個の連
続波形からそれぞれＮ回のサンプリングによりＮ個のデ
ータをメモリに収容すると、前段各部の動作を停止させ
る。その後、メモリのＶデータとＩデータについて所定
の演算処理を行う。
【００５０】試料から検出した電圧成分と電流成分を表
す２つの交流信号を、それより低い周波数のクロックで
サンプリングする方法は上記のとおりである。ところで
ＬＣＲメータなどにおいては、メモリに収集したＶデー
タとＩデータから次の式
す２つの交流信号を、それより低い周波数のクロックで
サンプリングする方法は上記のとおりである。ところで
ＬＣＲメータなどにおいては、メモリに収集したＶデー
タとＩデータから次の式
【００５１】
【数１】
【００５２】
【数２】
【００５３】
【数３】 により３つの基本変数ＡR ，ＡX ，Ｈを求め、これらを
利用して試料の抵抗成分Ｒ、リアクタンス成分Ｘ、イン
ダクタンス成分Ｌ、容量成分Ｃ、及びその他の定数を算
出するようになっている。
利用して試料の抵抗成分Ｒ、リアクタンス成分Ｘ、イン
ダクタンス成分Ｌ、容量成分Ｃ、及びその他の定数を算
出するようになっている。
【００５４】上記３つの基本変数と試料の各定数の求め
方については、本出願人が先に提案した特願平４−２２
３３１６号明細書に詳記されており、かつ、この発明の
要旨ではないので省略するが、基本変数を求める際、演
算上の都合によりデータ数Ｎに制約があるから、以下そ
れについて説明する。
方については、本出願人が先に提案した特願平４−２２
３３１６号明細書に詳記されており、かつ、この発明の
要旨ではないので省略するが、基本変数を求める際、演
算上の都合によりデータ数Ｎに制約があるから、以下そ
れについて説明する。
【００５５】図７において、同図（ａ）は交流信号の０
から２πまでの１周期間に設定したそれぞれＮ個のＶデ
ータとＩデータを、連続Ｍ波の交流信号からクロックＴ
ｓで同一時刻に順次サンプリングし、サンプリング順に
メモリへ記録した状態を表すものとする。
から２πまでの１周期間に設定したそれぞれＮ個のＶデ
ータとＩデータを、連続Ｍ波の交流信号からクロックＴ
ｓで同一時刻に順次サンプリングし、サンプリング順に
メモリへ記録した状態を表すものとする。
【００５６】ここで、相対する同一順のＶデータとＩデ
ータを掛け合わせ、その和の平均値を算出すると上記基
本変数ＡR が得られる。
ータを掛け合わせ、その和の平均値を算出すると上記基
本変数ＡR が得られる。
【００５７】同図（ｃ）はメモリに記録されたＩデータ
を便宜上抜き出したもので、個々のＩデータを２乗し、
その和の平均値を算出すると上記基本変数Ｈが得られ
る。
を便宜上抜き出したもので、個々のＩデータを２乗し、
その和の平均値を算出すると上記基本変数Ｈが得られ
る。
【００５８】図７（ｂ）は、例えばＶデータに対してＩ
データをＮ／４個ずらして配置した仮想のメモリ図であ
る。０から２πまでの１周期間のデータ数はＮ個である
から、Ｎ／４個のデータは１／４周期すなわちπ／２
（９０°）に相当する。したがってこの仮想図では、相
対するＶデータとＩデータ間には９０°の位相差がある
ことになる。
データをＮ／４個ずらして配置した仮想のメモリ図であ
る。０から２πまでの１周期間のデータ数はＮ個である
から、Ｎ／４個のデータは１／４周期すなわちπ／２
（９０°）に相当する。したがってこの仮想図では、相
対するＶデータとＩデータ間には９０°の位相差がある
ことになる。
【００５９】そこで、例えばＩデータの３π／２から２
π間のデータを点線枠で示すようにＩデータの先頭位置
から左側の空いた位置に移し、相対する各ＶデータとＩ
データの掛け算を行ってそれらの和の平均値を算出する
と、上記基本変数ＡX が得られる。実際に掛け算を行う
場合は、Ｖのｉ番データとそれよりＮ／４番遅れたＩの
データ又はそれよりＮ／４番進んだＩのデータをメモリ
から読み出すようにすればよい。
π間のデータを点線枠で示すようにＩデータの先頭位置
から左側の空いた位置に移し、相対する各ＶデータとＩ
データの掛け算を行ってそれらの和の平均値を算出する
と、上記基本変数ＡX が得られる。実際に掛け算を行う
場合は、Ｖのｉ番データとそれよりＮ／４番遅れたＩの
データ又はそれよりＮ／４番進んだＩのデータをメモリ
から読み出すようにすればよい。
【００６０】ここで、掛け算が成立するためにはＶデー
タの０からπ／２間とＩデータの３π／２から２π間
に、それぞれ少なくとも１つの以上のデータが存在して
いることが必要である。すなわち、各９０°の範囲ごと
に１つ以上のデータが必要であるから、全体のデータ数
Ｎは４の整数倍の値に設定する。これが上記Ｎに対する
制約条件となる。
タの０からπ／２間とＩデータの３π／２から２π間
に、それぞれ少なくとも１つの以上のデータが存在して
いることが必要である。すなわち、各９０°の範囲ごと
に１つ以上のデータが必要であるから、全体のデータ数
Ｎは４の整数倍の値に設定する。これが上記Ｎに対する
制約条件となる。
【００６１】
【効果】以上、説明したようにサンプリング周波数Ｆｓ
を表す式（４）のＷを２以上の任意の整数に設定する
と、後段のＡ／Ｄ変換回路における動作クロックを交流
信号周波数Ｆｍより遅くすることができ、高速のＡ／Ｄ
変換素子などを必要としないのでコスト上有利である。
を表す式（４）のＷを２以上の任意の整数に設定する
と、後段のＡ／Ｄ変換回路における動作クロックを交流
信号周波数Ｆｍより遅くすることができ、高速のＡ／Ｄ
変換素子などを必要としないのでコスト上有利である。
【００６２】また、それに伴って測定用交流信号の周波
数をより高域側へ拡大することも可能となり、広帯域の
装置を実現することができる。
数をより高域側へ拡大することも可能となり、広帯域の
装置を実現することができる。
【図１】この発明が適用された回路素子測定器の電気的
構成を示すブロック線図。
構成を示すブロック線図。
【図２】この発明に係るサンプリング方法の第１事例説
明用波形図。
明用波形図。
【図３】この発明に係るサンプリング方法の第２事例説
明用波形図。
明用波形図。
【図４】この発明に係るサンプリング方法の第３事例説
明用波形図。
明用波形図。
【図５】この発明に係るサンプリング方法の第４事例説
明用波形図。
明用波形図。
【図６】この発明に係るサンプリング方法の第５事例説
明用波形図。
明用波形図。
【図７】この発明に係るサンプリング方法のデータ数Ｎ
の値設定に関する説明図。
の値設定に関する説明図。
【図８】従来方法におけるＡ／Ｄ変換部の電気的構成を
示すブロック線図。
示すブロック線図。
【図９】従来方法におけるＡ／Ｄ変換部のサンプリング
動作説明用波形線図。
動作説明用波形線図。
【図１０】従来方法における他のＡ／Ｄ変換部の電気的
構成を示すブロック線図。
構成を示すブロック線図。
【図１１】従来方法における他のＡ／Ｄ変換部のサンプ
リング動作説明用波形図。
リング動作説明用波形図。
１１ 基準クロック発生部 １２ 交流信号発生部 １３ 試料 １４ 電圧検出回路 １５ 電流検出回路 １６ Ａ／Ｄ変換部 １７ Ｓ／Ｈ（サンプル・ホールド）回路 １８ Ｓ／Ｈ（サンプル・ホールド）回路 ２０ Ａ／Ｄ変換回路 ２１ ディジタル演算処理部
Claims (3)
- 【請求項１】 回路素子に測定用交流電圧を加えて同素
子の両端間電圧と同素子に流れる電流を検出し、該検出
した同一周波数の２つの交流信号を所定のクロックに同
期してサンプリングしディジタル変換するとともに、得
られた所要のディジタルデータから上記素子の諸定数を
算出する回路素子測定器における検出交流信号のサンプ
リング方法において、 上記検出した２つの交流信号の連続波形を、それぞれ下
記式（１）に示す周波数Ｆｓのクロックに同期して作動
する２つのサンプル・ホールド回路へ順次取り込んで同
時的にサンプリングするようにしたことを特徴とする回
路素子測定器における検出交流信号のサンプリング方
法。 Ｆｓ＝Ｆｍ・Ｎ／Ｍ ……………………（１） Ｆｓ：サンプリングクロックの周波数 Ｆｍ：測定用の上記交流信号の周波数 Ｎ：交流信号（Ｆｍ）の１周期間における所要のデータ
数 Ｍ：サンプル・ホールド回路に取り込む交流信号（Ｆ
ｍ）の波形数 - 【請求項２】 上記Ｎは４の整数倍の値に設定される請
求項１に記載の回路素子測定器における検出交流信号の
サンプリング方法。 - 【請求項３】 上記Ｍは、Ｎ×任意の整数＋１の値に設
定される請求項１に記載の回路素子測定器における検出
交流信号のサンプリング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25466894A JPH0894677A (ja) | 1994-09-22 | 1994-09-22 | 回路素子測定器における検出交流信号のサンプリング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25466894A JPH0894677A (ja) | 1994-09-22 | 1994-09-22 | 回路素子測定器における検出交流信号のサンプリング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0894677A true JPH0894677A (ja) | 1996-04-12 |
Family
ID=17268210
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25466894A Pending JPH0894677A (ja) | 1994-09-22 | 1994-09-22 | 回路素子測定器における検出交流信号のサンプリング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0894677A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020035805A (ko) * | 2002-04-17 | 2002-05-15 | (주)메저컴 | 디지탈 샘플링을 이용한 소자 측정장치 및 그 방법 |
| JP2013044751A (ja) * | 2011-08-22 | 2013-03-04 | Keithley Instruments Inc | インピーダンス測定方法 |
| JP2019074350A (ja) * | 2017-10-13 | 2019-05-16 | 日置電機株式会社 | 解析装置および解析方法 |
-
1994
- 1994-09-22 JP JP25466894A patent/JPH0894677A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020035805A (ko) * | 2002-04-17 | 2002-05-15 | (주)메저컴 | 디지탈 샘플링을 이용한 소자 측정장치 및 그 방법 |
| JP2013044751A (ja) * | 2011-08-22 | 2013-03-04 | Keithley Instruments Inc | インピーダンス測定方法 |
| US10677828B2 (en) | 2011-08-22 | 2020-06-09 | Keithley Instruments, Llc | Low frequency impedance measurement with source measure units |
| JP2019074350A (ja) * | 2017-10-13 | 2019-05-16 | 日置電機株式会社 | 解析装置および解析方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07117561B2 (ja) | 電力モニタ及び電力監視方法 | |
| JP4664837B2 (ja) | 電圧等の実効値演算回路および測定器 | |
| CN100353169C (zh) | 测试电子元件的方法及其仪器 | |
| AU695109B2 (en) | Apparatus for digitizing AC signals of unknown or changing frequency | |
| US6820017B1 (en) | Method for determining the amplitude and phase angle of a measuring signal corresponding to a current or voltage of an electrical power supply network | |
| US5256979A (en) | Method and apparatus for measuring an unknown voltage, and power meter employing the same | |
| JPH11264849A (ja) | リアクタンスの離散時間的測定のための方法及び装置 | |
| JPH0894677A (ja) | 回路素子測定器における検出交流信号のサンプリング方法 | |
| JP4041635B2 (ja) | 対称サンプリング方法を用いた信号測定方法及び位置決定方法 | |
| JPH09292453A (ja) | 回路素子の定数測定装置 | |
| JP3608952B2 (ja) | インピーダンス測定装置およびインピーダンス測定方法 | |
| JP4054652B2 (ja) | 蓄電池の内部インピーダンス測定方法および蓄電池の内部インピーダンス測定装置 | |
| EP0417708A2 (en) | Impedance and transfer characteristic measuring apparatus | |
| JP3707105B2 (ja) | 信号測定方法及び信号測定装置 | |
| JPH10160507A (ja) | ピーク検出装置 | |
| JP2589817Y2 (ja) | Ｌｃｒテスタ | |
| JPH10170572A (ja) | 回路素子測定器における検出交流信号のサンプリング方法 | |
| JP4175704B2 (ja) | 回路素子の測定装置 | |
| JP3281163B2 (ja) | 電流測定装置及び方法 | |
| JP2007121125A (ja) | 電流検出装置および静電容量測定装置 | |
| JP4903312B2 (ja) | 重量測定装置 | |
| JP3284145B2 (ja) | Ｐｌｌ同期式測定装置 | |
| JP4280428B2 (ja) | 周波数選択性検波器およびそれを用いたウェーブレット変換器 | |
| JP3119149B2 (ja) | 帰還型パルス幅変調ａ／ｄ変換装置 | |
| JP3171466B2 (ja) | ベクトル電圧比測定方法およびベクトル電圧比測定装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030212 |