JPH07117561B2

JPH07117561B2 - 電力モニタ及び電力監視方法

Info

Publication number: JPH07117561B2
Application number: JP2019405A
Authority: JP
Inventors: リチャード・ケント・デビス; ケイス・ウェイン・カーティン
Original assignee: JII II FUANATSUKU OOTOMEESHON NOOSU AMERIKA Inc
Current assignee: JII II FUANATSUKU OOTOMEESHON NOOSU AMERIKA Inc
Priority date: 1989-02-01
Filing date: 1990-01-31
Publication date: 1995-12-18
Anticipated expiration: 2010-12-18
Also published as: GB2227847A; IT9019200A1; DE4002832A1; IT9019200A0; FR2645969B1; US4979122A; FR2645969A1; GB2227847B; CA1315849C; JPH02247575A; IT1248623B; GB9002155D0

Description

【発明の詳細な説明】発明の背景この発明は電力会社及び工業の用途に於ける電力系統の
パラメータの測定に一般的に関する。更に具体的に云え
ば、この発明は１本又は更に多くの電力線路又はその他
の導電線路に関連する電圧、電流及び電力を決定する電
力モニタに関する。

発明の要約電力線路の測定は、特定の負荷に流れる電力並びに負荷
に電力が送出される時の力率（又は効率）を計算する為
に、複数個の入力パラメータを利用することが出来なけ
ればならない様なものである。今日の業界では、工場又
はその他の大電力ユーザに電気エネルギを送出すのに、
３相電力を用いるのが普通である。こう云う場所に送出
される電力を正確に測定する為には、一般的に各相に対
して、少なくとも２つの入力パラメータ、即ち、電圧と
電流を利用することが出来なければならない。この為、
３相用の場合、６つの入力パラメータと、中性点を表わ
すパラメータを併せたものが、電力の計算が出来る様に
する為に利用出来なければならない。各相の電圧及び電
流を感知することが出来る様にする為に、「インライ
ン」形及び「クランプオン」形の両方のセンサを市場で
入手し得る。機械形及び電気機械形の電力モニタ又は電
力計は前から知られている。

この発明の１つの目的は、特定の電力線路に関係するWA
TTS（実効電力）及びVARS（ボルトアンペア無効電力）
を決定することが出来る電子式電力モニタを提供するこ
とである。

この発明の別の目的は、その中にあるデータ収集回路の
速度条件を比較的低くした電力モニタを提供することで
ある。

この発明の別の目的は、波形解析を行なう為に波形情報
のデータベースを収集する電力モニタを提供することで
ある。

この発明の１実施例では、周期的な信号に関係する電力
を監視する電力モニタを提供する。電力モニタは、信号
の複数個のサイクルを含む観測窓の間、信号を標本化し
て、複数個の組の電圧−電流サンプルを発生する標本化
回路を含む。更に電力モニタが標本化回路に結合されて
いて、電圧−電流サンプルの組が、観測窓内のサンプル
毎に、各サイクルの初めに対して相異なる時間位置に分
布するように、信号の標本化を調時するタイミング手段
を含む。

この発明の別の実施例では、複数個の観測窓にわたって
線路信号の電力を監視する電力モニタを提供する。各々
の観測窓は線路信号の予定数のサイクルを含む。電力モ
ニタが第１、第２及び第３のメモリ区域を有する。更に
電力モニタが、複数個の観測窓にわたって、線路信号の
電圧及び電流を標本化して、到来サンプル・データを発
生する標本化回路を含む。電力モニタは、夫々逐次的な
観測窓の間、到来サンプル・データを第１及び第２のメ
モリ区域に交代的に記憶する。モニタが、第１、第２及
び第３のメモリ区域に結合されていて、到来サンプル・
データが第２のメモリ区域に記憶されつゝある間、第１
のメモリ区域に記憶されたサンプル・データに対する電
力解析を行なうマイクロプロセッサを有する。この後、
マイクロプロセッサが、到来サンプル・データが第１の
メモリ区域に記憶されつゝある間、第２のメモリ区域に
記憶されたサンプル・データに対する電力解析を行な
う。電力モニタが、現在の観測窓にあるサンプル・デー
タが過渡的なデータを持っているかどうかを判定し、持
っていれば、現在の観測窓に続く次の観測窓の到来サン
プル・データを第３のメモリ区域に記憶させる様にする
過渡状態感知ルーチン又は同等のハードウエアを含む。

この発明の好ましい実施例では、電力モニタが周期的な
信号に関係する電力を監視する。モニタが、信号の複数
個のサイクルを含む観測窓の間、信号を標本化して、複
数個の電圧−電流サンプルの組を発生する標本化回路を
有する。各々のサンプルの組は略同時に求められた少な
くとも１つの電圧サンプル及び少なくとも１つの電流サ
ンプルを含む。更に電力モニタが、標本化回路に結合さ
れていて、電圧−電流サンプルの組が観測窓の各サイク
ル全体にわたって分布する様に、標本化回路による信号
の標本化を調時するタイミング回路を有する。作業デー
タ・メモリ区域が標本化回路に結合されて、観測窓の間
に発生するサンプルの組をインターリーブ形に記憶し
て、データの１サイクルを模擬する。過渡的なデータ区
域が標本化回路に結合され、観測窓の間に発生するサン
プルの組を逐次的に記憶する。伝送データ区域が作業デ
ータ区域及び過渡的データ区域に結合される。送信デー
タ区域が、送信データ・メモリ区域にこうして記憶され
たデータを別の場所へ伝送するのに備えて、ホスト又は
その他の装置の命令の通りに、作業データ・メモリ区域
及び過渡的なデータ・メモリ区域の内の選ばれた一方の
内容を記憶する。

この発明の新規と考えられる特徴は特許請求の範囲に具
体的に記載してあるが、この発明自体の構成、作用は、
以下図面について説明する所から最もよく理解されよ
う。

発明の詳しい説明 I.発明の第１の実施例第１図はこの発明の電力モニタ10のブロック図である。
第１図に示す実施例の電力モニタは、３相系統の電力パ
ラメータを監視することが出来るが、当業者であれば、
相数が少ない場合にもこの電力モニタを使うことが出来
ることが理解されよう。後で詳しく説明するが、電力モ
ニタ10が、線路入力信号の幾つかのサイクルを含む観測
窓にわたって、線路入力信号を標本化する。電力モニタ
10は観測窓の各サイクルの間、何組かの電圧−電流サン
プルを求める。各々のサンプルの組は略同時に求められ
た少なくとも１つの電圧サンプル及び少なくとも１つの
電流サンプルを含む。

更に詳しく云うと、電力モニタ10が、そのやり方は後で
説明するが、モニタ10によって感知されたデータの標本
化に使う高周波クロック信号を発生する為の逓倍器とし
て作用する位相固定ループ（PLL）20を有する。PLL20が
入力20A及び出力20Bを有する。例えば50Hz、60Hz、400H
z又はその他の線路周波数と云う線路周波数F_Lを持つ略
周期的な線路周波数信号がPLL入力20Aに結合される。こ
の例では、PLL入力20Aに供給される線路周波数F_Lが60Hz
であるが、これは何等制約となるものではない。便宜
上、F_Lは入力20に供給される線路周波数信号の周波数だ
けでなく、この線路信号をも表わすものとする。

PLL入力20Aが位相検出器30の（＋）入力30Aに結合され
る。この位相検出器がPLL入力20Aに供給された線路信号
と、位相検出器30の（−）入力30Bに供給された帰還信
号との間の位相差を監視する。この位相差に比例する直
流電圧が位相検出器30の出力に発生される。

位相検出器30の出力が電圧制御発振器（VCO）40の入力
に結合される。VCO 40の出力が除算回路50を介して位
相検出器30の入力30Bに結合され、それに対して前に述
べた帰還信号を供給する。この発明のこの特定の実施例
では、除算回路50は除数1024の除算器であるが、この発
明がこの除算器に制限されないことは云うまでもない。
除算回路50の除数は、入力データを正確に標本化するの
に十分な位高いデータ標本化速度を電力モニタ10が持て
る様に、十分大きくするが、これは後で更に詳しく説明
する。PLL 20の出力が、第１図のVCO 40に結合された
PLL出力20Bの接続で判る様に、VCO 40の出力から取出
される。PLL入力20Aに供給される線路周波数信号が周波
数F_L＝60Hzであると仮定すると、PLL出力周波数F_P＝60
×1024＝61440Hz、即ち61.44kHzである。便宜上、F_PはP
LL出力信号の周波数だけでなく、PLL出力信号自体をも
表わすものとする。前に述べた所から、PLL 20が実質
的に逓倍器として振舞い、その出力信号F_Pが、基準クロ
ック信号又は時間ベースとなり、これから電力モニタ10
のデータ標本化速度が導かれることが理解されよう。PL
L回路20はPLL出力信号F_Pの周波数及び位相が60HzのF_L線
路信号に固定される様に保証する。即ち、PLL出力信号F
_Pが線路信号F_Lと同期し、線路信号F_Lの１サイクル毎
に、PLL出力信号F_Pには整数個のパルスが発生される。

PLL出力20Bが除算回路60を介して除算／アドレス発生回
路70の入力に結合される。この実施例では、除算回路60
の除数Ｍは９である。こうすることにより、PLL出力信
号F_PがＭ＝９で除されてから或いは「減速」されてか
ら、除算／アドレス発生回路70の入力に供給される。電
力モニタは、以下の説明から明らかになるが、除算回路
60の除数を９にする場合に制限されない。然し、説明を
全うすれば、除算回路60の除数が９である時、除算した
PLL出力信号F_Pは周波数FD1が61440Hz/9、即ち6826.7Hz
であり、これを以下FD1信号と呼ぶ。

この特定の実施例の電力モニタは８個までの異なるパラ
メータを監視する為に使われるが、これもこの発明を制
約するものではない。例えば、３相電力系統（図面に示
してない）では、VA,VB,VCが３相の電圧を表わしIA,IB,
ICが夫々この電圧に関連する対応する電流を表わす。

８入力サンプルホールド回路80を用いて、これらの電圧
及び電流を標本化する。更に具体的に云うと、サンプル
ホールド回路80の８入力が、種々の電圧及び電流センサ
（後で示す）を介して３相に夫々結合されている。即
ち、普通の電圧センサを結合して電圧VA,VB,VCを感知
し、この電圧を表わすものを夫々VA,VB,VCと記したサン
プルホールド入力に供給する。同様に、普通の電流セン
サをこれらの３相、又は、電圧VA,VB,VCが存在する線路
に結合して、夫々の電流を表わす電流感知信号IA,IB,IC
を発生する。電流センサが中性線路にも結合され、感知
された中性点電流をINで表わす。感知された電流信号I
A,IB,IC,INが夫々入力IA,IB,IC,INと記すサンプルホー
ルド回路80の入力に結合される。この特定の実施例で
は、サンプルホールド回路80の８番目の残りの入力はＳ
と記されており、これは使わない予備の入力である。
（８入力サンプルホールド回路は普通にあるが、７入力
サンプルホールド回路は特別の装置である。）サンプル
ホールド回路80が各々の入力に対するアナログ出力を持
つ。即ち、この実施例では、サンプルホールド回路80
が、対応する８個の入力で標本化したデータを保持する
８個のアナログ出力を有する。

サンプルホールド回路80の付能入力（EN）に付能信号を
受取った時、VA,VB,VC,IA,IB,IC（及びINと予備）のサ
ンプルが求められることに注意されたい。こうすること
により、サンプルホールド回路80に付能信号が供給され
る度に、８個の電圧−電流サンプルの組が求められる。
更に、各々の電圧−電流サンプルの組の中で、VA,VB,V
C,IA,IB,IC（及びIN及び予備）サンプルが同時に求めら
れ、後で説明するWATTS及びVARS（ボルトアンペア無効
電力）の計算に精度を持たせる。

サンプルの組を求める実際の速度は、サンプルホールド
回路80の付能入力をクロックで付勢する速度によって決
定される。サンプルホールド回路80の付能入力は周波数
FD2でクロック作用を受ける。この周波数は、除算回路6
0の除数と除算／アドレス発生回路70の除数との両方に
関係する。この発明のこの実施例では、除算／アドレス
発生回路70の除数は、サンプルホールド回路回路80の入
力の数と等しく、即ち８に選ばれる。この為、付能速度
FD2はFD1/8、即ち、今の実施例では、6826.7/8Hz或いは
853.33Hzに等しい。除算／アドレス発生回路70がサンプ
ルホールド速度FD2の８倍の速度で、相異なる３ビット
・アドレスを発生する。即ち、１実施例では、除算／ア
ドレス発生回路70は除数８のカウンタであり、これが０
から７まで計数し、こうして８サイクル毎に出力パルス
を発生する。このカウンタの内部状態は３ビット・アド
レスとして外部で利用することが出来、それがマルチプ
レクサ90をアドレスする。例えば、除算／アドレス発生
回路70がアドレス出力A,B,Cを持ち、これは最下位、中
位及び最上位アドレス・ビットを表わす。第２図は除算
／アドレス発生回路70によって発生されるアドレスのア
ドレス・マップである。回路70が除算回路60からパルス
F1を受取る度に、考えられる８個の３ビット・アドレス
の内の異なる１つが、第２図のアドレス・マップに見ら
れる様に発生される。第１図に戻って説明すると、電力
モニタ10がマルチプレクサ90を持ち、これは８個のアナ
ログ・サンプル入力VA（Ｓ）,VB（Ｓ）,VC（Ｓ）,IA
（Ｓ）,IB（Ｓ）,IC（Ｓ）,IN（Ｓ）及びＳ（Ｓ）と１
つのアナログ出力とを持ている。更にマルチプレクサ90
がアドレス入力90A,90B,90Cを持ち、これらがアドレス
発生回路70のアドレス出力A,B,Cに夫々結合される。マ
ルチプレクサ90の８個のアナログ入力の各々が第１図に
示す様に、サンプルホールド回路80の８個のアナログ出
力の内の夫々１つに結合されている。マルチプレクサ90
の出力がアナログ・ディジタル（A/D）変換器100の入力
に結合される。A/D変換器100の付能入力が除算回路60の
出力に結合され、従って信号FD1が供給される。この
為、夫々８個のサンプルからなる各々の組がA/D変換器1
00の入力に逐次的に多重化される。A/D変換器100が各々
のサンプルをそれに相当するディジタル数に変換し、そ
れが第１図に示すランダムアクセス・メモリ（RAM）120
に記憶する為に、母線115を介してマイクロプロセッサ1
10に供給される。RAM 120が母線125を介してマイクロ
プロセッサ120に結合される。マイクロプロセッサ120
が、固定メモリ（ROM）130に記憶されている制御プログ
ラムの指示のもとに、標本化されたデータを操作して記
憶する。ROM 130が母線135を介してマイクロプロセッ
サ120に結合されている。マイクロプロセッサ120は、標
本化された入力線路信号F_Lの有効電力（ワット数）及び
ボルトアンペア無効電力（VAR）を決定する計算を行な
う。

次に、線路入力信号の標本化と、入力VA,VB,VC,IA,IB,I
C（及びIN及び予備のＳ）から電力モニタ10を通る標本
化されたデータの流れとを更に詳しく説明する。前に述
べた様に、サンプルホールド回路80の付能入力ENは、FD
2を分周した速度、即ち853.33Hzでクロック作用を受け
る。従って、サンプルホールド回路80が付能クロック・
パルスを受取る度に、VA,VB,VC,IA,IB,IC（及びIN及び
予備のＳ）の８個のサンプルからなる１組が求められ
る。一旦標本化されると、これらの８個のサンプルが、
次の付能クロック・パルスが来るまで、サンプルホール
ド回路80の夫々８個の出力に保持される。除算／アドレ
ス発生回路70は除数８の割算器であるから、除算／アド
レス発生回路70に対する入力信号FD1は、出力信号FD2
（付能クロック）の８倍の速さであり、それが6826.7Hz
である。従って、除算／アドレス発生回路70は、それが
発生する出力パルスFD2毎に、第２図に示す８個の異な
るアドレスを逐次的に発生する。云い換えれば、除算回
路70は、それが出力パルスFD2を発生する度に、８個の
アドレスを循環的に発生する。

電力モニタ10の標本化、多重化及びA/D変換のメカニズ
ムを十分理解するには、除算／アドレスの発生回路70の
入力及びA/D変換器100の付能線の両方に供給される各々
のFD1パルスに対するモニタ10の挙動を説明するのが便
利である。FD1（１）,FD1（２），……FD1（10）と記す
代表的な一連の10個のFD1パルスを考える。パルスFD1
（１）が除算回路70に供給される時、除算回路70が第２
図の表の１番目のアドレス000を発生する。これによっ
てマルチプレクサ90がそのVA（Ｓ）の入力のサンプルを
選択し、マルチプレクサ90の出力にVA（Ｓ）サンプルを
供給する。次にパルスFD1（２）が除算回路70に供給さ
れると、除算回路70が第２図の表に見られる２番目のア
ドレス001を発生する。これによってマルチプレクサ90
はそのVB（Ｓ）入力にあるサンプルを選択し、マルチプ
レクサ90の出力にVB（Ｓ）サンプルを供給する。同様
に、パルスFD1（３）が除算回路70に供給されると、除
算回路70は第２図の表に見られる３番目のアドレス010
を発生する。

パルスFD1（４）,FD1（５）,FD1（６）,FD1（７）及びF
D1（８）でも、この過程が続けられ、この結果、除算／
アドレス発生回路70は夫々アドレス011,100,101,110及
び111を発生する。これに対応するサンプルVC（Ｓ）,IA
（Ｓ）,IB（Ｓ）,IC（Ｓ）,IN（Ｓ）及びＳ（Ｓ）がマ
ルチプレクサ90の出力に供給される。サンプルVA
（Ｓ）,VB（Ｓ）,VC（Ｓ）,IA（Ｓ）,IB（Ｓ）,IC
（Ｓ）,IN（Ｓ），及びＳ（Ｓ）の各々がA/D変換器100
の入力に達する時、A/D変換器100は速度FD1で対応する
付能パルスを受取り、これが変換器100に各々のサンプ
ルをそのディジタル表示に変換させる。もとのアナログ
・サンプルのディジタル表示をVA（Ｓ）′,VB（Ｓ）′,
VC（Ｓ）′,IA（Ｓ）′,IB（Ｓ）′,IC（Ｓ）′,IN
（Ｓ）′及びＳ（Ｓ）′のディジタル・サンプルと呼
ぶ。こう云うディジタル・サンプルが後で説明する様に
操作して記憶する為、マイクロプロセッサ100に供給さ
れる。

最後に、８番目のパルスFD1（８）が除算回路70に供給
された後、除算回路70が桁上げ出力を発生する。これは
サンプルホールド回路80に対するFD2又は付能信号であ
る。この時、記憶及び操作の為、ディジタル・サンプル
の第１組［VA（Ｓ）′,VB（Ｓ）′,VC（Ｓ）′,IA
（Ｓ）′,IB（Ｓ）′,IC（Ｓ）′,IN（Ｓ）′及びＳ
（Ｓ）′］がマイクロプロセッサ110に供給され、今度
は２番目又は後続のサンプルの組を処理する番である。
８番目のFD1パルス（FD1（８））及び前に述べたその結
果生ずる桁上げ出力信号（付能信号）により、サンプル
ホールド回路80が第２組のサンプルVA,VB,VC,IA,IB,IC,
IN及びＳを求める。その次、即ち９番目のFD1パルスFD1
（９）により、除算／アドレス発生回路70のアドレス状
態は000、即ち１番目のアドレスに戻る。パルスFD1（1
0）による次のアドレスに進むと云う様になる。こうし
て、マルチプレクサ90によって８個のアナログ・サンプ
ルを多重化する過程が、第２組をサンプルに対して開始
され、第２組のサンプルの８個全部がこの後変換器100
によって対応するディジタル表示に変換されて、記憶及
び走査の為に、マイクロプロセッサ110に供給される。

線路入力データのサンプルの組を求めるこう云う過程
が、この発明のこの特定の実施例では、853.3Hz/線路入
力周波数（69Hz）、即ち、入力線路サイクルの14.22倍
の速度で続けられる。云い換えれば、この実施例では、
入力線路サイクル毎に14.22組のサンプルが発生され
る。電力モニタが入力線路サイクル当たりぴったりこの
数のサンプルの組を発生する場合に限られないことは後
で明らかになろう。入力サイクル毎に求めるサンプルの
組の数が整数ではないから、線路サイクル毎に見ると、
サンプルの組を求める相対的な時間的な位置は、サイク
ル毎に時間的に変化する。これによって、線路サイクル
毎に、サンプルの組を求める時刻が変化すると云う「歩
行」効果が生ずる。第３図の表は、サイクル１から現在
のサイクルまでの累算サイクル数に対し、線路入力サイ
クル番号を示しているが、観測窓の中でサンプル組を求
める相対的な時間的な位置は、128組のサンプルを求め
る、即ち９個の線路入力サイクルが経過するまでは、繰
返されることがない。従ってこの実施例の電力モニタで
は、夫々８個のパラメータからなる128個のサンプルの
組が、９個の線路入力サイクル毎に求められる。線路入
力波形を標本化する「観測窓」は、この実施例では、9F
_L線路サイクルと定められる。観測窓がＭ線路サイクル
に等しいことが判る。この実施例では、これが９サイク
ルに等しく、これは除算回路60の除数に対応する。

この「歩行」効果を更にはっきりと示す為、第４図には
重ね合せた９個の線路入力信号サイクルを示してあり、
これは１つには、線路入力サイクルに対する夫々のサン
プルの組の相対的な時間的な位置を示している。便宜
上、最初の（サイクル１）線路入力サイクルの１つの線
路入力波及び最初の３つのサンプルの組の位置と、最後
（サイクル９）の入力サイクルに於ける最後の３つのサ
ンプルの組の位置しか示していない。第４図で、SS1は
サイクル１の最初のサンプルの組を表わし、SS2はサイ
クル１の２番目のサンプルの組を表わし、……SS15は15
番目のサンプルの組（サイクル２）を示し、SS16は16番
目のサンプルの組（サイクル２）を示すと云う様になっ
ており、これがSS128まで続く。SS128は、128番目のサ
ンプルの組を表わしており、これはサイクル９の終りに
時間的に発生する。（前に述べた様に、各々の電圧−電
流サンプルの組はVA（Ｓ）,VB（Ｓ）,VC（Ｓ）,IA
（Ｓ）,IB（Ｓ）,IC（Ｓ）,IN（Ｓ）及びＳ（Ｓ）のサ
ンプルを含む。）観測窓の持続時間全体にわたって、この様な形で標本化
過程が続けられると、各々のアナログ入力に対するデー
タ点の「集合」が収集される。各々の入力に対して所定
数、即ちこの実施例では128個のサンプルをメモリ120に
収集した後、その集合がこれから説明する様にマイクロ
プロセッサ110によって処理される。この為、観測窓
は、この実施例では、Ｍ＝９線路入力サイクルにわたっ
て収集された128個のサンプルの組で構成される。

PLL出力周波数F_Pに対する電力モニタのタイミング並び
に除算回路60の除数の選び方による観測窓の選択が更に
よく理解される様に、次にPLL 20及び除算回路60を更
に詳しく説明する。

第１図に戻って説明すると、前に述べた様に位相固定ル
ープ（PLL）20が逓倍器として作用する。PLL 20に供給
される入力信号は、電力線路入力周波数を表わす信号で
ある。PLLが入力信号周波数に精密に「固定」され、上
に述べた標本化過程が、50又は60Hz又はその他の線路周
波数であっても、線路周波数に対して既知の速度で正確
に行なわれることを保証する。ループが「固定」される
時、位相検出器30の入力30A,30Bの信号は、PLLの特定の
設計に応じて、ぴったり同じ周波数でなければならない
が、ある位相のずれを持っていてよい。これによって、
Ｎを整数の除数として、PLL 20の出力周波数F_Pは線路
周波数のＮ倍になる。従って、線路入力信号は入力サイ
クル当たりＮ個の期間を含む。Ｎが大きな数であれば、
VCO 40は一層高い周波数「Ｎ×Ｆ（線路）］で動作
し、ループの分解能は非常に小さくなる。どんな場合で
も、ループは１つの期間内にしか固定することが出来な
い。従って、Ｎが比較的小さい値であると、各々の入力
に対するデータ点の集合を収集することが出来る程、ル
ープを固定した状態にとゞめることが出来ない。逆に、
Ｎが大きいと、ループは固定状態になるのに禁止的に長
い時間を要することがある。PLLの目的は、入力信号が
正確に判っている数の整数の線路サイクル（例えば50或
いは60Hz）にわたって同期的に標本化される様に保証す
ることである。この為、PLLからの出力F_Pは正確に入力
線路周波数のＮ倍のディジタル信号である。前に述べた
マルチプレクサ90では、ナイキストの標本化に関する判
断基準を丁度充たすには（標本化速度＝２×線路周波
数）、Ｎは少なくとも144でなければならない。更に具
体的に云うと、Ｎは式2F_L×８×９＝F_L×Ｎによって決
定される。ループが固定状態になり得る限り、実際の線
路周波数F_Lは重要ではないことが理解されよう。

前に述べた様に、第１図はPLL 20と除算回路70/マルチ
プレクサ90の間に除算回路60があることを示している。
観測窓を既知数の整数の入力線路サイクルにわたって調
節することが出来るようにするのは、この除算回路60で
ある。これまでの説明から、マルチプレクサ90及びPLL
20の設計により、この点で２つの条件が判っている。
即ち１）PLL出力周波数F_Pは線路周波数のＮ倍である。

２）マルチプレクサの入力周波数FD1は標本化速度FD2の
８倍である。

割算回路60を含めると、こう云う変数の間の相互関係全
体が次の様に定められる。

FD2＝（N/8）/M×F_L こゝでＫはPLLの後の除算回路60に関係する整数の除数
である。Ｎ＝1024でＫ＝９であれば或いはこの式は、Ｎ及びＫが整数に拘束されるので、整数の割
合と見なすべきである。即ち９個の線路入力サイクルの
間に整数の128個のサンプルの組がある。観測窓は整数
個のサイクルでなければならないから、最低の観測窓
は、この特定の例では、９個の入力線路サイクルでなけ
ればならない。この例で観測窓を長くする場合、９個の
入力サイクルの倍数として長くされる。これが除数Ｋの
選択と観測窓の間の相互関係の説明である。例えば、別
の実施例として、Ｋ＝８であれば、入力サイクル毎に整
数個のサンプルがあり、観測窓は任意の整数個の入力サ
イクルにすることが出来る。更に別の実施例で、Ｎ＝20
48でＫ＝５であれば、整数である256個のサンプルを５
入力サイクルの観測時間又はその倍数にわたって収集す
ることが出来る。

II.発明の第２の実施例次にＫ＝８であって、８個の入力線路サイクルにわたっ
て120個のサンプルの組を求めるこの発明の実施例を説
明する。この実施例では、前に述べた実施例と同じ様
に、RAM 120が３つのメモリ区域、即ちRAM（１）,RAM
（２），及びRAM（３）を持っている。ROM 130に記憶
された制御プログラムの監視のもとに、特定の集合（第
１の集合）の120個の点の全部がその中に蓄積されるま
で、データが３つのメモリ区域の内の１つに記憶され
る。その後、データが３つのメモリ区域の内の２番目に
記憶されて更新が続行され、この間のマイクロプロセッ
サ110がデータの第１の集合に作用し、それを解析す
る。

第１の集合の解析が完了した時、マイクロプロセッサ11
0は第１のメモリ区域に切換わってデータを記憶し、そ
の間第２のメモリ区域のデータを解析する。制御プログ
ラムは到来データを絶えず監視して、何れかのサンプル
が、過渡状態を表わす様な予定の閾値レベルを越える振
幅を持つかどうかを調べる。こうして過渡状態が検出さ
れると、現在の集合の内、その点までの記憶されたデー
タは、後で表示する為又は過渡状態を解析する為に保管
され、次の集合からのデータを記憶するには第３のメモ
リ区域が使われる。過渡的なデータを解析した後、過渡
的なデータを含むメモリ区域は、再びデータを記憶する
のに利用出来る様になる。要約すれば、３つのメモリ区
域の内の２つがデータ記憶及び解析の作業に使われ、第
３のメモリ区域は過渡状態を記憶する為に利用し得る。

第５図は、標本化されたデータが適当なRAMのメモリ120
にどの様に記憶されるかを示すメモリ・マップである。
この発明のこの実施例では、８個の線路入力サイクルに
わたって120個のサンプルを求めるから、各々のサンプ
ルＶ（ｉ）又はＩ（ｉ）は３゜離れている。このマップ
では、“i"は000から119まで変化する指数と定義する。
こうすると、特定の集合内の120個のＶ（ｉ）及びＩ
（ｉ）の全部に独特のラベルが付けられる。第５図の一
番左の列は、１つのサンプルから次のサンプルまでの角
変位を表わす。この角度情報はメモリ120に別個に記憶
せず、線路入力信号に対する対応するＶ（ｉ）及びＩ
（ｉ）サンプルの相対位置をはっきり示す為に第５図に
示してある。第２列は、対応するＶ（ｉ）及びＩ（ｉ）
サンプルに隣接して、０から119まで変化する今後述べ
た指数“i"である。列３及び４は、120個のサンプルか
らなる各々の集合に対するＶ（ｉ）及びＩ（ｉ）のサン
プルである。Ｉ（ｉ）サンプルが実際には角度情報を含
んでいて、Ｉ（ｉ）サンプルは、実際にはＩ（ｉ）cos
（θ）である。ここでcosθは普通力率と呼ばれる。力
率は、電力がどの位の効率で負荷に送出されるかの目安
である。電流センサ（図面に示していない）が標本化時
点に於ける瞬時電流を測定しているから、感知された電
流の値は力率を含む。入力センサが、所定の時点に於け
る実際の電流及び電圧を測定する。従って、これらの２
つの量の積が、センサを通り越した実効電力である。更
に、力率は、電圧及び電流波形がある位相角だけ位相外
れになっていることを表わす数学的な表示である。理想
的な状態では、電圧及び電流波形は同相である。即ち、
理想的な状態では、全ての電力が実効（WATTS）であ
り、虚数の電力（無効電力（VARS:ボルト・アンペア無
効電力）は存在しない。然し、実際には、配電系統には
リアクタンス負荷が存在する場合が多く、従って、虚数
電力が存在する。この発明の電力モニタは実数電力（WA
TTS）及び虚数電力（VARS）の両方を監視するのに役立
つ。マイクロプロセッサ110が、次の式に従って、Ｖ
（ｉ）及びＩ（ｉ）cos（θ）データの特定の集合に関
係する電力又はWATTSを計算する。

即ち、マイクロプロセッサ110が、Ｍ個の入力サンプル
（今の場合はＭ＝120）にわたって120個全部の（ｉ＝00
0−119）の積を加算して、WATTSPRODSUMと云う量を求め
る。この後、WATTSPRODSUMをＭで除して、選ばれた観測
窓に関係する実数電力である量WATTSを求める。

マイクロプロセッサ110は、次の式に従って、Ｖ（ｉ）
及びＩ（ｉ）のデータの特定の集合に関係する虚数電力
又はVARS（ボルト・アンペア無効電力）をも計算する。

第５図に示す様なRAMのメモリ・マップが、上に示したV
ARSの式で要求されるＩ（ｉ）sin（θ）情報ではなく、
Ｉ（ｉ）cos（θ）情報を持つことが理解されよう。都
合の悪いことに、前に述べた様に、無効電力の計算には
Ｉ（ｉ）sin（θ）が必要なのに、電流センサは複合値
Ｉ（ｉ）cos（θ）しか測定することが出来ない。然しs
in及びcos関数は三角関数として次の関係を持つ。

sin（θ）＝cos（θ＋90）従って、VARSを計算する時、特定のＶ（ｉ）の値に対応
するＩ（ｉ）sin（θ）の値を発生するのに、90゜のオ
フセットを使う。即ち、特定のＶ（ｉ）の値に対応する
Ｉ（ｉ）の値は、上に示した三角関数の関係を用いるこ
とによって求められる。具体的に云うと、次の式を用い
て、前に述べた90゜のオフセットを利用して、この場合
のVARSを計算する。

このオフセット方式の１つの見方が第６図の表に示され
ている。この図は、夫々の指数の隣りに、集合のＶ
（ｉ）Ｉ（ｉ）の対を示している。例えば、最初のＶ
（ｉ）Ｉ（ｉ）の対は、RAM 120の指数000（０゜の角
度）から求められたＶ（ｉ）の値とRAM 120の指数030
（90゜の角度）から求められたＩ（ｉ）の値との積によ
って形成される。同様に、２番目のＶ（ｉ）Ｉ（ｉ）の
対は、RAMの指数001（３゜の角度）から求められたＶ
（ｉ）の値とRAMの指数031（93゜の角度）から求められ
たＩ（ｉ）の値との積によって形成される。こうして、
集合の中の最後のサンプルが処理されるまで、乗算過程
がこの様に続けられる。即ち、最後のＶ（ｉ）Ｉ（ｉ）
の対は、RAMの指数119（357゜の角度）から求められた
Ｖ（ｉ）の値とRAMの指数029（87゜の角度）から得られ
たＩ（ｉ）の値との積によって形成される。この集合に
対するVARSを求める為、この集合に関係する全てのＶ
（ｉ）Ｉ（ｉ）の積を加算し、観測窓にあるサイクルの
数、この実施例では８（Ｍ＝８）で除す。

III.フローチャートこの発明を理解し易い様に、次にROM 130にある制御プ
ロクラムのフローチャートを説明する。これから説明す
る制御プログラムは、Ｍ＝８の線路サイクルを含む観測
窓内で120個のサンプルを求める、前に述べた第２の実
施例に関するものであるが、異なる数の線路サイクル及
び異なる数のサンプルを含む観測窓にも容易に適応し得
る。第７図に示す制御プログラムが、マイクロプロセッ
サ110のデータ収集、メモリの記憶及びデータ解析の動
作を制御する。変数STORE及びANALをブロック200の１及
び２で夫々初期設定する。STORE及びANALはフローチャ
ートの以下の説明から明らかになるが、データの記憶及
びそのデータの分析の為に、現在３つのメモリ記憶区域
RAM（１）,RAM（２）及びRAM（３）の内のどれを利用し
得るかを表わす。EAFLAG、即ち解析付能フラグを０に初
期設定して、メモリ記憶区域RAM（１）及びRAM（２）の
内の一方にデータが充たされるまで、データ解析を防止
する。ロックアウト・フラグLOFLAG（１）,LOFLAG
（２）及びLOFLAG（３）を０に初期設定して、３つのメ
モリ記憶区域（RAM（１）,RAM（２）及びRAM（３）の全
てがデータ記憶に利用出来ることを示す。指数ｉを０に
初期設定するが、この実施例で選ばれた観測窓の中にあ
るサンプルの数を表わす範囲０−119を有する。WATTSPR
ODSUM及びVARSPRODSUMは、ブロック200で０の値に初期
設定する。WATTSPRODSUM及びVARSPRODSUMが、後で説明
するWATTS及びVARS計算サブルーチンで使われる。変数
ｋ及びｐは、RAM（１）又はRAM（２）内のメモリ位置を
表わし、両方とも000に初期設定される。VARSサブルー
チンで使われる変数ｑも０に初期設定される。

サンプル・データの組、即ちVA（ｉ）,VB（ｉ）,VC
（ｉ）,IA（ｉ）,IB（ｉ）,IC（ｉ）,IN（ｉ）及びＳ
（ｉ）をブロック205で求める。このサンプルの組の中
の各々のサンプルは、同様な符号を持つサンプルホール
ド回路80の夫々の入力に対応する。サンプルデータの組
の中の各員がアナログ・サンプルからそのディジタル表
示にブロック210で変換される。次にブロック215で、３
つのメモリ区域RAM（１）,RAM（２）及びRAM（３）のど
れがデータ記憶及びデータ解析の為に現在利用し得るか
を判定する。即ち、メモリ記憶区域RAM（１）,RAM
（２）及びRAM（３）の内のどれかゞ、夫々のロックア
ウト・フラグが１にセットされることによって、ロック
アウトされているかどうかを判断する。更に具体的に云
うと、ブロック215で、LOFLAG（１）が１に等しくな
く、LOFLAG（２）が１に等しくなければ、RAM（１）又
はRAM（２）に対応して、STORE及びANALは１又は２の何
れかの値をとることが許される。この場合、RAM（１）
及びRAM（２）が記憶及びデータ解析の為に利用し得
る。LOFLAG（１）が１に等しければ、STORE及びANALは
２又は３の値をとることが許され、RAM（２）及びRAM
（３）が記憶及びデータ解析に利用し得る。然し、LOFL
AG（２）が１に等しければ、STORE及びANALは１又は３
の値をとることが許され、RAM（１）及びRAM（３）が記
憶及びデータ解析に利用し得る。

サンプルの組VA（ｉ）,VB（ｉ）,VC（ｉ）,IA（ｉ）,IB
（ｉ）,IC（ｉ）,IN（ｉ）及びＳ（ｉ）のディジタル表
示が、ブロック220で、メモリRAM（１）,RAM（２）又は
RAM（３）の３つの区域の内の１つに記憶される。この
プログラムを初期設定した直後、STORE＝１であるか
ら、記憶に使う最初のRAM区域はRAM（１）である。標本
化の時、判定ブロック225で、過渡電流試験を実施し
て、３つの電流サンプルIA（ｉ）,IB（ｉ）及びIC
（ｉ）の内の何れかゞ、予定の閾値電流（THRESH）より
大きい振幅を持つかどうかを判定する。THRESHは、３つ
のサンプルIA（ｉ）,IB（ｉ）及びIC（ｉ）の内のどれ
かゞTHRESHを越えれば、THRESHを越えたサンプルは過渡
的な電流であると見なす位、十分大きく選ばれる値であ
る。過渡状態が検出されなければ、プログラムはブロッ
ク230に続き、そこでEAFLAGを試験して、それがセット
されているかどうかを判断する。EAFLAGが０の値を持つ
と判ると、これは初期設定直後の最初のランの時がそう
であるが、WATTS,VARS及びTRANSIENTの解析は許されな
い。この場合、WATTS,VARS及びTRANSIENTサブルーチン
のブロック235,240,245にある入口を側路し、プログラ
ムは判定ブロック250に達する。判定ブロック250で、指
数ｉが119に達したかどうかを判断する。即ち、現在の
到来データの集合にある全てのサンプルの組又は現在の
観測窓が記憶されたかどうかである。そうなっていなけ
れば、ブロック255で指数ｉを１だけインクリメント
し、プログラムはブロック205に戻り、そこで次のサン
プルの組VA（ｉ）,VB（ｉ）,VC（ｉ）,IA（ｉ）,IB
（ｉ）,IC（ｉ）,IN（ｉ）及びＳ（ｉ）を求める。

選ばれた観測窓の中の全てのサンプル（今の実施例では
120個のサンプル）を求めた後、ブロック250の試験で
は、ｉ＝119となり、プログラムはブロック260に続く。
ブロック260では、STORE及びANALの値を交換して、デー
タ記憶の為に今使われたRAMのメモリ記憶区域を解析
し、解析されていたメモリ記憶区域があれば、それを今
度はデータ記憶に使う。こうして、120個のサンプルの
組からなる最初の集合をRAM（STORE）＝RAM（１）に記
憶した後、即ち、STORE＝１及びANAL＝２である時（但
しこれまでRAM（２）にはデータが記憶されていな
い）、次にSTORE及びANALの値を交換して、サンプルの
組の次の集合に対しては、サンプルがRAM（２）に記憶
され、既にRAM（１）に集められているサンプルを次に
解析する。この後プログラムはブロック265に続き、そ
こで解析付能フラグEAFLAGを１にセットして、プログラ
ムがサンプルの次の集合の収集を開始するブロック205
に続く時に、WATTS及びVARSの解析を付能する。即ち、
プログラムがブロック210,215,220及び225を介して判定
ブロック230に続く時、２番目又はその後の集合に対
し、EAFLAGは１にセットされている。そうなった時、ブ
ロック235,240,245のWATTS,VARS及びTRANSIENTサブルー
チンの入口は側路しない。その代りに、２番目又はその
後の集合の間、EAFLAG＝１である時、ブロック235のGOS
UB（サブルーチンへ行け）でWATTSサブルーチンに入
る。即ち、WATTS解析サブルーチンに入り、RAM（ANAL）
にそれが適用される。これは普通、過渡状態がない時に
は、RAM（１）又はRAM（２）である。例として、この時
RAM（ANAL）がRAM（１）であると仮定すると、WATTS解
析サブルーチンがメモリ記憶区域RAM（１）に対して作
用する。

第８図のWATTS解析サブルーチンのブロック300に見られ
る様に、指数Ｉの現在の値に対し、Ｖ（ｉ）及びＩ
（ｉ）をRAM（１）から再生する。便宜上、第８図のWAT
TNSサブルーチンでは、Ｖ（ｉ）Ｉ（ｉ）の１個の対だ
けがRAM（ANAL）から再生されて処理されることが示さ
れているが、実際には、３つのＶ（ｉ）Ｉ（ｉ）の対、
即ち、VA（ｉ）IA（ｉ）,VB（ｉ）IB（ｉ）及びVC
（ｉ）IC（ｉ）に対して、略同様なWATTS解析が行なわ
れる。ブロック305でWATTPROD（ｉ）を決定し、それが
指数ｉの現在の値に対するＶ（ｉ）にＩ（ｉ）を乗じた
ものに等しいと判る。ブロック310で、WATTPRODSUMが、
今ブロック305で決定したWATTPROD（ｉ）をWATTPRODSUM
（０に初期設定される）に加えたものに等しいと計算さ
れる。

その後プログラムがブロック315に進み、そこでｉ＝119
であるかどうか、即ちRAM（ANAL）にある全てのサンプ
ルの対Ｖ（ｉ）Ｉ（ｉ）が解析されたかどうかを判定す
る。全てのサンプルの対が解析されていなければ、プロ
グラムはブロック320に進み、これによって制御作用は
第７図の主プログラムでブロック235の入口に戻る。然
し、こゝで例として、WATTSサブルーチンのブロック315
に達した時、ｉ＝119で、全てのサンプルの対が処理さ
れていると仮定する。この場合、プログラムはブロック
325に続き、そこでWATTS＝WATTPRODSUM/Mと云う計算を
する。こゝでＭは観測窓にある合計のサンプルの数に等
しい。次にブロック330でWATTSと云う量を記憶し、ブロ
ック335でユーザに表示する。ブロック340で、一旦WATT
S解析サブルーチンが完了すると、制御作用は第７図の
主プログラムのブロック235の入口に戻る。

WATTS解析サブルーチンから制御作用がブロック235に戻
る度に、プログラムがブロック240に進む。そうなった
時、VARS解析サブルーチンに入り、第９図に示すVARSサ
ブルーチンのブロック400で、量ｐをｉ＋30に等しいと
定める。この方法を使うのは、前に述べたVARSの計算で
I sin（θ）について前に述べた90゜のオフセットを求
める為である。電圧サンプルＶ（ｉ）及び対応するオフ
セットした電流の値Ｉ（ｐ）をブロック405でメモリ区
域RAM（ANAL）から再生する。便宜上、第９図のVARSサ
ブルーチンでは、Ｖ（ｉ）Ｉ（ｐ）の１対だけがRAM（A
NAL）から再生されて処理されるものとして示してある
が、実際には、Ｖ（ｉ）Ｉ（ｐ）の３対全部、即ち、VA
（ｉ）IA（ｐ）,VB（ｉ）IB（ｐ）及びVC（ｉ）IC
（ｐ）に対して、略同様なVARS解析が実施される。ブロ
ック410でVARSPORD（ｉ）が決定され、それが指数ｉの
現在の値に対するＶ（ｉ）にＩ（ｐ）を乗じたものに等
しいことが判る。ブロック415で、VARSPRODSUMが、VARS
PRODSUM（０に初期設定されている）にブロック410で今
決定したVARSPORD（ｉ）を加えたものに等しいと計算さ
れる。

次にブロック420で、ｉ＝119であるかどうかを判断す
る。即ち、RAM（ANAL）にあるサンプルの対Ｖ（ｉ）Ｉ
（ｐ）の全てが解析されたかどうかを判定する。全ての
サンプルの対が解析されていなければ、プログラムはブ
ロック425へ進み、それによって制御作用は第７図の主
プログラムでブロック240の入口に戻る。然し、例とし
てVARSサブルーチンのブロック420に達したと仮定する
と、全てのサンプルの対が処理されていて、ｉ＝119で
あり、この場合、プログラムはブロック430に続き、そ
こでVARS＝VARSPRODSUM/Mの計算を行なう。こゝでＭは
観測窓の中にあるサンプルの合計の数に等しい。次にブ
ロック435で量VARSを記憶し、ブロック440でユーザに表
示する。ブロック445でVARS解析サブルーチンが一旦完
了すると、制御作用は第７図の主プログラムのブロック
240の入口に戻る。

次に前に述べた過渡状態の解析を詳しく説明する。電流
サンプルIA（ｉ）,IB（ｉ）又はIC（ｉ）の何れか１つ
が、ブロック225で、量THRESHより大きい振幅を持つと
判定された場合、プログラムはブロック500へ進み、そ
こでLOFLAG（STORE）を１にセットする。こうして、検
出されたばかりの過渡電流が記憶されているメモリ区域
RAM（STORE）を「ロックアウト」し、このメモリ区域
が、そのメモリ区域にある過渡的なデータが表示される
か解析されるまでは、この後のサンプルの集合の記憶に
利用出来ない様にする。ブロック505で、ラベルTRANをS
TOREに設定して、過渡状態が発生したメモリ区域RAM（S
TORE）のラベル、即ち、RAM（TRAN）を保存する。この
後のブロック510,515,520,525及び530で、現在のRAM（A
NAL）の集合に対するWATTS及びVARSの解析を続行して完
了する。即ち、ブロック510がWATTSサブルーチンの入口
になる。ブロック515がVARSサブルーチンの入口にな
る。ブロック520で、RAM（TRAN）に入っている過渡的な
データを表示するか、或いは別の実施例では、これから
説明する様に、サブルーチンTRANSIENTに入る。

RAM（TRAN）に記憶されている現在の集合のTRANSIENTサ
ブルーチンは、標準的な周知の任意の過渡状態解析方式
のどれにしてもよい。この様な過渡状態の解析が全体的
に、第10図に示すTRANSIENTサブルーチンのブロック600
で示されている。この代りに、過渡的なデータは、この
発明の電力モニタのユーザが観察する様に、単に表示す
るものであってよい。

その後、判定ブロック205で試験を行なって、過渡状態
の解析が完了したかどうかを決定する。過渡状態の解析
が未完了であると判ると、プログラムはブロック610に
進み、それによって制御作用は主プログラムのブロック
520の入口に戻る。

判定ブロック605で、過渡状態の解析が完了していない
と判った場合、プログラムはブロック610から第７図の
主制御プログラムの判定ブロック525に戻る。ブロック5
25が、RAM（ANAL）にある全てのサンプルの組が解析さ
れたかどうかに関して判断を下す。解析されていなけれ
ば、ブロック530でｉを１だけインクレメントし、プロ
グラムはブロック510に戻り、そこでRAM（ANAL）にある
集合の次のサンプルの組に対して再びWATTSサブルーチ
ンに入る。最後にRAM（ANAL）にある集合の全てのサン
プルの組が解析された時、プログラムはブロック535へ
進み、そこでTRANが２の値を持っていれば、STOREを１
に設定し、ANALを３に設定する。然し、TRANが１の値を
持っていれば、STOREを２に設定し、ANALを３に設定す
る（ブロック540）。こうしてデータ記憶及びデータ解
析に使うべき次のメモリ記憶区域をその作用の為の目印
として付ける。こうすることにより、過渡的な情報が入
っているメモリ区域であるRAM（TRAN）にあるデータ
は、過渡状態の解析が完了するまで、保存される。ブロ
ック545で、解析付能フラグ（EAFLAG）を０にリセット
して、次の集合に対するデータが収集されるまで、解析
を防止する。その後プログラムはブロック205に続き、
そこで標本化を再開する。

ブロック245に達した時、解析が未完了であると判った
場合、過渡状態の解析が続けられる。即ち、第10図のTR
ANSIENTサブルーチンに再び入り、ブロック600で更に過
渡状態の解析を行なう。ブロック605で、過渡状態の解
析が今度は完了していると代ると、過渡状態の解析結果
をブロック615で表示する。その後ブロック620でロック
アウト・フラグを０にリセットして、LOFLAG（１）＝０
及びLOFLAG（２）＝０とし、RAM（１）又はRAM（２）を
もう一度データ記憶の為に解放する。過渡状態の解析が
一旦完了したら、解析付能フラグをブロック625で０に
リセットして、ブロック630で行なわれる様に、システ
ムの初期設定のやり直しの直後の解析を防止する。即
ち、TRANSIENTサブルーチンのブロック630で、プログラ
ムは第７図の主制御プログラムの初期設定ブロック200
に戻され、システムを再び安定化することが出来る様に
し、その後データ・サンプルの集合の収集及びその集合
の解析を続ける。

この発明の１実施例の電力モニタでは、RAM（TRAN）に
ある電流サンプルのどれだけの百分率が値THRESHを越え
るかの判断をする。この実施例では、制御プログラムを
修正して、最初の過渡的なサンプルが検出された前後の
観測窓の持続時間全体にわたってサンプルを求めて、過
渡状態に関してより多くの情報を求める様にする。この
他の公知の過渡状態解析方式を用いてもよく、この発明
は何等特定の１つの過渡状態解析方式に制限されない。

IV.この発明の好ましい実施例この発明の好ましい実施例の電力モニタが、電力モニタ
800として、第11図にブロック図で示されている。以下
述べる変更を別にすると、電力モニタ800は実質的に第
１図の電力モニタ10と同様であり、同様な要素には同じ
参照符号を用いている。電力モニタ800では、例とし
て、８サイクルの長さを持つ様に選んだ観測窓の間、線
路入力信号F_Lの１サイクル当たり整数個のサンプルを求
める。この特定の例では、除算回路50,60の除数は、信
号F_Lの８サイクル毎に、信号F_Lの１サイクル当たり16個
のサンプルの組を求める様に選ばれている。即ち、デー
タの集合は、集合の８サイクルにわたって収集された12
8組のサンプルを含み、信号F_Lの各サイクルの間に16組
のサンプルが収集される。この実施例では、１サイクル
当たり16個のサンプルの組の標本化時刻は、観測窓の各
サイクル全体にわたって略一様に分布する様に調時す
る。当業者であれば、持続時間を８サイクルより長くし
ても短くしても、この発明を逸脱しないことが理解され
よう。

電力モニタ10の場合と同じく、A/D変換器100の出力がマ
イクロプロセッサ110に結合され、各サイクルのデータ
のディジタル表示がマイクロプロセッサ110に供給さ
れ、これがメモリに於けるそのデータの記憶を調整す
る。この発明のこの実施例では、マイクロプロセッサ11
0が接続母線815を介して、「作業データ」RAM 805及び
「過度データ」RAM 810に結合される。

実際には、RAM 805及びRAM 810は、「作業データ」及
び「過渡データ」に対しそのメモリ内の異なる出発アド
レスを使うことにより、同じメモリ・チップの一部分に
することが出来る。RAM 805及びRAM810は夫々作業デー
タ・バッファ及び過渡データ・バッファと呼ぶ。作業デ
ータ・バッファ805及び過渡データ・バッファ810は先入
れ先出し形であって、何れも集合全体のデータ、即ち、
８サイクルにわたる128組のサンプルを保持するのに十
分な容量を持っている。例えば、作業データ・バッファ
805及び過渡データ・バッファ810にとって、1,792バイ
トが十分な寸法であることが判ったが、この数字を何等
この発明を制約するものと解してはならない。

次に作業データ及び過渡データがどう云うものかを更に
詳しく説明する。然し、差当たって、作業データ・バッ
ファ805及び過渡データ・バッファ810がデータ母線825,
830を介して伝送バッファ820の入力に結合されているこ
とに注意されたい。伝送バッファ820はバッファ805,810
と同じ寸法である。伝送バッファ820が接続母線835を介
してホスト母線840に結合され、このホスト母線にプロ
グラム可能な理論制御装置（PLC）845又はその他のホス
トが結合されている。ホスト845が、これから説明する
様に、電力モニタ800から作業データ、過渡データ及び
計算データを要請する。例えば、プログラム可能な論理
制御装置をPLC又はホスト845として用いることが出来
る。この様な制御装置内部の通信母線をホスト母線840
として用いるのが便利である。

特定の集合の８サイクルにわたって逐次的に128組のサ
ンプルを収集するが、128個のサンプルは作業データ・
バッファ805にインターリーブ形に記憶される。具体的
に云うと、８サイクルの集合の128組のサンプルは、第1
2図の一番左の列に示す順序で、サイクル１（SS1）のサ
ンプルの組１から始めて、逐次的に求められる。前に述
べた様に、各々のサンプルの組が実際には同時に求める
８個のサンプル、即ちVA,VB,VC,IA,IB,IC（及びIN及び
予備のＳ）を含んでいる。最初のサイクルの標本化が、
サンプルの組SS2−SS16をも求めるように続けられる。
その後、２番目のサイクルの標本化が、サンプルの組SS
17から始まり、サンプルの組SS32まで続けられる。同様
に、３番目のサイクルの標本化がサンプルの組SS3を求
めることから始まり、SS48まで続けられる。集合の128
組のサンプル全部を収集するまで、残りのサイクル４乃
至８も同様に標本化が続けられる。

前に述べた様に、サンプルの組SS1乃至SS128が逐次的に
収集されるが、これらのサンプルは収集した順序でメモ
リに記憶されるのではなく、第12図の中央の列に示す様
にインターリーブ形で記憶される。こうすることによ
り、８サイクルのデータが、１つのデータ・サイクルに
相当するものに形成されてから、マイクロプロセッサ10
0によるWATTS、VAR及び力率の処理が行なわれる。更に
詳しく云うと、第12図の一番左の列は、サンプルの組SS
1乃至SS128の標本化の順序を表わし、一番右から２番目
の列は作業データ・メモリ805に於けるサンプルの組SS1
乃至SS128のインターリーブ形の記憶の順序を表わす。
この様なインターリーブ動作を達成する為、データを求
めた時、サンプルの組SS1がメモリ位置１に記憶され、S
S2が位置９に記憶され、SS3が位置17に記憶されると云
う様にして、最初のサイクルの残りのデータが第12図に
示される様に記憶される。２番目のサイクルの最初のサ
ンプルの組、即ちSS17を求めた時、最初のサイクルに使
ったメモリ位置の直後にあるメモリ位置２にSS17を記憶
することにより、SS17が既に記憶されているデータに対
してインターリーブ形にされる。サンプルの組SS18が、
最初のサイクルで使ったメモリ位置９の直後のメモリ位
置10に記憶される。要約すれば、２番目のサイクルの16
組のサンプルの記憶位置が、最初のサイクルのサンプル
の組の記憶位置に対して、１つ前へ進む。同様に続け
て、３番目のサイクルの16組のサンプルの記憶位置が、
２番目のサイクルのサンプルの組の記憶位置に対して１
つ前へ進むと云う様にして、８サイクルの全部のデータ
SS1乃至SS128がインターリーブ形になって、電圧及び電
流データの凝縮した１サイクルに相当するものを形成す
る。この為、作業データ・バッファ805は、上に述べた
様なインターリーブ形のSS1−SS128データ集合で埋めら
れて、観測する線路信号の１サイクルを模擬する。

作業データの集合が作業データ・バッファ805に収集さ
れた後、マイクロプロセッサ110が作業データを処理し
て、集合中とデータに関係する実数電力（WATTS）、虚
数電力（VARS）及び電力を決定する。この発明のこの特
定の実施例では、ワット数、var数及び力率が、第11図
に示す様に、作業データ・バッファ805に結合された計
算済みデータ・バッファ850に記憶される。計算済みデ
ータ・バッファ805が母線840に結合され、計算済みデー
タを大体毎秒１回、母線840及びPLC 845に供給するこ
とが出来る様にする。PLC又はホスト845が計算済みデー
タを要請しなくても、計算済みデータが約毎秒１回、自
動的にPLC 845に送られる。

この発明の電力モニタに関連して使うことが出来る１つ
の電圧及び電流感知回路の例が、第13図に感知回路855
として示されている。感知回路855は対中性点線路形で
あるが、線路間形感知回路も使うことが出来る。第13図
は電力３相をA,B,C相として示しており、中性点線路Ｎ
で示してある。感知回路855では、対中性点線路電圧を
感知し、図示の様にVA,VB,VCと記す。各相A,B,Cの電流
を感知して、図示の様に夫々IA,IB,ICと記す。中性点線
路の電流をINと記す。

具体的に説明すると、変成器860が線路Ｎに結合され
て、第13図に示す様にその電流INを感知する。変流器
（CT）巻線865A,865B,865Cが図示の様にA,B,C相に誘導
結合される。各々の巻線865A,865B,865Cが巻線の番号と
組合せた両端１及び２を有する。端865A₁,865B₁,865C₁
が一緒に結合され、第13図に示す様に大地に結合されて
いる。更に、端865A₁,865B₁,865C₁が導体870A,870B,870
Cを介して夫々端865A₂,865B₂,865C₂に結合されている。
変流器巻線875A,875B,875Cが導体870A,870B,870Cに誘導
結合され、巻線875A,875B,875Cの各々に誘起される電圧
が、夫々A,B,C相を流れる電流IA,IB,ICを表わす様にす
る。

感知回路855が計器用変圧器（PT）巻線880A,880B,880C
を有する。各々の計器用変圧器巻線880A,880B,880Cの１
端が第13図に示す様にA,B,C相に電気結合されている。
A,B,C相に関連する負荷が中性点Ｍと節855の間に結合さ
れている。各々の巻線880A,880B,880Cの他端が節885で
一緒に結合されている。計器用変圧器巻線890A,890B,89
0Cが巻線880A,880B,880Cに誘導結合され、各相電圧VA,V
B,VCが、第13図に示す様に、巻線890A,890B,890Cの間に
現れる様にする。各々の巻線890A,890B,890Cの１端が大
地に結合される。こうすることにより、関知回路855
は、処理の為、VA,VB,VC,IN,IA,IB,ICを電力モニタに供
給する。このデータを使って、各相毎に、実数及び虚数
電力と共に、真のRMS電圧及び電流を決定する。合計エ
ネルギ及び系の力率も供給される。

マイクロプロセッサ110が次の様にして、特定の集合に
関係する実数電力WATTS、虚数電力VARS及び力率PFを計
算する。線路と中性点の間に接続された計器用変圧器
（PT）では合計 WATTS＝WATTS_A＋WATTS_B＋WATTS_C こゝでWATTS_A,WATTS_B,WATTS_Cは、A,B,C相の実数電力を
夫々表わし、Ｍは集合中のサンプルの数に等しい。VA
（ｊ）,VB（ｊ）,VC（ｊ）が計算される各相の対中性点
線路電圧のサンプルを表わし、Ｉ（ｊ）が計算される各
相の電流サンプルを表わす。この発明のこの実施例で
は、便宜的に、WATTS及びVARSの式に現れる位相角の項
目は示してないが、これは位相角情報が変数IA,IB,ICに
含まれているからである。メモリに記憶された電圧及び
電流サンプル対応するｊの値が第12図の一番右の列に示
されている。

合計 VARS＝VARS_A＋VARS_B＋VARS_C こゝでVARS_A,VARS_B,VARS_CがA,B,C相の夫々の虚数電力を
表わす。VA（ｊ）,VB（ｊ）及びVC（ｊ）はやはり計算
される各相の対中性点線路電圧のサンプルを表わす。Ｉ
（ｊ＋90゜）の電流の値は、メモリの中で、特定のＩ
（ｊ）サンプルから90゜後の所に対応する位置に記憶さ
れているサンプルを再生することによって求める。メモ
リに記憶された後の集合の長さが１サンプル又は360゜
を表わすから、90゜は128×４即ち32個のメモリ位置に
対応する。この為,j＝１として、電流値Ｉ（ｊ＋90゜）
を再生する為には、実際にはＩ（１＋32）、即ちＩ（3
3）にある所望の電流サンプルを再生する。

線路間に接続した計器用変圧器（PT）では合計 WATTS＝WATTS_A＋WATTS_B＋WATTS_C こゝでWATTS_A,WATTS_B,WATTS_Cは、A,B,C相の夫々の実数
電力を表わす。VA（ｊ）,VB（ｊ）及びVC（ｊ）はこの
場合線路ＢからＣ、線路ＣからＡ及び線路ＡからＢへの
電圧サンプルを夫々表わし、Ｉ（ｊ）は計算する各相の
電流サンプルを表わす。

合計 VARS＝VARS_A＋VARS_B＋VARS_C 要約すれば、マイクロプロセッサ110は、作業データ・
バッファ805にあるサンプル情報から上に示したパラメ
ータを計算し、計算済みデータを計算済みデータ・バッ
ファ850に送る。その後、計算済みデータが大体毎秒１
回、PLCホスト845に送られる。

各々の電流サンプルＩ（ｊ）がマイクロプロセッサ110
によって試験されて、それが過渡的であるかどうかゞ判
定される。即ち、各々の電流サンプルＩ（ｊ）を予定の
閾値レベルと比較する。もしこの閾値レベルを越えれ
ば、特定のＩ（ｊ）サンプルが過渡状態であることを示
す。この発明のこの特定の実施例では、過渡状態を捕捉
する精度を保証する為、２つの相次ぐＩ（ｊ）サンプル
が予定の閾値レベルを越える振幅を持つとマイクロプロ
セッサ110が認めた場合、過渡状態が検出されたと判定
する。過渡状態が認められても認められなくても、作業
データ・バッファ805にインターリーブ形で記憶される
同じ到来データが、非インターリーブ形で過渡データ・
バッファ810にも記憶される。即ち、サンプルの組SS1乃
至SS128が、サンプルホールド回路80によって求められ
たのと同じ順序で、過渡データ・バッファ810に逐次的
に記憶される。

現在のサイクルが過渡状態を持つと判定されると、マイ
クロプロセッサ110は過渡データ・バッファ810に、現在
のサイクルより前の最後の２つの、過渡状態になる前の
サイクルからのデータを保持する様に命令する。過渡状
態を含む現在のサイクルからのサンプル・データも過渡
データ・バッファ810に保持される。マイクロプロセッ
サ110は過渡データ・バッファ810に、過渡状態を含むと
判ったサイクルより後に発生する過渡状態後の５サイク
ルからのサンプル・データをも記憶する様に命令する。
こうすることにより、過渡状態が検出された後、過渡デ
ータ・バッファ810は８サイクルのサンプル・データ又
は非インターリーブ形に記憶された128組のデータで埋
められる。マイクロプロセッサ110が、過渡状態が発生
したと認めると、PLCホスト845にそのことが知らされ
る。

PLCホスト845が過渡データ・バッファ81に入っている過
渡的なデータに対して要請をしない時、この後のサイク
ルからのサンプル・データは、過渡データ・バッファ81
0にどんなデータが記憶されていても、それを書換える
ことが許される。然し、PLCホスト845が過渡データ・バ
ッファ810にある過渡的なデータに対する要請をした場
合、過渡データ・バッファ810の内容が伝送バッファ820
に送られる。過渡的なデータが伝送バッファ820から、
母線835及び840を介して、バーストに分けてPLCホスト8
45に伝送される。

実際には、バッファからバッファへデータを不必要に動
かすのを避ける為に、伝送バッファ820、過渡データ・
バッファ810及び作業データ・バッファ805は全て同じ寸
法であって、同じメモリの一部分である。各々のバッフ
ァ820,810,805には、マイクロプロセッサ110によって出
発アドレス又は場所が割当てられる。従って、マイクロ
プロセッサが過渡データ・バッファ810内にある過渡的
なデータを伝送バッファ820に送る必要がある場合、マ
イクロプロセッサ110は過渡データ・バッファ810を伝送
バッファ820と定め直す。或いはその逆に定め直す。即
ち、マイクロプロセッサ110がこの時過渡データ・バッ
ファ810の出発アドレスを伝送バッファ820の出発アドレ
スと見なす。その後、伝送バッファ820内の過渡的なデ
ータがバーストに分けてPLCホスト845に伝送される。同
様に、PLCホスト845が、作業データ・バッファ805に入
っているインターリーブ形作業データをマイクロプロセ
ッサ110がホスト845に送る様に要請した場合、実際に作
業データを伝送バッファ820に送る代りに（そうしても
よいが）マイクロプロセッサ110が作業データ・バッフ
ァ805を伝送バッファ820と、或いはその逆に定め直す。
具体的に云えば、マイクロプロセッサ110はこの時作業
データ・バッファ805の出発アドレスを伝送バッファ820
の出発アドレスを見なす。その後、伝送バッファ820の
内容がバーストに分けてPLCホスト845に送られる。

V.フローチャート第14図はマイクロプロセッサ110の全般的な制御プログ
ラムを示すフローチャートである。第14図のフローチャ
ートは、この発明の電力を監視する過程の工程を要約し
ている。

ブロック900で、夫々電圧及び電流サンプルを含む128個
のサンプルの組SS1乃至SS128のデータ集合が８サイクル
にわたって収集される。集合の電流サンプルが収集され
た時、各サンプルは過渡状態であるかどうかゞブロック
905で判定される。各々の集合のデータが、ブロック910
で、過渡状態バッファ810に記憶される。即ち、過渡状
態試験によって、相次ぐ２つの電流サンプル（例えば組
SS21及びSS22の電流サンプル）が予定の振幅を越えるこ
とが判った場合、過渡状態が存在すると判定される。こ
の状態では、現在のサイクル並びに過渡状態前の２サイ
クルのデータが過渡状態バッファ810に保たれる。過渡
状態後のこの後の５サイクルのサンプルの組のデータも
非インターリーブ形で過渡状態バッファ810に記憶さ
れ、128個のサンプルの組からなる完全な集合体を形成
する。各々の集合からのデータが、前に述べた様にして
ブロック915でインターリーブ形で作業データ・バッフ
ァ805に記憶される。ホストPLC 845が、判定ブロック9
20で、過渡状態バッファ810からの過渡的なデータを要
請したと認められると、ブロック925で過渡状態バッフ
ァ810の内容が伝送バッファ820に入れられる。ブロック
930で、過渡的なデータが伝送バッファ820からホストPL
C 845に送られる。然し、判定ブロック920で、ホストP
LC 845が過渡的なデータを要請したと認められない
と、プログラムは判定ブロック935に進む。判定ブロッ
ク935で、PLC 845が作業データ・バッファ805からの作
業データを要請したと認められると、ブロック940で、
バッファ805からの作業データが伝送バッファ820に供給
される。ブロック945で、作業データが伝送バッファ820
からPLCホスト845へ送られる。然し、判定ブロック935
で、ホストPLC 845が作業データを要請したと認められ
ないと、プログラムは計算ブロック950へ続く。

ブロック950で、前に述べた様に、作業データ・バッフ
ァ805にあるインターリーブ形作業データから、WATTS,V
ARS及び力率がマイクロプロセッサ110によって計算され
る。計算データが、ブロック955で、大体毎秒１回、ホ
ストPLC 845に送られる。その後、プログラムはブロッ
ク900に戻り、次の集合のデータを収集する過程が開始
される。以上説明した所から、この発明は、電力を監視
する装置を提供する他に、信号に関係する電力を監視す
る方法を提供したことは明らかであろう。１実施例で
は、この方法は、信号の複数個のサイクルを含む観測窓
の間、信号を標本化して、信号の各サイクルの間、複数
個の電圧−電流サンプルの組を発生し、サンプルの組が
サイクル毎に、観測窓の各サイクルの始めに対して相異
なる相対的な時間位置に発生される様に、信号の標本化
を調時する工程を含む。更にこの方法は、信号に関係す
る実数及び虚数電力をサンプルの組から決定する工程を
含む。

別の実施例では、信号の複数個のサイクルを含む観測窓
の間、周期的な信号に関係する電力を監視する方法を提
供する。この方法は、信号の第１及び第２の観測窓の
間、電圧及び電流サンプルを求めて、第１及び第２の観
測窓の１サイクル毎に、複数個の電圧−電流サンプルの
組を発生する工程と、第１の観測窓の間に求めた電圧−
電流サンプルの組を第１のメモリ区域に記憶する工程と
を含む。更に方法は、第１のメモリ区域にあるサンプル
を解析して、それに関係する電力を決定し、他方第２と
観測窓の間、第２の観測窓の間に求めた電圧−電流サン
プルを第２のメモリ区域に記憶する工程を含む。この方
法は、何れかの電圧−電流サンプルの組が信号の過渡状
態を表わしているかどうかを決定する工程と、過渡的な
データがその中に記憶されていると判定された時、第１
及び第２のメモリ区域の内の一方を過渡状態メモリ区域
と選定する工程とを含む。更にこの方法は、過渡状態が
発生したと判定された観測窓より後の次の観測窓で発生
するサンプルの組を第３のメモリ区域に記憶することを
含む。この方法は、その中の過渡的なデータが解析され
るまで、過渡状態メモリ区域と選定された、第１及び第
２のメモリ区域の内の一方を使うことを防止する工程を
含む。

好ましい実施例では、信号の複数個のサイクルを含む観
測窓の間、信号を標本化して複数個の電圧−電流サンプ
ルの組を発生することを含む様な、略周期的な信号の電
力を監視する方法を提供する。各々のサンプルの組は、
略同時に求めた少なくとも１つの電圧サンプル及び少な
くとも１つの電流サンプルを含む。更にこの方法は、電
圧−電流サンプルの組が観測窓の各サイクル全体にわた
って分布する様に、信号の標本化を調時する工程を含
む。更にこの方法は、特定の観測窓の間に発生したサン
プルの組を第１のメモリ区域にインターリーブ形で記憶
して、第１のメモリ区域内にデータの１サイクルを模擬
する工程と、特定の観測窓の間に発生するサンプルの組
を第２のメモリ区域に逐次的に記憶する工程とを含む。

以上、特定の電力線路に関係するWATTS（実数電力）及
びVARS（ボルトアンペア無効電力又は虚数電力）を決定
することが出来る様な、電力モニタと電力を監視する方
法とを説明した。電力モニタは、その速度条件が比較的
遅くなる様に独特に構成にしたデータ収集回路を含む。
電力モニタが、波形解析を行なって、過渡状態の解析／
過渡的なデータの表示が出来る様にする為に、波形情報
のデータベースを収集する。電力モニタが各相毎の真の
RMS電圧及び電流と、系の力率と系毎の合計エネルギと
を出す。

この発明のある好ましい特徴だけを例として示したが、
当業者には種々の変更が考えられよう。この発明はその
範囲内でこの様な全ての変更を包括するものであること
を承知されたい。

【図面の簡単な説明】

第１図はこの発明の電力モニタのブロック図、第２図は
電力モニタの除算／アドレス発生回路によって発生され
るアドレスのアドレス・マップを示す図表、第３図は電
力モニタで観測窓の間に求められる１サイクル当たりの
サンプルの累積番号に対し、線路入力サイクルの番号を
示す図表、第４図は複数個の線路入力信号サイクルを重
畳した図で、電力モニタに於ける線路入力サイクルに対
する夫々のサンプルの組の相対的な時間的な位置を示す
説明図、第５図は標本化されたデータがランダムアクセ
ス・メモリ（RAM）に記憶される様子を説明するための
メモリ・マップを示す図表、第６図は夫々の指数の隣り
に集合のＶ（ｉ）Ｉ（ｉ）の対を示す図表、第７図はこ
の発明の電力モニタのメモリにある主制御プログラムの
フローチャート、第８図はこの発明の電力モニタで用い
られるWATTSサブルーチンのフローチャート、第９図は
この発明の電力モニタで用いられるVARSサブルーチンの
フローチャート、第10図はこの発明の電力モニタで用い
られるTRANSIENT解析サブルーチンのフローチャート、
第11図はこの発明の好ましい実施例の電力モニタのブロ
ック図、第12図は第１図の電力モニタの作業データ・バ
ッファ及び過渡データ・バッファに入るデータのメモリ
・マップを示す図表、第13図はこの発明の電力モニタに
用いることが出来る１つの感知回路の回路図、第14図は
第１図の電力モニタのメモリにある全般的な制御プログ
ラムのフローチャートである。［主な符号の説明］ 20:位相固定ループ、 20A:入力線路信号、 60:除算回路 70:除算／アドレス発生回路、 80:サンプルホールド回路、 90:マルチプレクサ、 110:マイクロプロセッサ。

───────────────────────────────────────────────────── フロントページの続き (72)発明者ケイス・ウェイン・カーティンアメリカ合衆国、バージニア州、シャーロッテスビル、オールド・フォージ・ロード、1738番 (56)参考文献特開昭57−175960（ＪＰ，Ａ) 特開昭61−284669（ＪＰ，Ａ) 特開昭59−79164（ＪＰ，Ａ) 特開昭63−289462（ＪＰ，Ａ) 特開昭58−211310（ＪＰ，Ａ)

Claims

【特許請求の範囲】

【請求項１】周期的な電気信号に関係する電力を監視す
る電力モニタにおいて、前記信号の複数個のサイクルを含む観察窓の期間中に、
前記信号を標本化して、サンプルの各組が実質的に同時
的に採取した少なくとも１個の電圧サンプルと少なくと
も１個の電流サンプルとを有する、電圧−電流サンプル
の複数個の組を発生する標本化手段、前記標本化手段に結合されており、前記電圧−電流サン
プルの組が前記観察窓の各サイクルにわたって分布され
るように、前記標本化手段によって前記信号の標本化を
調時するタイミング手段、前記標本化手段に結合されており、観察窓期間中に発生
するサンプルの組を格納する作業データメモリ区域、前記メモリの読み取り手段、が設けられており、前記メモリ格納又は前記読み取り手
段の一方がインターリーブ態様で動作して単一サイクル
のデータを模擬することを特徴とする電力モニタ。
【請求項２】特許請求の範囲第１項において、前記作業
データ区域及び過渡的データメモリ区域に結合されてお
り、送信データメモリ区域に格納されているデータを別
の場所へ伝送するための準備をする命令がなされると、
前記作業データメモリ区域及び前記過渡的データメモリ
区域の内の選択した一方の内容を格納する送信データメ
モリ区域が設けられていることを特徴とする電力モニ
タ。
【請求項３】特許請求の範囲第１項又は第２項におい
て、前記標本化手段に結合されており、前記観察窓の１
サイクルが過度状態を有するか否かを決定する試験手段
が設けられていることを特徴とする電力モニタ。
【請求項４】特許請求の範囲第３項において、前記試験
手段が、特定のサイクルの電圧−電流サンプルの組にお
ける少なくとも二つの相次ぐ電流サンプルが所定の閾値
レベルよりも高い振幅を示す場合に、前記観察窓の前記
特定のサイクル内で過渡状態が発生したと決定すること
を特徴とする電力モニタ。
【請求項５】特許請求の範囲第１項乃至第４項の内のい
ずれか１項において、前記作業データメモリの内容を別
の場所へ伝送することを所望する場合に、前記作業デー
タメモリ区域を送信メモリ区域とし且つ送信データメモ
リ区域を前記作業データメモリ区域として定め直す手段
が設けられていることを特徴とする電力モニタ。
【請求項６】特許請求の範囲第１項乃至第５項の内のい
ずれか１項において、前記標本化手段及び前記メモリ手
段に結合されており、前記作業データメモリ区域に格納
されているサンプルから前記信号に関係する有効電力及
び無効電力を決定するマイクロプロセサ手段が設けられ
ていることを特徴とする電力モニタ。
【請求項７】特許請求の範囲第６項において、前記マイ
クロプロセサ手段に結合されており、前記信号の各サイ
クルに対して前記マイクロプロセサ手段によって決定さ
れた有効電力及び無効電力を格納する計算データメモリ
区域が設けられていることを特徴とする電力モニタ。
【請求項８】特許請求の範囲第１項乃至第７項の内のい
ずれか１項において、前記電圧−電流サンプルの組が各
サイクルの開始に対して前記観察窓内においてサイクル
毎に異なる時間位置において時間的に分布されるよう
に、前記タイミング手段が前記信号の標本化を調時する
ことを特徴とする電力モニタ。
【請求項９】特許請求の範囲第１項乃至再８項の内のい
ずれか１項において、第１、第２、第３メモリ区域が設けられており、前記標本化手段は複数個の前記観察窓を介して標本化を
行い、夫々の逐次的観察窓の期間中に到来するサンプルデータ
の組を交互に前記第１及び第２メモリ区域内に格納する
手段が設けられており、前記第１、第２、第３メモリ区域に結合されており、到
来するサンプルデータが前記第２メモリ区域内に格納さ
れる間に前記第１メモリ区域内に格納されているサンプ
ルデータについて解析を行い、その後に、到来するサン
プルデータが前記第１メモリ区域内に格納されている間
に前記第２メモリ区域内に格納されているサンプルデー
タについて解析を行うマイクロプロセサ手段が設けられ
ており、現在の観察窓内のサンプルデータが過渡状態を含んでい
るか否かを決定し、且つ、含んでいる場合には、前記現
在の観察窓に続く次の観察窓内の到来するサンプルデー
タを前記第３メモリ区域内に格納させる過渡状態感知手
段が設けられている、ことを特徴とする電力モニタ。
【請求項１０】特許請求の範囲第９項において、前記第
１及び第２メモリ区域の内の前記一方が過渡状態データ
を含んでいる場合には、到来するサンプルデータを前記
第１及び第２メモリ区域の一方に格納することを防止す
る手段が設けられていることを特徴とする電力モニタ。
【請求項１１】特許請求の範囲第10項において、格納さ
れている過渡状態のデータを解析した後には、前記過渡
状態データを含んでいた前記第１及び第２メモリ区域の
内の前記一方において到来するサンプルデータを格納さ
せることを許容する手段が設けられていることを特徴と
する電力モニタ。
【請求項１２】特許請求の範囲第１項乃至第11項の内の
いずれか１項において、前記標本化手段に結合されてお
り、観察窓期間中に発生するサンプル組を格納する過渡
状態データ区域が設けられていることを特徴とする電力
モニタ。
【請求項１３】特許請求の範囲第１項乃至第12項の内の
いずれか１項において、前記メモリがインターリーブ態
様で動作することを特徴とする電力モニタ。
【請求項１４】特許請求の範囲第13項において、前記標
本化手段がサイクル当たり非整数の数のサンプルの組を
採取することを特徴とする電力モニタ。
【請求項１５】特許請求の範囲第13項において、前記標本化手段はそれぞれサンプルが保持される複数個
の出力を有しており、前記サンプルの組の各々は少なく
とも１個の電圧サンプルと少なくとも１個の電流サンプ
ルとを有しており、前記タイミング手段は、前記線路信号と周波数及び位相
が同期しており、前記線路信号の各サイクルに対して整
数個のパルスを示し且つ前記線路信号の倍数である基準
信号を発生する基準信号発生手段を有しており、前記基準信号発生手段と前記標本化手段との間に結合さ
れており、サイクル毎に前記観察窓内において前記電圧
−電流サンプル組が各サイクルの開始に対して異なる時
間位置において時間的に分布されるように前記選択した
標本化周波数を決定するために前記基準信号を分割する
除算手段が設けられており、前記標本化手段の複数個の出力に結合されており、前記
標本化手段の出力における各サンプル組内のサンプルを
多重化し、前記サンプルを逐次的に多重化手段の出力へ
供給することによって多重化サンプル信号を発生させる
多重化手段が設けられており、前記多重化手段の出力に結合されており、前記多重化サ
ンプル信号をデジタルサンプル信号へ変換させるアナロ
グ・デジタル変換器手段が設けられており、前記アナログ・デジタル変換器手段に結合されており、
前記観察窓期間中の前記線路信号と関係する有効電力及
び無効電力を決定するために前記デジタルサンプル信号
を処理するマイクロプロセサ手段が設けられている、ことを特徴とする電力モニタ。
【請求項１６】特許請求の範囲第15項において、前記基
準信号発生手段が位相固定ループ乗算器を有することを
特徴とする電力モニタ。
【請求項１７】実質的に周期的な電気信号の電力を監視
する方法において、前記信号の複数個のサイクルを含む観察窓期間中に前記
信号を標本化して、サンプルの各組が実質的に同時的に
採取された少なくとも１個の電圧サンプルと少なくとも
１個の電流サンプルとを有している、電圧−電流サンプ
ルの複数個の組を発生させ、前記電圧−電流サンプルの組が前記観察窓の各サイクル
にわたり分布されるように前記信号の標本化を調時し、特定の観察窓期間中に発生するサンプルの組をメモリ区
域内に格納し、前記特定の観察窓期間中に発生するサンプルの組を前記
メモリ区域から読み取る、上記各ステップを有しており、前記格納ステップ又は読
み取りステップの一方が単一サイクルのデータを模擬す
るためにインターリーブ態様で動作することを特徴とす
る電力監視方法。
【請求項１８】特許請求の範囲第17項において、前記格
納ステップが、第１メモリ区域を使用してインターリー
ブ態様で動作し、且つ前記特定の観察窓期間中に発生す
るサンプルの組を第２メモリ区域内に逐次的態様で格納
させることを特徴とする電力監視方法。
【請求項１９】特許請求の範囲第18項において、前記メモリ区域の内容を出力へ供給することが所望され
る場合に、前記第１メモリ区域の内容を第３メモリ区域
内に格納し、前記第２メモリ区域の内容を前記出力へ供給することが
所望される場合に、前記第２メモリ区域の内容を前記第
３メモリ区域内に格納する、ことを特徴とする電力監視方法。
【請求項２０】特許請求の範囲第19項において、前記第
１メモリ区域の内容を前記出力へ供給することが所望さ
れる場合に、前記第１メモリ区域を前記第３メモリ区域
に定め直すことを特徴とする電力監視方法。
【請求項２１】特許請求の範囲第19項又は第20項におい
て、前記第２メモリ区域の内容を前記出力へ供給するこ
とが所望される場合に、前記第２メモリ区域を前記第３
メモリ区域と定め直すことを特徴とする電力監視方法。
【請求項２２】特許請求の範囲第18項において、前記観
察窓の各サイクルの開始に対してサイクル毎に相対的に
異なる時間位置において前記サンプルの組が発生するよ
うに、前記調時ステップが前記信号を標本化することを
特徴とする電力監視方法。
【請求項２３】特許請求の範囲第22項において、前記信
号に関係する有効電力及び無効電力を前記サンプルの組
から決定することを特徴とする電力監視方法。
【請求項２４】特許請求の範囲第22項又は第23項におい
て、選択された線路位相における真のRMS電圧及び電流
を前記サンプルの組から決定することを特徴とする電力
監視方法。
【請求項２５】特許請求の範囲第23項又は第24項におい
て、前記決定する場合に、の関係式に従って前記観察窓期間中に前記信号によって
示される有効電力を決定し、尚WATTSは有効電力であ
り、Ｖ（ｉ）は観察窓内の各電圧サンプルを表してお
り、Ｉ（ｉ）cos（θ）は観察窓内の各電流サンプルを
表しており、Ｍは前記観察窓におけるサンプル数を表し
ていることを特徴とする電力監視方法。
【請求項２６】特許請求の範囲第23項乃至第25項の内の
いずれか１項において、前記決定をする場合に、の関係式に従って前記観察窓期間中に前記信号によって
示される有効電力を決定し、尚VARSはボルトアンペア無
効電力であり、Ｖ（ｉ）は前記観察窓内の各電圧サンプ
ルを表しており、Ｉ（ｉ）cos（θ＋90）は前記観察窓
内の90度オフセットした各電流サンプルを表しており、
Ｍは前記観察窓内のサンプル数を表していることを特徴
とする電力監視方法。
【請求項２７】特許請求の範囲第26項において、系の力
率を決定することを特徴とする電力監視方法。
【請求項２８】特許請求の範囲第27項において、系の合
計エネルギ使用量を決定することを特徴とする電力監視
方法。
【請求項２９】特許請求の範囲第17項乃至第28項の内の
いずれか１項において、格納されたサンプルから前記信
号に関係する有効電力及び無効電力を決定することを特
徴とする電力監視方法。
【請求項３０】特許請求の範囲第29項において、前記観
察窓のサイクル当たりの前記複数個の時間間隔が非整数
の数であることを特徴とする電力監視方法。
【請求項３１】特許請求の範囲第17項乃至第30項の内の
いずれか１項において、前記第１観察窓期間中に採取した電圧−電流サンプルの
組を第１メモリ区域内に格納し、前記第１メモリ区域内のサンプルを解析してそれと関係
する電力を決定し、一方前記第２観察窓期間中に、前記
第２観察窓期間中に採取した電圧−電流サンプルを第２
メモリ区域内に格納し、前記電圧−電流サンプルのいずれかが前記信号における
過渡状態を表すか否かを決定し、過渡状態データがその中に格納されていると決定される
場合には前記第１及び第２メモリ区域の内の一方を過渡
状態メモリ区域として指定し、過渡状態が発生したと決定された期間中の観察窓の後の
次の観察窓において発生するサンプル組を第３メモリ区
域内に格納し、前記過渡状態データが解析されるまでは前記過渡状態メ
モリ区域として指定された前記第１及び第２メモリ区域
の内の一方を使用することを防止する、ことを特徴とする電力監視方法。
【請求項３２】特許請求の範囲第31項において、前記第
２観察窓の後の第３観察窓期間中に前記第１及び第２メ
モリ区域の機能を交換させ、前記第３観察窓期間中に採
取されたサンプルの組を前記第１メモリ組内に格納し、
一方前記第２メモリ組内のサンプルの組を解析してそれ
と関係する電力を決定することを特徴とする電力監視方
法。
【請求項３３】特許請求の範囲第31項において、過渡状
態データを過渡状態メモリ区域内に格納する場合に、前
記過渡状態メモリ区域内の電圧サンプルの過渡状態解析
を行うことを特徴とする電力監視方法。
【請求項３４】特許請求の範囲第33項において、過渡状
態データを解析した後に、前記過渡状態メモリ区域内に
電圧−電流サンプルの組を格納することを特徴とする電
力監視方法。