JP4175704B2 - 回路素子の測定装置 - Google Patents

回路素子の測定装置 Download PDF

Info

Publication number
JP4175704B2
JP4175704B2 JP22028298A JP22028298A JP4175704B2 JP 4175704 B2 JP4175704 B2 JP 4175704B2 JP 22028298 A JP22028298 A JP 22028298A JP 22028298 A JP22028298 A JP 22028298A JP 4175704 B2 JP4175704 B2 JP 4175704B2
Authority
JP
Japan
Prior art keywords
signal
circuit
cpu
component
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP22028298A
Other languages
English (en)
Other versions
JP2000055952A (ja
Inventor
正三 依田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hioki EE Corp
Original Assignee
Hioki EE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hioki EE Corp filed Critical Hioki EE Corp
Priority to JP22028298A priority Critical patent/JP4175704B2/ja
Publication of JP2000055952A publication Critical patent/JP2000055952A/ja
Application granted granted Critical
Publication of JP4175704B2 publication Critical patent/JP4175704B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Testing Electric Properties And Detecting Electric Faults (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Measurement Of Resistance Or Impedance (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、抵抗等の回路素子の特性を測定する回路素子の測定装置に関し、さらに詳しく言えば、交流電圧を加えて回路素子の特性を測定する回路素子の測定装置に関するものである。
【0002】
【従来の技術】
回路素子の測定装置においては、被測定物の特性を測定する際に、正弦波の交流電圧を被測定物に加え、このとき、被測定物に流れる交流電流を測定する。この後、回路素子の測定装置は、被測定物に加えた交流電圧と、測定した交流電流とを用いて、被測定物の実効抵抗成分R、リアクタンス分X、インピーダンスZおよび誘電正接tanδ(=R/X)などを、被測定物の特性として算出する。
【0003】
特性の算出が終了すると、回路素子の測定装置は、算出した実効抵抗成分R、リアクタンス分X、インピーダンスZおよび誘電正接tanδを表示装置やプリンタに出力し、測定装置の使用者にこれらの値を示す。
【0004】
【発明が解決しようとする課題】
しかしながら、先に述べた回路素子の測定装置には、交流電圧を加えたときに被測定物を流れる交流電流の状態によって、誤差が生じるという課題を有している。
【0005】
すなわち、回路素子の測定装置は、被測定物の特性を算出する際に、正弦波の交流電圧を被測定物に加え、このとき被測定物から測定した交流電流を用いる。このとき、測定した交流電流が歪む場合がある。
【0006】
例えば、被測定物がコンデンサである場合、コンデンサに用いられる誘電体の材料、厚さ、電極として用いられる金属の種類などの内部要因や、測定するときの温度や電界強度などの外部要因によって、被測定物に加えられた交流電圧に対して、オーミックな伝導特性を示さないことがある。このときには、測定した交流電流が歪むことになる。
【0007】
回路素子の測定装置は正弦波の交流電圧と、正弦波の交流電流とを用いて、被測定物の特性を算出しているので、測定した交流電流が歪むと、実効抵抗成分R、リアクタンス分X、インピーダンスZおよび誘電正接tanδの正しい値を算出することができない。
【0008】
本発明は、このような課題を解決するためになされたもので、その目的は、測定された電流の波形が歪む場合、歪み波形の高調波成分を含めた誘電損失の評価を可能にする回路素子の測定装置を提供することにある。
【0009】
【課題を解決するための手段】
上記目的を達成するために、本発明は、被測定物に加えられる単一周波数の正弦波の交流信号と、上記被測定物から検出した検出信号とを用いて、上記被測定物の特性を算出する回路素子の測定装置において、上記検出信号に対してフーリエ変換を行なう処理手段と、上記処理手段からの変換結果を出力する表示装置とを備え、上記処理手段は、上記被測定物に加えられる上記単一周波数の正弦波の交流信号に対してフェーズロックループを用いて上記検出信号の解析範囲を設定して上記検出信号をフーリエ変換、その高調波の正弦成分と余弦成分とをグラフ化したデータを生成して、上記正弦成分と余弦成分のグラフと、上記正弦成分と余弦成分とに基づいて算出される上記検出信号の歪率とを上記表示装置に出力することを特徴としている。
【0010】
【発明の実施の形態】
次に、本発明の技術的思想をよりよく理解するために、図1を参照しながら、その好適な一実施例について説明する。
【0011】
この回路素子の測定装置は、テストリード1A,1B、検出部2、CPU(Central Processing Unit)3、RAM(Random Access Memory)4、表示装置(DISPLY)5および操作部6を備える。この回路素子の測定装置では、処理手段が検出部2、CPU3およびRAM4で構成され、出力手段が表示装置5である。
【0012】
リード1A,1Bは、被測定物101に対する測定の際に、被測定物101の端子に接続されて用いられる。操作部6には、使用者によって、各種の指示等が入力される。例えば、テストリード1A,1Bが被測定物101に接続された後、使用者による操作で、測定開始の指示が入力される。操作部6は、入力された指示等をCPU3に出力する。
【0013】
検出部2は、被測定物101に交流信号として正弦波電圧を加えたときに、被測定物101に流れる電流の波形と、この交流信号に同期する同期パルス信号とを検出して、これらの信号をCPU3に出力する。
【0014】
このために、検出部2は、図2に示すように、交流信号発生回路21、電流検出回路22、サンプルホールド(SH)回路23,25、電圧検出回路24、スイッチ回路26、A/Dコンバータ27、クロック発生回路28、ローパスフィルタ(LPF)29およびPLL(Phase Locked Loop:フェーズロックループ)回路30を備える。
【0015】
クロック発生回路28は、クロック信号を発生し、このクロック信号を交流信号発生回路21、サンプルホールド回路23,25、スイッチ回路26、A/Dコンバータ27、PLL回路30およびCPU3に加える。
【0016】
交流信号発生回路21は、図3(a)に示すように、測定に用いるための正弦波の電圧を発生する。このために、交流信号発生回路21は、正弦波の電圧をあらかじめ内部のメモリ(図示を省略)に記憶している。交流信号発生回路21は、クロック発生回路28からのクロック信号の各パルスによって、メモリから正弦波の各電圧を読み出し、テストリード1A,1Bを経て、この正弦波の各電圧を交流信号として被測定物101に加える。
【0017】
電流検出回路22は、交流信号発生回路21によって交流信号が被測定物101に加えられたとき、被測定物101に流れる電流を検出する。電流検出回路22は、図3(b)に示すように、検出した電流を電流信号としてサンプルホールド回路23に出力する。
【0018】
サンプルホールド回路23は、後段のA/Dコンバータ27用として設けられている。すなわち、サンプルホールド回路23は、クロック発生回路28からのクロック信号に基づいて、電流検出回路22から受け取った電流信号の各値を一時的に保持する。
【0019】
電圧検出回路24は、交流信号発生回路21によって被測定物101に加えられる交流信号の電圧を検出する。電圧検出回路24は、図3(a)に示す交流信号を電圧信号としてサンプルホールド回路25に出力する。
【0020】
サンプルホールド回路25は、サンプルホールド回路23と同じく、後段のA/Dコンバータ27用である。すなわち、サンプルホールド回路25は、クロック発生回路28からのクロック信号に基づいて、電圧検出回路24から受け取った電圧信号の各値を一時的に保持する。
【0021】
スイッチ回路26は、サンプルホールド回路23が接続されている切替え端子26aと、サンプルホールド回路25が接続されている切替え端子26bとを備える。スイッチ回路26は、クロック発生回路28からのクロック信号に同期して、切替え端子26a,26bを切り替えて、サンプルホールド回路23またはサンプルホールド回路25をA/Dコンバータ27に交互に接続する。
【0022】
A/Dコンバータ27は、スイッチ回路26からの信号、すなわち、サンプルホールド回路23が保持する電流信号の各値と、サンプルホールド回路25が保持する電圧信号の各値とをディジタル信号にそれぞれ変換する。A/Dコンバータ27は、電圧信号を変換した電圧データと電流信号を変換した電流データとをCPU3にそれぞれ出力する。
【0023】
ローパスフィルタ29は、電圧検出回路24が検出した交流信号から低周波成分だけを通す。これによって、ローパスフィルタ29は、交流信号発生回路21が発生する交流信号の波形、つまり、ノイズ等を除いた波形をPLL回路30に出力する。
【0024】
PLL回路30は、クロック発生回路28からのクロック信号と同期して動作する。すなわち、PLL回路30は、ローパスフィルタ29から電圧波形を受け取ると、図3(c)に示すように、この電圧波形と同期した同期パルス信号を生成する。
【0025】
これによると、電圧波形すなわち交流信号の周期Tが、同期パルス信号のパルスP1と次のパルスP2とによって示される。PLL回路30は、パルスP1とパルスP2とによって示されるパルス間隔、すなわち、繰り返しパルス周期Tを持つ同期パルス信号をCPU3に出力する。RAM4は、CPU3から各種のデータを受け取ると、CPU3の制御によって、これらのデータを一時的に記憶する。
【0026】
CPU3は、操作部6から指示を受け取ると、この指示に従って動作を開始する。この指示が測定開始である場合、A/Dコンバータ27から電圧データと電流データとを受け取ると、これらのデータをRAM4に記憶する。この後、CPU3は、RAM4に記憶している2つのデータを用いて、被測定物101の各種の特性を調べる。
【0027】
例えば、被測定物101の特性として、CPU3は、被測定物101の実効抵抗成分R、リアクタンス分X、インピーダンスZおよび誘電正接tanδ(=R/X)を算出する。この後、CPU3は、算出した4つの値を示す特性データを表示装置5に出力する。
【0028】
また、CPU3は、電流信号が示す波形が歪み波になっているかどうかを調べる。このために、CPU3は、検出部2から同期パルス信号を受け取ると、同期パルス信号の繰り返しパルス周期Tを解析領域とする。解析領域が決まると、CPU3は、この解析領域内の電流信号の波形に対して、高速フーリエ変換(Fast Fourier Transform)を行ない、波形を高調波に分解する。この後、CPU3は、高調波の正弦成分ISiと余弦成分ICi(i=1、2、…、N)とを表す数値データを、表示装置5に出力する。
【0029】
また、CPU3は、高調波の正弦成分ISiと、余弦成分ISiとをグラフ化したデータを生成し、このグラフ化データを表示装置5に出力する。また、CPU3は、次に示す式(1)または式(2)のどちらかを用いて、電流信号の波形の歪率THDを算出する。
【0030】
【数1】
Figure 0004175704
【0031】
【数2】
Figure 0004175704
【0032】
なお、式(1)および式(2)の中で、値Armsは、電流信号が示す電流の実効値である。CPU3は、歪率THDを算出すると、この値を示す歪率データを表示装置5に出力する。
【0033】
さらに、CPU3は、次の式(3)〜(6)を用いて、高調波を基にした実効抵抗成分R、リアクタンス分X、インピーダンスZおよび誘電正接tanδ(=R/X)を算出する。
【0034】
【数3】
Figure 0004175704
【0035】
【数4】
Figure 0004175704
【0036】
【数5】
Figure 0004175704
【0037】
【数6】
Figure 0004175704
【0038】
なお、式(3)〜(6)の中で、値Vは、電圧信号の実効値である。また、CPU3は、式(6)の代わりに、次の式(7)を用いて、高調波を基にした誘電正接tanδを算出してもよい。
【0039】
【数7】
Figure 0004175704
【0040】
この後、CPU3は、高調波を基にした特性データを表示装置5に出力する。表示装置5は、特性データ、数値データ、グラフ化データおよび歪率データを表示装置5から受け取ると、特性データ、数値データおよび歪率データが示す各値を表示すると共に、グラフ化データが示すグラフを表示する。
【0041】
次に、この実施例の動作について説明する。使用者が、テストリード1A,1Bを被測定物101に接続し、操作部6を操作して、測定開始の指示を入力すると、操作部6がこの指示をCPU3に出力する。この後、検出部2の交流信号発生回路21が被測定物101に正弦波の電圧を被測定物101に加える。
【0042】
被測定物101に電流が流れると、電流検出回路22がこの電流を検出して、電流信号をサンプルホールド回路23に出力する。サンプルホールド回路23は、電流検出回路22から受け取った電流信号の各値を一時的に保持する。
【0043】
また、電圧検出回路24は、交流信号発生回路21が被測定物101に加える正弦波の電圧を検出して、電圧信号をサンプルホールド回路25とローパスフィルタ29とに出力する。サンプルホールド回路25は、電圧検出回路24から受け取った電圧信号の各値を一時的に保持する。
【0044】
スイッチ回路26は、クロック発生回路28からのクロック信号に同期して、サンプルホールド回路23からの電流信号の各値とサンプルホールド回路25からの電圧信号の各値とを交互にA/Dコンバータ27に出力する。A/Dコンバータ27は、サンプルホールド回路23からの電流信号の各値と、サンプルホールド回路25からの電圧信号の各値とを用いて、電流信号と電圧信号とをデジタルに変換する。A/Dコンバータ27は、変換によって生成した電流データと電圧データとをCPU3に出力する。
【0045】
一方、PLL回路30は、ローパスフィルタ29を経て、電圧検出回路24から電圧波形を受け取ると、この電圧波形に基づいて、繰り返しパルス周期Tの同期パルス信号を生成する。PLL回路30は、生成した同期パルス信号をCPU3に出力する。
【0046】
CPU3は、A/Dコンバータ27から電圧データと電流データとを受け取ると、これらのデータをRAM4に記憶する。この後、CPU3は、RAM4に記憶している2つのデータを用いて、被測定物101の各種の特性を調べる。すなわち、CPU3は、被測定物101の実効抵抗成分R、リアクタンス分X、インピーダンスZおよび誘電正接tanδを算出し、これらの4つの値を示す特性データを、表示装置5に出力する。
【0047】
また、CPU3は、電流信号が示す波形が歪み波になっているかどうかを調べる。このために、CPU3は、検出部2から同期パルス信号を受け取ると、同期パルス信号に基づいて解析領域を設定する。CPU3は、この解析領域内の電流信号の波形に対して高速フーリエ変換を行い、波形を高調波に分解する。この後、CPU3は、高調波の正弦成分ISiおよび余弦成分ICiを表す数値データを、表示装置5に出力する。
【0048】
CPU3は、高調波の正弦成分ISiと、余弦成分ISiとをグラフ化したデータを生成し、このグラフ化データを表示装置5に出力する。CPU3は、式(1)または式(2)のどちらかを用いて、電流信号の波形の歪率THDを算出し、この値を示す歪率データを表示装置5に出力する。
【0049】
CPU3は、式(3)〜(6)を用いて、高調波を基にした実効抵抗成分R、リアクタンス分X、インピーダンスZおよび誘電正接tanδ(=R/X)を算出し、これらの値を表示装置5に出力する。
【0050】
表示装置5は、特性データ、数値データ、グラフ化データおよび歪率データを受け取ると、これらのデータが示す各値を表示すると共に、グラフ化データが示すグラフを表示する。例えば、電流信号が図3(b)に示す波形である場合、表示装置5は、図4に示すように、高調波の余弦成分がゼロの波形を表示し、また、図5に示す、高調波の正弦成分を表示する。
【0051】
使用者は、表示装置5に表示されたデータに基づいて、高調波解析を行う。これによって、電流波形が歪んでいるかどうか、また、得られたデータが適正であるかどうかを判断することができる。
【0052】
このようにして、本発明によれば、測定した電流信号の高調波の正弦成分および余弦成分を出力して、測定した電流信号に歪みが発生しているかどうかを示すことができる。また、電流信号の高調波の正弦成分および余弦成分を用いて、高調波についての各種の特性を、高調波解析用のデータとして提供することができる。
【0053】
以上、実施例について説明したが、本発明は、これに限定されるものではない。例えば、上記実施例では、CPU3は、特性データに加えて、高調波の正弦成分ISiおよび余弦成分ICiを表す数値データ、高調波の正弦成分ISiと余弦成分ISiとをグラフ化したデータ、歪率THDおよび高調波を基にした特性データを表示装置5に表示したが、歪み発生の有無を知らせるために、これらのデータの中の1つを表示するようにしてもよい。
【0054】
また、出力手段として表示装置5を用いたが、表示装置5の代わりにプリンタ等の出力装置を用いてもよい。
【0055】
【発明の効果】
以上説明したように、本発明によれば、被測定物からの検出信号のフーリエ変換結果を出力するので、検出信号に歪みが発しているかどうかを示すことができる。また、フーリエ変換の結果を、高調波解析等のためのデータとして提供することができる。
【図面の簡単な説明】
【図1】本発明の一実施例を示したブロック図。
【図2】上記実施例の検出部を示したブロック図。
【図3】上記検出部を説明するための波形図。
【図4】高調波の余弦成分を示す波形図。
【図5】高調波の正弦成分を示す波形図。
【符号の説明】
1A,1B テストリード
2 検出部
3 CPU
4 RAM
5 表示装置
6 操作部

Claims (1)

  1. 被測定物に加えられる単一周波数の正弦波の交流信号と、上記被測定物から検出した検出信号とを用いて、上記被測定物の特性を算出する回路素子の測定装置において、
    上記検出信号に対してフーリエ変換を行なう処理手段と、上記処理手段からの変換結果を出力する表示装置とを備え、
    上記処理手段は、上記被測定物に加えられる上記単一周波数の正弦波の交流信号に対してフェーズロックループを用いて上記検出信号の解析範囲を設定して上記検出信号をフーリエ変換、その高調波の正弦成分と余弦成分とをグラフ化したデータを生成して、上記正弦成分と余弦成分のグラフと、上記正弦成分と余弦成分とに基づいて算出される上記検出信号の歪率とを上記表示装置に出力することを特徴とする回路素子の測定装置。
JP22028298A 1998-08-04 1998-08-04 回路素子の測定装置 Expired - Fee Related JP4175704B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22028298A JP4175704B2 (ja) 1998-08-04 1998-08-04 回路素子の測定装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22028298A JP4175704B2 (ja) 1998-08-04 1998-08-04 回路素子の測定装置

Publications (2)

Publication Number Publication Date
JP2000055952A JP2000055952A (ja) 2000-02-25
JP4175704B2 true JP4175704B2 (ja) 2008-11-05

Family

ID=16748737

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22028298A Expired - Fee Related JP4175704B2 (ja) 1998-08-04 1998-08-04 回路素子の測定装置

Country Status (1)

Country Link
JP (1) JP4175704B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020035805A (ko) * 2002-04-17 2002-05-15 (주)메저컴 디지탈 샘플링을 이용한 소자 측정장치 및 그 방법
JP4817987B2 (ja) * 2006-06-26 2011-11-16 日置電機株式会社 インピーダンス測定装置
CN102095940A (zh) * 2010-12-14 2011-06-15 宁波电业局 一种介质损耗角的测量方法和装置
JP5242735B2 (ja) * 2011-05-13 2013-07-24 日置電機株式会社 インピーダンス測定装置
CN104897974A (zh) * 2015-06-18 2015-09-09 江苏理工学院 一种容性设备介质损耗测量方法及系统

Also Published As

Publication number Publication date
JP2000055952A (ja) 2000-02-25

Similar Documents

Publication Publication Date Title
JPH10319052A (ja) 導体中の電流を測定するための方法およびデバイス
JP4175704B2 (ja) 回路素子の測定装置
Salor Spectral correction-based method for interharmonics analysis of power signals with fundamental frequency deviation
JP4222678B2 (ja) 電流測定装置
JP2000055953A (ja) 回路素子の測定装置
JP3051039B2 (ja) ジッタ伝達特性測定装置
JP3236710B2 (ja) 実効値等の測定装置
Petrovic et al. Measuring of slowly changing AC signals without sample-and-hold circuit
JP2000121679A (ja) 電子式電力量計のテスト方法及び電子式電力量計
JPH09243683A (ja) 抵抗率、電気伝導率及び/又は誘電率の測定方法及び装置
JPS59187272A (ja) 電気定数測定装置
JP3545886B2 (ja) 絶縁抵抗測定装置
JP2802322B2 (ja) インピーダンス測定装置
JP2004093416A (ja) 電圧・電流計測装置
TW555994B (en) Group delay test method and device
CN107525965B (zh) 一种功率分析方法和装置
KR20040066708A (ko) 승법알고리즘을 이용한 신개념 디지털 전력측정기
JPH11295363A (ja) インピーダンス測定装置
JPH11295362A (ja) インピーダンス測定装置
Kang et al. The implementation of the new type impedance measurement system
SU702317A1 (ru) Цифровой измеритель параметров
KR20070006020A (ko) 다중 주파수를 이용하는 2극식 체지방 측정 기술
KR200342445Y1 (ko) 승법알고리즘을 이용한 신개념 디지털 전력측정기
JPH11287829A (ja) デジタル電力測定装置
JP3284146B2 (ja) 波形データ演算装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050530

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070418

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20070705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080723

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080819

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110829

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110829

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130829

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees