JP3284146B2 - 波形データ演算装置 - Google Patents
波形データ演算装置Info
- Publication number
- JP3284146B2 JP3284146B2 JP23877493A JP23877493A JP3284146B2 JP 3284146 B2 JP3284146 B2 JP 3284146B2 JP 23877493 A JP23877493 A JP 23877493A JP 23877493 A JP23877493 A JP 23877493A JP 3284146 B2 JP3284146 B2 JP 3284146B2
- Authority
- JP
- Japan
- Prior art keywords
- waveform
- frequency
- input
- circuit
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
Description
【０００１】
【産業上の利用分野】この発明は被測定入力信号の電
流、電圧の平均値や実効値、もしくは電力の各パラメー
タなどを演算する波形データ演算装置に関し、さらに詳
しく言えば、リアルタイムでその演算を行なえるように
した波形データ演算装置に関するものである。
流、電圧の平均値や実効値、もしくは電力の各パラメー
タなどを演算する波形データ演算装置に関し、さらに詳
しく言えば、リアルタイムでその演算を行なえるように
した波形データ演算装置に関するものである。
【０００２】
【従来の技術】電流、電圧の実効値などを測定するに
は、まず、入力波形を所定のサンプリングクロックにし
たがってサンプリングし、その入力波形の１周期分（も
しくは数周期分）のデータを得、その後、一時的にサン
プリングを中断して実効値演算を行ない、実効値を得る
ようにしている。
は、まず、入力波形を所定のサンプリングクロックにし
たがってサンプリングし、その入力波形の１周期分（も
しくは数周期分）のデータを得、その後、一時的にサン
プリングを中断して実効値演算を行ない、実効値を得る
ようにしている。
【０００３】この方法において、入力波形の数周期分を
演算するものに関しては、平均値化処理を行なうため精
度の高い実効値が得られ、また、データを一旦ストレー
ジメモリに格納した後に演算を行なうのであれば、演算
処理方法に自由度があるという点では評価できるが、い
ずれにしても得られる実効値は数周期飛びの値であるた
め、その変動波形が粗削りになりがちで、リアルタイム
的に実効値を連続的に得ることができない。
演算するものに関しては、平均値化処理を行なうため精
度の高い実効値が得られ、また、データを一旦ストレー
ジメモリに格納した後に演算を行なうのであれば、演算
処理方法に自由度があるという点では評価できるが、い
ずれにしても得られる実効値は数周期飛びの値であるた
め、その変動波形が粗削りになりがちで、リアルタイム
的に実効値を連続的に得ることができない。
【０００４】そこで、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇ
ｎａｌ Ｐｒｏｃｅｓｓｅｒ）を用いて、入力波形の１
周期内に実効値演算を行ない、その値を次の周期時に表
示可能とした例が図３に示されている。
ｎａｌ Ｐｒｏｃｅｓｓｅｒ）を用いて、入力波形の１
周期内に実効値演算を行ない、その値を次の周期時に表
示可能とした例が図３に示されている。
【０００５】これによると、被測定入力信号は入力回路
１１にて例えば所定のレベルに増幅された後、波形整形
回路１２に入力される。同波形整形回路１２は例えばゼ
ロクロスコンパレータからなり、ここで入力波形はその
基本波と同期した矩形波状の同期クロック信号として整
形され、次段のＰＬＬ（Ｐｈａｓｅ−ＬｏｃｋｅｄＬｏ
ｏｐ）回路１３に入力される。
１１にて例えば所定のレベルに増幅された後、波形整形
回路１２に入力される。同波形整形回路１２は例えばゼ
ロクロスコンパレータからなり、ここで入力波形はその
基本波と同期した矩形波状の同期クロック信号として整
形され、次段のＰＬＬ（Ｐｈａｓｅ−ＬｏｃｋｅｄＬｏ
ｏｐ）回路１３に入力される。
【０００６】ＰＬＬ回路１３はこの同期クロック信号を
受けて、それと同期したＮ倍（例えば５１２倍）の周波
数のサンプリングクロックを生成し、同クロック信号を
サンプルホールド回路１４に与える。
受けて、それと同期したＮ倍（例えば５１２倍）の周波
数のサンプリングクロックを生成し、同クロック信号を
サンプルホールド回路１４に与える。
【０００７】これにより、入力波形はサンプルホールド
回路１４において、その１周期からＮポイントのデータ
がサンプリングされることになる。そして、それらのデ
ータは次段のＡ／Ｄ変換回路１５にてディジタルデータ
に変換された後、ＤＳＰからなる演算処理手段１６によ
り所定の演算が施され、その演算値がメモリ１７に格納
される。
回路１４において、その１周期からＮポイントのデータ
がサンプリングされることになる。そして、それらのデ
ータは次段のＡ／Ｄ変換回路１５にてディジタルデータ
に変換された後、ＤＳＰからなる演算処理手段１６によ
り所定の演算が施され、その演算値がメモリ１７に格納
される。
【０００８】
【発明が解決しようとする課題】このようにして、１周
期ごとの例えば実効値がリアルタイムで求められるので
あるが、これによるとＤＳＰ１６は入力信号の１周期以
内に演算処理を行なわなければならず、入力信号の周波
数が高くなると、演算処理が追い付かなくなってしま
う、という問題があった。
期ごとの例えば実効値がリアルタイムで求められるので
あるが、これによるとＤＳＰ１６は入力信号の１周期以
内に演算処理を行なわなければならず、入力信号の周波
数が高くなると、演算処理が追い付かなくなってしま
う、という問題があった。
【０００９】
【課題を解決するための手段】この発明は上記した課題
を解決するためになされたもので、その構成上の特徴
は、入力波形を波形整形してその同期クロック信号を生
成する波形整形回路と、上記同期クロック信号を受けて
そのＮ倍の周波数のサンプリングクロック信号を出力す
るＰＬＬ回路と、同ＰＬＬ回路からのサンプリングクロ
ック信号に基づいて上記入力波形をサンプリングしてデ
ィジタル波形データに変換するＡ／Ｄ変換回路と、その
波形データに所定の演算処理を施す演算処理手段とを備
え、上記入力波形の少なくとも１周期からｎ個の波形デ
ータを得て、同入力波形の実効値などを演算する波形デ
ータ演算装置において、上記波形整形回路から出力され
る同期クロック信号を１／Ｍ倍して上記ＰＬＬ回路への
入力信号とする分周器と、上記入力波形の周波数を測定
する周波数測定回路と、同周波数測定回路にて測定され
た上記入力波形の周波数に応じて上記分周器の分周比１
／Ｍを変更させて上記ＰＬＬ回路への入力信号周波数を
一定範囲に保つ制御手段とを備えていることにある。
を解決するためになされたもので、その構成上の特徴
は、入力波形を波形整形してその同期クロック信号を生
成する波形整形回路と、上記同期クロック信号を受けて
そのＮ倍の周波数のサンプリングクロック信号を出力す
るＰＬＬ回路と、同ＰＬＬ回路からのサンプリングクロ
ック信号に基づいて上記入力波形をサンプリングしてデ
ィジタル波形データに変換するＡ／Ｄ変換回路と、その
波形データに所定の演算処理を施す演算処理手段とを備
え、上記入力波形の少なくとも１周期からｎ個の波形デ
ータを得て、同入力波形の実効値などを演算する波形デ
ータ演算装置において、上記波形整形回路から出力され
る同期クロック信号を１／Ｍ倍して上記ＰＬＬ回路への
入力信号とする分周器と、上記入力波形の周波数を測定
する周波数測定回路と、同周波数測定回路にて測定され
た上記入力波形の周波数に応じて上記分周器の分周比１
／Ｍを変更させて上記ＰＬＬ回路への入力信号周波数を
一定範囲に保つ制御手段とを備えていることにある。
【００１０】
【作用】図２には入力波形が示されているが、例えば同
図（ａ）の波形が１００Ｈｚで、これを基準しとた場
合、分周比は１／１とされる。これにより、ＰＬＬ回路
への入力信号は１００Ｈｚとなり、これを受けてＰＬＬ
回路からはそれと同期したＮ倍（例えば５１２倍）の周
波数を有するサンプリングクロックが生成され、入力波
形の１周期（波形）から５１２個の波形データがサンプ
リングされる。
図（ａ）の波形が１００Ｈｚで、これを基準しとた場
合、分周比は１／１とされる。これにより、ＰＬＬ回路
への入力信号は１００Ｈｚとなり、これを受けてＰＬＬ
回路からはそれと同期したＮ倍（例えば５１２倍）の周
波数を有するサンプリングクロックが生成され、入力波
形の１周期（波形）から５１２個の波形データがサンプ
リングされる。
【００１１】次に、同図（ｂ）のように入力信号が２０
０ＨｚになるとＭの値は２、すなわち分周比は１／２と
される。これによれば、入力波形は２００Ｈｚである
が、ＰＬＬ回路への入力信号は１００Ｈｚであるため、
入力波形の２周期から５１２個の波形データがサンプリ
ングされることになる。
０ＨｚになるとＭの値は２、すなわち分周比は１／２と
される。これによれば、入力波形は２００Ｈｚである
が、ＰＬＬ回路への入力信号は１００Ｈｚであるため、
入力波形の２周期から５１２個の波形データがサンプリ
ングされることになる。
【００１２】同様に、同図（ｃ）には入力信号が６００
Ｈｚの例が示されており、この場合には、Ｍ＝６で分周
比１／６とされ、６周期の内から５１２個の波形データ
がサンプリングされることになる。
Ｈｚの例が示されており、この場合には、Ｍ＝６で分周
比１／６とされ、６周期の内から５１２個の波形データ
がサンプリングされることになる。
【００１３】
【実施例】図１にはこの発明に係る波形データ演算装置
の一実施例が示されているが、先に説明した図２と同一
の構成要素にはそれと同じ参照符号がつけられている。
の一実施例が示されているが、先に説明した図２と同一
の構成要素にはそれと同じ参照符号がつけられている。
【００１４】この演算装置は、図２に示されている各構
成要素に加えて、波形整形回路１２とＰＬＬ回路１３と
の間に接続される分周器１８と、入力信号の周波数を測
定する周波数測定回路１９と、この周波数測定回路１９
にて測定された周波数に基づいて分周器１８の分周比を
変更させる制御手段としてのＣＰＵ（中央演算処理ユニ
ット）２０とを備えている。
成要素に加えて、波形整形回路１２とＰＬＬ回路１３と
の間に接続される分周器１８と、入力信号の周波数を測
定する周波数測定回路１９と、この周波数測定回路１９
にて測定された周波数に基づいて分周器１８の分周比を
変更させる制御手段としてのＣＰＵ（中央演算処理ユニ
ット）２０とを備えている。
【００１５】なお、この実施例では周波数測定回路１９
は入力回路１１からの入力信号から直接その周波数を測
定するようにしているが、波形整形回路１２から出力さ
れる同期クロック信号より周波数を測定するようにして
もよい。また、説明の便宜上、ＣＰＵ２０は分周器１８
の分周比を変更するために、それ専用として示されてい
るが、他のＣＰＵなどを兼用してもよいことはもちろん
である。
は入力回路１１からの入力信号から直接その周波数を測
定するようにしているが、波形整形回路１２から出力さ
れる同期クロック信号より周波数を測定するようにして
もよい。また、説明の便宜上、ＣＰＵ２０は分周器１８
の分周比を変更するために、それ専用として示されてい
るが、他のＣＰＵなどを兼用してもよいことはもちろん
である。
【００１６】分周器１８の分周比１／Ｍ（ただし、Ｍは
正の整数）は周波数測定回路１９にて測定される入力信
号の周波数に応じてＣＰＵ２０により設定される。この
例ではその周波数レンジごとにその分周比が切り替えら
れるようになっている。
正の整数）は周波数測定回路１９にて測定される入力信
号の周波数に応じてＣＰＵ２０により設定される。この
例ではその周波数レンジごとにその分周比が切り替えら
れるようになっている。
【００１７】例えば、５０Ｈｚ〜１００Ｈｚの範囲では
Ｍ＝１で分周比は１／１、１００Ｈｚを超えて２００Ｈ
ｚまではＭ＝２で分周比は１／２、以後同様にして１０
０Ｈｚ範囲ごとにＭ＝３，４…と選択されるようになっ
ている。
Ｍ＝１で分周比は１／１、１００Ｈｚを超えて２００Ｈ
ｚまではＭ＝２で分周比は１／２、以後同様にして１０
０Ｈｚ範囲ごとにＭ＝３，４…と選択されるようになっ
ている。
【００１８】ここで、ＰＬＬ回路１３がその入力信号に
対して例えば５１２倍のサンプリングクロックを生成す
るものとすれば、分周比は１／１の場合には入力波形の
１周期内から５１２個の波形データが等間隔でサンプリ
ングされることになる。
対して例えば５１２倍のサンプリングクロックを生成す
るものとすれば、分周比は１／１の場合には入力波形の
１周期内から５１２個の波形データが等間隔でサンプリ
ングされることになる。
【００１９】これに対して、分周比が１／２になると、
入力波形の２周期内から５１２個の波形データが等間隔
でサンプリングされ、要するに分周比が１／Ｍの場合に
は入力波形のＭ周期中から５１２個の波形データが等間
隔でサンプリングされることになる。
入力波形の２周期内から５１２個の波形データが等間隔
でサンプリングされ、要するに分周比が１／Ｍの場合に
は入力波形のＭ周期中から５１２個の波形データが等間
隔でサンプリングされることになる。
【００２０】このようにして、サンプリングされた波形
データはＡ／Ｄ変換回路１５にてディジタルデータに変
換された後、ＤＳＰ１６にてそれらの波形データから実
効値がリアルタイムで演算され、その値がメモリ１７に
格納されるとともに、次の波形演算期間中に表示され
る。
データはＡ／Ｄ変換回路１５にてディジタルデータに変
換された後、ＤＳＰ１６にてそれらの波形データから実
効値がリアルタイムで演算され、その値がメモリ１７に
格納されるとともに、次の波形演算期間中に表示され
る。
【００２１】この発明によれば、分周比が１／１の場合
を除き、１周期のサンプル数が減少することになるが、
入力を高周波数にまで対応させることができる。なお、
このように１周期のサンプリング数は減少するにして
も、ＤＳＰ１６はその波形演算をその１周期内で処理す
る。これにより、サンプルデータを取り零すことなく、
リアルタイムで連続的に演算処理を行なうことができ
る。
を除き、１周期のサンプル数が減少することになるが、
入力を高周波数にまで対応させることができる。なお、
このように１周期のサンプリング数は減少するにして
も、ＤＳＰ１６はその波形演算をその１周期内で処理す
る。これにより、サンプルデータを取り零すことなく、
リアルタイムで連続的に演算処理を行なうことができ
る。
【００２２】
【発明の効果】以上説明したように、この発明によれ
ば、入力信号の波形整形回路から出力される同期クロッ
ク信号を、その入力信号の周波数に応じた分周比で分周
して、ＰＬＬ回路への入力信号周波数を一定範囲に保つ
ようにしたことにより、入力信号の周波数に拘らずＤＳ
Ｐの波形演算期間が一定範囲内で納まるため、高い周波
数の入力信号にまで対応することができる。
ば、入力信号の波形整形回路から出力される同期クロッ
ク信号を、その入力信号の周波数に応じた分周比で分周
して、ＰＬＬ回路への入力信号周波数を一定範囲に保つ
ようにしたことにより、入力信号の周波数に拘らずＤＳ
Ｐの波形演算期間が一定範囲内で納まるため、高い周波
数の入力信号にまで対応することができる。
【図１】この発明に係る波形データ演算装置の一実施例
を示したブロック線図。
を示したブロック線図。
【図２】同実施例の作用を説明するための波形図。
【図３】従来例を示したブロック線図。
１１ 入力回路 １２ 波形整形回路 １３ ＰＬＬ回路 １４ サンプルホールド回路 １５ Ａ／Ｄ変換回路 １６ ＤＳＰ １８ 分周器 １９ 周波数測定回路 ２０ ＣＰＵ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭57−61342（ＪＰ，Ａ) 特開 平１−153969（ＪＰ，Ａ) 特開 昭54−1667（ＪＰ，Ａ) 特開 平６−308167（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G01R 19/00 - 19/257 H03L 7/06 H03M 1/12
Claims (1)
- 【請求項１】 入力波形を波形整形してその同期クロッ
ク信号を生成する波形整形回路と、上記同期クロック信
号を受けてそのＮ倍の周波数のサンプリングクロック信
号を出力するＰＬＬ回路と、同ＰＬＬ回路からのサンプ
リングクロック信号に基づいて上記入力波形をサンプリ
ングしてディジタル波形データに変換するＡ／Ｄ変換回
路と、その波形データに所定の演算処理を施す演算処理
手段とを備え、上記入力波形の少なくとも１周期からｎ
個の波形データを得て、同入力波形の実効値などを演算
する波形データ演算装置において、 上記波形整形回路から出力される同期クロック信号を１
／Ｍ倍して上記ＰＬＬ回路への入力信号とする分周器
と、上記入力波形の周波数を測定する周波数測定回路
と、同周波数測定回路にて測定された上記入力波形の周
波数に応じて上記分周器の分周比１／Ｍを変更させて上
記ＰＬＬ回路への入力信号周波数を一定範囲に保つ制御
手段とを備えていることを特徴とする波形データ演算装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23877493A JP3284146B2 (ja) | 1993-08-31 | 1993-08-31 | 波形データ演算装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23877493A JP3284146B2 (ja) | 1993-08-31 | 1993-08-31 | 波形データ演算装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0772183A JPH0772183A (ja) | 1995-03-17 |
| JP3284146B2 true JP3284146B2 (ja) | 2002-05-20 |
Family
ID=17035080
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23877493A Expired - Lifetime JP3284146B2 (ja) | 1993-08-31 | 1993-08-31 | 波形データ演算装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3284146B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4665875B2 (ja) * | 2006-09-05 | 2011-04-06 | 横河電機株式会社 | 測定装置 |
-
1993
- 1993-08-31 JP JP23877493A patent/JP3284146B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0772183A (ja) | 1995-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0447269B2 (ja) | ||
| JP2583833Y2 (ja) | パルス測定装置 | |
| JP3236710B2 (ja) | 実効値等の測定装置 | |
| JP3284146B2 (ja) | 波形データ演算装置 | |
| JP3072938B2 (ja) | 位置検出装置 | |
| JP2000180484A (ja) | 高調波測定装置 | |
| JPH03263924A (ja) | 周期的信号のデジタル測定方法および装置 | |
| US6469492B1 (en) | Precision RMS measurement | |
| JP3139803B2 (ja) | インパルス応答測定装置 | |
| JPH10160507A (ja) | ピーク検出装置 | |
| JPH0915273A (ja) | 基本波成分周波数の測定方法及び測定装置 | |
| JP3284145B2 (ja) | Ｐｌｌ同期式測定装置 | |
| JP2002055128A (ja) | 交流信号測定器 | |
| JPH0339270B2 (ja) | ||
| JPH0798336A (ja) | サンプリング式測定装置 | |
| JP2896401B2 (ja) | 広帯域電力計 | |
| JPH0712852A (ja) | 波形生成機能付き波形測定装置 | |
| JPH1164399A (ja) | 電圧低下検出方法および装置 | |
| JP3314843B2 (ja) | 交流測定装置 | |
| JPH04286965A (ja) | 実効値測定装置 | |
| JPH0430550B2 (ja) | ||
| RU2099720C1 (ru) | Цифровой анализатор спектра | |
| JPH04299269A (ja) | 広帯域実効値測定装置 | |
| JPH08114636A (ja) | ジッタ計測回路 | |
| JP2003098201A (ja) | クロック周波数解析装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020123 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110301 Year of fee payment: 9 |