JP4280428B2

JP4280428B2 - 周波数選択性検波器およびそれを用いたウェーブレット変換器

Info

Publication number: JP4280428B2
Application number: JP2001085810A
Authority: JP
Inventors: 耕一嶋田; 剛人奥村; 尚五中村; 隆司小濱; 晃佐宗
Original assignee: DKK TOA Corp
Current assignee: DKK TOA Corp
Priority date: 2000-05-10
Filing date: 2001-03-23
Publication date: 2009-06-17
Anticipated expiration: 2021-03-23
Also published as: JP2002032360A

Description

【０００１】
【発明の属する技術分野】
この発明は被検波信号の周波数帯域及びその中心周波数を設定でき、例えば入力信号のウェーブレット変換に用いて好適な周波数選択性検波器、およびその検波器を用いたウェーブレット変換器に関する。
【０００２】
【従来の技術】
従来の検波器は例えば検波用ダイオードの出力側にコンデンサ及び抵抗素子（負荷抵抗を含む）が接続されている。このため実際の検波出力は入力波形が減少しているのに、その入力波形の減少に直ちに追従しなかったり、時定数を小さくすると、入力波形のピークの後に出力が減少するが、次のピークですぐ出力が上り、また下るというように出力にリップルが生じるなどの好ましくない点があった。
【０００３】
また何時発生するか不明の波形信号を検出（監視）するために、その検出したい波形信号をウェーブレット変換して、周波数軸、時間軸のグリッドに記録し、これを基準ウェーブレット変換グリッドとし、目的とする波形信号が入力される可能性のある被監視信号を連続的にウェーブレット変換して、グリッドを作り、そのグリッドと基準ウェーブレット変換グリッドとを比較して、一致した時に、その入力被監視信号に目的の波形信号が生じたとする検出方法が考えられる。この場合、ウェーブレット変換グリッドを作るために、入力信号を各周波数帯域ごとに取出してその周波数軸上のウェーブレットの有無を正しく、かつ実時間で検出することが要求される。
【０００４】
【発明が解決しようとする課題】
この発明の第１の目的は入力信号中の設定した周波数帯の成分を選択的に検波でき、かつ時定数回路をもたず、不要な時間遅れを伴なわず、入力信号に忠実な検波出力を得ることができる周波数選択性検波器を提供することにある。
この発明の第２の目的は入力信号をその波形に忠実にかつ、実時間でパターン化されたウェーブレット変換グリッドに変換することができるウェーブレット変換器を提供することにある。
【０００５】
【課題を解決するための手段】
この発明の周波数選択性検波器によれば、入力信号ｆ（ｔ）は平衡混合手段に入力されて、選択したい中心角周波数ωｃの局部余弦波信号及び局部正弦波信号とそれぞれ乗算され、乗算結果が加算されて複素共役関係にあるｆ（ｔ）×（ cosωｃｔ＋ sinωｃｔ）とｆ（ｔ）×（ cosωｃｔ− sinωｃｔ）とが出力され、
これらｆ（ｔ）×（ cosωｃｔ＋ sinωｃｔ）、ｆ（ｔ）×（ cosωｃｔ− sinωｃｔ）はそれぞれ第１、第２低域通過フィルタに通され、これら第１、第２低域通過フィルタの各出力はそれぞれ第１、第２の２乗器で２乗され、これら両２乗値が加算器で加算されて検波出力として出力される。
【０００６】
第１、第２低域通過フィルタの遮断周波数は、選択したい周波数中心周波数と選択したい帯域の上限値又は下限値との差に選定される。
この発明のウェーブレット変換器によれば、入力信号は、この発明による周波数選択性検波器の複数により検波される。これら周波数選択性検波器の局部余弦波信号及び局部正弦波信号の各周波数はそれぞれ入力信号中の選択したい周波数帯域の中心周波数に選定され、かつその中心周波数と、対応する周波数帯域の上限値又は下限値との差が対応する周波数選択性検波器の低域通過フィルタの遮断周波数が選定される。
【０００７】
これら各周波数選択性検波器の出力と基準レベルとがそれぞれ対応する比較器で比較されて２値化され、その２値化された出力が、選択周波数の順に周波数軸上に配列され、各出力される系列が時間軸上に配列されたパターンよりなるウェーブレット変換グリッドが作成される。
【０００８】
【発明の実施の形態】
図１にこの発明による周波数選択性検波器の実施例を示す。
入力端子１１からの入力信号ｆ（ｔ）は平衡混合器１２及び１３へ供給される。平衡混合器１２においては入力信号ｆ（ｔ）は局部信号発生器１４からの局部余弦波信号 cosωｃｔと混合部１５で周波数混合され、また局部余弦波信号 cosωｃｔが移相器１６でπ／２シフトされた局部正弦波信号 sinωｃｔと入力信号ｆ（ｔ）が混合部１７で周波数混合され、混合部１５及び１７の出力が加算部１８で加算されてｆ（ｔ）×（ cosωｃｔ＋ sinωｃｔ）が得られる。
【０００９】
また平衡混合器１３においては入力信号ｆ（ｔ）は局部信号発生器１４からの局部余弦波信号 cosωｃｔと混合部１９で周波数混合され、局部余弦波信号 cosωｃｔが移相器２１でπ／２シフトされた局部正弦波信号−sin ωｃｔと入力信号ｆ（ｔ）が混合部２２で周波数混合され、混合部１９及び２２の各出力が加算部２３で加算されてｆ（ｔ）×（ cosωｃｔ− sinωｃｔ）が得られる。
これら平衡混合器１２と１３からの複素共役関係にある出力ｆ（ｔ）×（ cosωｃｔ＋ sinωｃｔ）とｆ（ｔ）×（ cosωｃｔ− sinωｃｔ）はそれぞれ低域通過フィルタ２４，２５に通され、これら低域通過フィルタ２４，２５の各出力は２乗器２６，２７でそれぞれ２乗され、これら２乗出力は加算器２８で加算されて検波出力として出力端子２９に出力される。
【００１０】
２乗器２６，２７からはそれぞれ入力信号と局部信号との周波数の差成分の低域通過フィルタ２４，２５の遮断周波数ｆ_L 以下の正弦波と余弦波の各２乗が出力され、出力端子２９には入力信号ｆ（ｔ）中の周波数ｆｃ＝ωｃ／２πを中心とし±ｆ_L 内の周波数成分のパワーが、入力信号の位相に依存することなく取出される。つまり局部信号発生器１４の出力局部信号の周波数を、選出したい周波数帯域の中心に設定し、低域通過フィルタ２４，２５の遮断周波数ｆ_L を、前記選出したい周波数帯域の上限又は下限と中心周波数との間隔に設定すればよい。このようにして入力信号中の所望の周波数帯域のパワーを時間遅れを伴うことなく、またリプルの発生もなく得ることができる。
【００１１】
平衡混合器１２と１３を兼用して用いることもできる。この例を図２に図１に対応する部分に同一番号を付けて示す。この図２に示した例では入力信号ｆ（ｔ）がデジタル化され、デジタル処理により検波を行う場合である。入力信号ｆ（ｔ）は平衡混合器１２に入力され、平衡混合器１２内に加算部１８のみならず、減算部３１が設けられ、混合部１５の出力から混合部１７の出力が引算されてｆ（ｔ）×（ cosωｃｔ− sinωｃｔ）が出力され、低域通過フィルタ２５へ供給される。またこの例では低域通過フィルタ２４，２５としてそれぞれ低域通過フィルタ部２４ａと２４ｂの、２５ａと２５ｂとの各直列接続とされ、フィルタ部２４ｂ，２５ｂはそれぞれ遮断周波数が所望の値、つまりフィルタ２４，２５の遮断周波数ｆ_L とされ、フィルタ部２４ａ，２５ａはその遮断周波数が遮断周波数ｆ_L より高い値とされ、フィルタ部２４ａ，２５ａの通過信号周波数に応じて動作クロック周波数を低下する。このようにすることにより低域通過フィルタ２４，２５の構成規模を小さくすることができる。例えば、入力信号ｆ（ｔ）の周波数帯域が１００Ｈｚ〜１ＭＨｚとすると、入力信号ｆ（ｔ）に対する処理動作クロックの周波数は２ＭＨｚは必要であり、低域通過フィルタ２４，２５の遮断周波数を１００Ｈｚとすると、このフィルタをトランスバーサルフィルタで構成する場合、そのシフトレジスタの段数は最低でも１００Ｈｚの信号が入るだけ必要であるから２００００００Ｈｚ／１００Ｈｚ＝２００００のシフト段を必要とする。一方フィルタ部２４ａ，２５ａの遮断周波数を１０kＨｚとするとそのシフトレジスタの段数は２００００００Ｈｚ／１００００Ｈｚ＝２００となり、フィルタ部２４ｂ，２５ｂの入力信号の最高周波数は１０ｋＨｚであるから、その動作クロックの周波数は２０ｋＨｚでよく、この時、フィルタ部２４ｂ，２５ｂの遮断周波数１００Ｈｚに対し、必要とするシフト段数は２００００Ｈｚ／１００Ｈｚ＝２００となる。よってフィルタ部２４ａと２４ｂの２段構成とすることにより、シフト段の数に２００００から４００に減少することができ、デジタルフィルタの構成規模を著しく小さくすることができる。
【００１２】
上述した周波数選択性検波器により、入力信号ｆ（ｔ）の中心周波数ｆｃを中心として±ｆ_L（低域通過フィルタ２４、２５の遮断周波数）内の周波数成分のパワーが取り出せることを、電子計算機のシミュレーションにより確認した結果を以下に示す。
図３はその一例を示し、図３Ａは入力信号ｆ（ｔ）の周波数を９０Ｈｚから１４２Ｈｚに０．０１５Ｈｚ刻みで上げた波形を示し、図３Ｂは周波数ｆｃ＝１００Ｈｚの局部正弦波信号の波形を示し、これら信号を用い、ｆ_Lを３０Ｈｚとした場合の出力端子２９に得られる出力を図３Ｃに示す。つまり出力は９０Ｈｚ〜１３０Ｈｚで得られ、これらの帯域外ではレベルが低域通過フィルタの遮断特性に従って低下してゼロになる。図中９０Ｈｚより低い側で急にレベルが下がっているのは、デジタルフィルタ内にデータが入っていないためである。
【００１３】
図４においては、Ａは入力信号ｆ（ｔ）の周波数を９０Ｈｚから５６Ｈｚに０．０１Ｈｚ刻みで下げた波形を示し、Ｂは周波数が１００Ｈｚの局部正弦波信号の波形を示し、ｆ_Lを３０Ｈｚとした場合の出力端子２９の出力を図４Ｃに示す。この場合出力は９０Ｈｚ〜７０Ｈｚで得られていることがわかる。
図５にこの発明の周波数選択性検波器に位相検出機能をもたした例を示す。図５において図２と対応する部分に同一参照符号を付けて重複説明を省略する。この例では局部余弦信号 cosωｃｔ、局部正弦波信号 sinωｃｔの発生を波形メモリを利用した場合である。余弦波形が記憶された余弦波メモリ３７ｃと正弦波形が記憶された正弦波メモリ３７ｓが設けられる。位相設定器３４に局部信号の位相と対応した値が設定され、周波数設定器３５に局部信号の周波数と対応した値が設定される。累積加算器３６が動作クロックごとに位相設定器３４に設定された値を初期値として、周波数測定器３５に設定された値が累積加算される。累積加算器３６の各累積加算結果をアドレスとして余弦波メモリ３７ｃ及び正弦波メモリ３７ｓがそれぞれ読み出され、局部余弦信号 cosωｃｔと局部正弦信号 sinωｃｔが出力される。
【００１４】
この実施例では低域通過フィルタ２４及び２５の各出力が割算器５１へ供給され割算器５１において低域通過フィルタ２４の出力、つまり実数成分Ｒｅａｌ（ｔ）で低域通過フィルタ２５の出力、つまり虚数成分Ｉｍａｇ（ｔ）が割算され、その割算結果Ｉｍａｇ（ｔ）／Ｒｅａｌ（ｔ）が逆正接器５２に入力され、逆正接θ＝ tan^-1（Ｉｍａｇ（ｔ）／Ｒｅａｌ（ｔ））が出力される。この逆正接器５２としては関数表をメモリに記憶しておき、Ｉｍａｇ（ｔ）／Ｒｅａｌ（ｔ）によりそのメモリを読み出して入力信号ｆ（ｔ）の位相角θを出力するようにすることができる。このようにして、入力信号ｆ（ｔ）のクロックのタイミングでその入力信号ｆ（ｔ）の瞬時位相を出力することができる。
【００１５】
この例では加算器２８の出力を開平器５３で平方根ｒが求められて出力される。この平方根ｒを求めることも、開平関数をメモリに記憶しておき、そのメモリを加算器２８の出力で読み出すことによりその平方根ｒを得るようにすることができる。
この構成によれば、インピーダンス分析器に利用することができる。図５中に示すように端子５４から周波数設定器３５に、局部信号 cosωｃｔ・ sinωｃｔの周波数を掃引するような値を逐次設定し、余弦波メモリ３７ｃからの cosωｃｔを必要に応じて増幅器５５を通じて、測定対象物（ＤＵＴ）５６へ供給し、測定対象物５６の出力をＡ／Ｄ変換器５７によりデジタル信号に変換して、混合器１５，１７へ供給する。この例では各部がデジタル処理構成とされてた場合で混合器１５，１７はデジタル乗算器とされる。増幅器５５からの交流電圧の印加により、測定対象物５６のインピーダンスＺに応じた交流電流が出力され、その交流電流が電圧値に変換され、アナログデジタル変換され、周波数選択性検波がなされる。開平器５３の出力はインピーダンスＺ＝ｒ（ cosθ＋ｊ sinθ）のベクトルの大きさｒ＝√（ sin²θ＋ cos²θ）が得られ、逆正接器５２から位相θ＝ｔ^-1（ｒ sinθ／ｒ cosθ）が求まる。周波数設定器３５に設定する周波数値を順次変化させ、測定対象物５６に印加することにより、複素平面上に図６に示すようなインピーダンス特性曲線を得ることができる。
【００１６】
次に上述したこの発明による周波数選択性検波器を用いたウェーブレット変換器について説明する。この説明に先立ちウェーブレット変換グリッドについて述べる。例えば図７Ａに示す基準波形（マザーウェーブレット）をウェーブレット変換した結果、図７Ｂに示すように周波数成分ｆ₁ 〜ｆ₂ のウェーブレットと、周波数成分ｆ₂ 〜ｆ₃ のウェーブレットと、周波数成分ｆ₃ 〜ｆ₄ のウェーブレットが得られたとする。ウェーブレット変換数値表は、例えば図７Ｃに示すようになる。図７Ｃは図７Ｂと対応させていない。この例では最も周波数が低い成分ｆ₁ 〜ｆ₂ は１波数しか存在しない場合で、従って変換フレーム長はｆ₁ 〜ｆ₂ の成分のウェーブレットの１周期と一致する。そして、そのｆ₁ 〜ｆ₂ 成分の振幅は５であることを示している。ｆ₂ 〜ｆ₃ の成分は変換フレームの後半にウェーブレットが１波数存在し、その振幅が１０であること、ｆ₃ 〜ｆ₄ の成分は変換フレームの中間部に１波数存在し、その振幅が２０であること、ｆ₅ 〜ｆ₆ の成分については、変換フレームの前半部で１波数分の無存在の後、２波数連続したウェーブレットが存在し、それぞれの振幅が２０と７０であることを示している。以下同様である。このようにウェーブレット変換数値表は、各周波数帯ごとに時間軸方向において、その周期で分割されてグリッドの目とされ、ウェーブレットが存在するグリッドの目にはその振幅値が記入されたものである。更にウェーブレット変換グリッドとしては図７Ｄに示すように、ウェーブレットが存在するグリッドの目には１を、存在しないグリッドの目には０を記入したウェーブレット変換グリッドを用いる場合もある。
【００１７】
図８にウェーブレット変換器として図７Ｄに示すようなウェーブレット変換グリッドを作る場合を示す。つまり入力端子３１よりの入力信号は複数の検波器３２₁ 〜３２_n に供給される。これら検波器３２₁ 〜３２_n は図１又は図２に示したような周波数選択性検波器であって、局部信号発生器３３₁ 〜３３_n から、それぞれ設定された周波数の局部正弦波信号 sinω₁ ｔ〜 sinω_n ｔと局部余弦波信号 cosω₁ ｔ〜 cosω_n ｔが検波器３２₁ 〜３２_n へそれぞれ供給される。局部信号発生器３３₁ は位相設定器３４₁ に設定された値を初期値として、周波数設定器３５₁ に設定された値が累積加算器３６₁ でクロックごと累積加算され、その累積加算結果をアドレスとして正弦波メモリ３７₁ から正弦波信号と余弦波信号とが読み出される。局部信号発生器３３₂ 〜３３_n も同様に構成される。
【００１８】
また各検波器３２₁ 〜３２_n にはそれぞれその検波すべき周波数帯域ｆ₁ 〜ｆ₂ ，ｆ₂ 〜ｆ₃ ，ｆ₃ 〜ｆ₄ ，…，ｆ_n 〜ｆ_n+1 の中心周波数の局部正弦波信号と局部余弦波信号とが供給される。また各検波器３２₁ 〜３２_n の各低域通過フィルタの遮断周波数として、その検波すべき周波数帯域の中心周波数とその上限（又は下限）周波数との間隔値が設定される。
各検波器３２₁…３２_n から入力信号中の各周波数帯域ｆ₁ 〜ｆ₂ ，…，ｆ_n
〜ｆ_n+1 のパワーが検波される。この実施例では、１つの周波数選択性検波器の出力により、他の周波数選択性検波器の出力を正規化した場合である。この場合、検波出力が常に得られる検波器の出力を基準とする。または図７Ａに示した基準波形（マザーウェーブレット）の場合、そのウェーブレット中の周期が最も長い成分、図７Ｂの場合は周波数ｆ₁〜ｆ₂を検波する検波器出力、従って通常は最も低い周波数成分を検波する検波器３２₁の出力を基準として正規化を行う。
【００１９】
検波器３２₁の出力は平均回路６１₁で基準波形中の最も長い波形の成分の長さ（１フレーム）分のサンプルの平均値が求められて比較器３８₁へ供給される。他の検波器３２₂〜３２_nの各出力においてはその出力が平均回路６１₂〜６１_nでそれぞれ１／２フレーム〜１／ｎフレームずつのサンプルの平均値が求められ、これら平均回路６１₂〜６１_nの各出力平均値は、平均回路６１₁の出力平均値により、割算器６２₂〜６２₃でそれぞれ割算されてそれぞれ比較器３８₂〜３８_nへ供給される。
【００２０】
これら検波器３２₁の出力で正規化された検波器３２₁〜３２₂の出力は比較器３８₁〜３８_nで基準レベル設定器３９₁ 〜３９_n の基準レベルと比較される。基準レベル設定器３９₁ 〜３９_n の各基準レベルはその周波数帯域にウェーブレットがあるか否かを検出するため、同一の大きさとしてもよい。各比較器３８₁ 〜３８_n の出力は記憶テーブル４１の各記憶部４１₁ 〜４１_n に記憶される。各記憶部４１₁ 〜４１_n はそれぞれ比較器３８₁ 〜３８_n の出力が順次時系列的に記憶され、周波数帯域ｆ₁ 〜ｆ₂ の検波結果が得られるには時間１／ｆ₁ がかかりこの時間が変換フレーム長であり、この変換フレームに対し、比較器３８₁ の最終の比較結果が記憶部４１₁ に１つ記憶され、記憶部４１₂ には比較器３８₁ の比較結果が変換フレーム長の１／２経過するごとに記憶され、つまり、直列に２つの比較結果が記憶され、以下同様にして、記憶部４１_n には、比較器３８_n の比較結果が変換フレーム長の１／ｎごとに直列に記憶される。このようにして記憶テーブル４１には入力信号ｆ（ｔ）のウェーブレット変換グリッドが記憶される。
【００２１】
各ウェーブレットを波形として記憶テーブル４１に記憶する場合は、各平均回路６１₁〜６１_nの各出力を割算器６２₂〜６２_nで正規化し、更に図中に破線で示すように比較器３８₁〜３８_nを通すことなく、記憶テーブル４１へ供給すればよい。また常に一定の基準値に対する正規化を行う場合は、破線枠で示すように、平均回路６１₁の出力を割算器６２₁において外部から設定した基底レベルで割算し、この割算結果で各割算器６２₁〜６２_nにおいて割算を行えばよい。
【００２２】
入力信号ｆ（ｔ）中に予め決めた基準波形（マザーウェーブレット）が存在するかを検出するためには、その基準波形の各ウェーブレットが存在する周波数帯域について入力信号を検波するように検波器３２₁ 〜３２_n の検波中心周波数と、低域通過フィルタの遮断特性を設定すればよい。このようにして得られる記憶テーブル４１の各１／ｎフレーム長ごとの記憶内容が、目的の基準波形のウェーブレット変換グリッドの内容と一致するかを調べ一致が検出されたら、その時の入力信号ｆ（ｔ）は基準波形であると判定できる。なおこの場合、基準波形の各ウェーブレットのパワーに応じて、基準レベル設定器３９₁ 〜３９_n に設定する基準レベルを異ならせることにより、より正確に、入力信号ｆ（ｔ）の基準波形を検出することができる。
【００２３】
このように入力信号ｆ（ｔ）から基準波形を検出する場合の選出中心周波数ｆｃと解析分解能δとを決めると、各検波器に設定する低域通過フィルタの遮断周波数は例えば図９に示すようになる。
【００２４】
【発明の効果】
以上述べたようにこの発明の周波数選択性検波器によれば、ダブル平衡混合器構成とすることにより、その局部正弦波信号及び局部余弦波信号の周波数と、低域通過フィルタの遮断周波数を設定することにより入力信号中の目的とする周波数帯域の成分のパワーを、入力信号の位相に影響されることなく、遅延をともなうこともなく実時間で検波出力として得ることができ、かつリプルの発生がない出力が得られる。
【００２５】
またこの発明の周波数選択性検波器を用いることにより入力信号を実時間でウェーブレットに変換することができる。特に０，１をパターン化する場合は、基準波形（マザーウェーブレット）との比較を簡単に行うことができ、入力信号中から特定の波形を検出することができる。また先に述べたように検波出力を正規化する場合は入力信号の脈動による不安定が解消され、それだけ正確なウェーブレットを求めることができる。
【図面の簡単な説明】
【図１】この発明による検波器の実施例を示すブロック図。
【図２】この発明による検波器の他の実施例を示すブロック図。
【図３】この発明の検波器の周波数選択特性の電子計算機シミュレーション結果を示す図。
【図４】この発明の検波器の周波数選択特性の電子計算機シミュレーションの他の結果を示す図。
【図５】この発明の検波器において入力信号の瞬時位相を検出可能とした例及びインピーダンス測定に適用した例を示す図。
【図６】インピーダンス測定例を示す図。
【図７】ウェーブレット変換と、そのパターン化された変換グリッドの例を説明するための図。
【図８】この発明によるウェーブレット変換器の実施例を示すブロック図。
【図９】ウェーブレット変換器における各検波器の設定周波数と解析分解能と、低域通過フィルタの設定遮断周波数との例を示す図。

Claims

入力信号ｆ（ｔ）と、選択したい角周波数ωｃの局部余弦波信号及び局部正弦波信号とを入力して、これら入力信号ｆ（ｔ）と局部余弦波信号及び局部正弦波信号とをそれぞれ乗算して、加算して複素共役関係にあるｆ（ｔ）×（ cosωｃｔ＋ sinωｃｔ）とｆ（ｔ）×（ cosωｃｔ− sinωｃｔ）を出力する平衡混合手段と、
上記ｆ（ｔ）×（ cosωｃｔ＋ sinωｃｔ）が供給される第１低域通過フィルタと、
上記ｆ（ｔ）×（ cosωｃｔ− sinωｃｔ）が供給される第２低域通過フィルタと、
上記第１低域通過フィルタの出力が入力され、その入力を２乗する第１の２乗器と、
上記第２低域通過フィルタの出力が入力され、その入力を２乗する第２の２乗器と、
上記第１の２乗器の出力と上記第２の２乗器の出力とを加算して検波出力として出力する加算器と
を備える周波数選択性検波器。
請求項１の検波器において、
上記平衡混合手段は、上記入力信号と上記局部余弦波信号を乗算する第１乗算器と、上記入力信号と上記局部正弦波信号を乗算する第２乗算器と、上記第１乗算器の出力と上記第２乗算器の出力とを加算する加算器と、上記第１乗算器の出力から上記第２乗算器の出力を減算する減算器とよりなることを特徴とする周波数選択性検波器。
請求項１又は２記載の検波器において、
上記入力信号はデジタル信号であって、上記平衡混合器、上記第１低域通過フィルタ、上記第２低域通過フィルタ、上記加算器はそれぞれデジタル処理手段で構成され、
上記第１低域通過フィルタ及び上記第２低域通過フィルタはそれぞれ複数の低域通過フィルタ段の縦続段よりなり、後段の低域通過フィルタ段程、遮断周波数が低く、かつ動作クロック周波数が低くされていることを特徴とする周波数選択性検波器。
請求項１乃至３の何れかに記載の検波器において、
上記第１低域通過フィルタの出力及び上記第２低域通過フィルタの出力が入力され、上記第１低域通過フィルタの出力で上記第２低域通過フィルタの出力を割算する割算器と、
上記割算器の割算結果が入力され、その割算結果の逆正接を上記入力信号ｆ（ｔ）の位相として出力する逆正接器と、
を備えることを特徴とする周波数選択性検波器。
入力信号がそれぞれ供給され、各周波数帯域と対応し、その各中心周波数の局部余弦波信号及び局部正弦波信号がそれぞれ供給され、周波数帯域幅と対応した遮断周波数に低域通過フィルタが設定されている上記請求項１乃至３の何れかに記載の複数の周波数選択性検波器と、
これら周波数選択性検波器の出力を、その検波器の上記中心周波数に基づき周波数軸上に配列し、各検波器から順次出力される系列を時間軸上に配列したウェーブレット変換グリッドを作るグリッド作成部とよりなるウェーブレット変換器。
請求項５記載の変換器において、
上記各周波数選択性検波器の出力と基準レベルとを比較して２値の何れかの値を出力して上記ウェーブレット変換器へ供給する複数の比較を備えることを特徴とするウェーブレット変換器。
請求項５又は６記載の変換器において、
上記周波数選択性検波器の１つの出力により、他の上記周波数選択性検波器の出力を正規化して対応する上記比較器へ供給する正規化手段とを備えることを特徴とするウェーブレット変換器。