JP3257769B2 - Ａｄ変換器の評価装置 - Google Patents
Ａｄ変換器の評価装置Info
- Publication number
- JP3257769B2 JP3257769B2 JP25356597A JP25356597A JP3257769B2 JP 3257769 B2 JP3257769 B2 JP 3257769B2 JP 25356597 A JP25356597 A JP 25356597A JP 25356597 A JP25356597 A JP 25356597A JP 3257769 B2 JP3257769 B2 JP 3257769B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- sine wave
- converter
- evaluation device
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、半導体集積回路
やそれらを組み合わせて実現したアナログ信号をデジタ
ル信号に変換するＡＤ変換器の有効ビット数を評価する
性能評価装置に関する。
やそれらを組み合わせて実現したアナログ信号をデジタ
ル信号に変換するＡＤ変換器の有効ビット数を評価する
性能評価装置に関する。
【０００２】
【従来の技術】ＡＤ変換器（以下ＡＤＣと記す）の性能
を評価する方法は、静的特性評価法と動的特性評価法に
わけられる。静的特性評価法では、精密な直流電圧を被
試験対象（ＤＵＴ）であるＡＤＣへ印加し、応答を観測
しコンピュータなどで微分直線性誤差 Differential no
nliniarity（ＤＮＬ）などをもちいて“実際のＡＤＣの
遷移電圧と理想ＡＤＣの遷移電圧の差”を推定する手法
である。ここで、ＤＮＬとは、隣り合う量子化コードを
出力させるアナログ信号の上限振幅の差（実際のステッ
プ幅）を１ＬＳＢに対応する理想ステップ幅と比較した
ものであり、ある特定のコードに依存する局在した欠陥
を検出できる。すなわち、ＡＤＣのＤＮＬは ＤＮＬ＝Ａin（Ｑm+1 ）−Ａin（Ｑm ）−１［ＬＳＢ］ （１） と定義される。ここで、Ｑm+1 とＱm は２つの隣り合う
量子化コードである。Ａ in（Ｑn ）は、量子化コードＱ
n に対応するアナログの入力信号の振幅の上限である。
たとえば、すべての‘隣り合う遷移振幅間の差’が一定
で、１ＬＳＢに対応するステップサイズと等しければ、
ＤＮＬはゼロとなる。しかし、静的特性評価法では、印
加する信号の周波数に依存する被試験対象ＡＤＣの非線
形性を測定できない。
を評価する方法は、静的特性評価法と動的特性評価法に
わけられる。静的特性評価法では、精密な直流電圧を被
試験対象（ＤＵＴ）であるＡＤＣへ印加し、応答を観測
しコンピュータなどで微分直線性誤差 Differential no
nliniarity（ＤＮＬ）などをもちいて“実際のＡＤＣの
遷移電圧と理想ＡＤＣの遷移電圧の差”を推定する手法
である。ここで、ＤＮＬとは、隣り合う量子化コードを
出力させるアナログ信号の上限振幅の差（実際のステッ
プ幅）を１ＬＳＢに対応する理想ステップ幅と比較した
ものであり、ある特定のコードに依存する局在した欠陥
を検出できる。すなわち、ＡＤＣのＤＮＬは ＤＮＬ＝Ａin（Ｑm+1 ）−Ａin（Ｑm ）−１［ＬＳＢ］ （１） と定義される。ここで、Ｑm+1 とＱm は２つの隣り合う
量子化コードである。Ａ in（Ｑn ）は、量子化コードＱ
n に対応するアナログの入力信号の振幅の上限である。
たとえば、すべての‘隣り合う遷移振幅間の差’が一定
で、１ＬＳＢに対応するステップサイズと等しければ、
ＤＮＬはゼロとなる。しかし、静的特性評価法では、印
加する信号の周波数に依存する被試験対象ＡＤＣの非線
形性を測定できない。
【０００３】一方、動的特性評価法は、被試験対象ＡＤ
Ｃへ周期信号を印加し、応答を観測し、コンピュータな
どで“実際のＡＤＣの遷移電圧と理想ＡＤＣの遷移電圧
の差”を推定する手法である。この手法の長所は、被試
験対象ＡＤＣの実動作に近い特性を推定できることであ
る。特に、サイン波を入力信号として利用する動的特性
評価法としては、つぎのヒストグラム法、ＦＦＴ法、カ
ーブ・フィット法が知られている。 （ａ）ヒストグラム法では、応答のデジタル波形から各
コードに対するヒストグラムをもとめる。つぎに、実際
のＡＤＣのヒストグラムと理想ＡＤＣのヒストグラムの
差をもとめ、さらに理想ＡＤＣのヒストグラムで除し、
ＤＮＬを推定する。ここで、ヒストグラムの差を理想Ａ
ＤＣのヒストグラムで規格化するのは、サイン波のヒス
トグラムが一様分布でないからである。 （ｂ）ＦＦＴ法では、応答のデジタル信号をＦＦＴ（高
速フーリエ変換）などによりフーリエ変換し、周波数領
域で信号（すなわち‘印加したサイン波の周波数のスペ
クトラム’）と雑音（すなわち‘量子化雑音のスペクト
ル’あるいは‘印加サイン波の周波数以外のスペクトル
の和’）に分離し、信号対雑音比（ＳＮＲ）をもとめ
る。
Ｃへ周期信号を印加し、応答を観測し、コンピュータな
どで“実際のＡＤＣの遷移電圧と理想ＡＤＣの遷移電圧
の差”を推定する手法である。この手法の長所は、被試
験対象ＡＤＣの実動作に近い特性を推定できることであ
る。特に、サイン波を入力信号として利用する動的特性
評価法としては、つぎのヒストグラム法、ＦＦＴ法、カ
ーブ・フィット法が知られている。 （ａ）ヒストグラム法では、応答のデジタル波形から各
コードに対するヒストグラムをもとめる。つぎに、実際
のＡＤＣのヒストグラムと理想ＡＤＣのヒストグラムの
差をもとめ、さらに理想ＡＤＣのヒストグラムで除し、
ＤＮＬを推定する。ここで、ヒストグラムの差を理想Ａ
ＤＣのヒストグラムで規格化するのは、サイン波のヒス
トグラムが一様分布でないからである。 （ｂ）ＦＦＴ法では、応答のデジタル信号をＦＦＴ（高
速フーリエ変換）などによりフーリエ変換し、周波数領
域で信号（すなわち‘印加したサイン波の周波数のスペ
クトラム’）と雑音（すなわち‘量子化雑音のスペクト
ル’あるいは‘印加サイン波の周波数以外のスペクトル
の和’）に分離し、信号対雑音比（ＳＮＲ）をもとめ
る。
【０００４】即ち図１７Ａに示すようにサイン波発生器
１１からのサイン波形信号が低域通過フィルタ１２によ
り、不要成分が除去され、標本化保持回路１３で周期的
に標本化保持されて被試験ＡＤＣ１４へ供給され、その
ＡＤＣ１４の出力はＦＦＴ１５で周波数領域に変換さ
れ、ＳＮＲ評価器１６で図１７Ｂに示すようなＦＦＴの
結果から印加サイン波信号成分Ｇss（ｆo ）を、雑音成
分Σf Ｇnn（ｆ）（ただしｆ≠ｆo ）で割算した値Ｓ
ＮＲを求める。
１１からのサイン波形信号が低域通過フィルタ１２によ
り、不要成分が除去され、標本化保持回路１３で周期的
に標本化保持されて被試験ＡＤＣ１４へ供給され、その
ＡＤＣ１４の出力はＦＦＴ１５で周波数領域に変換さ
れ、ＳＮＲ評価器１６で図１７Ｂに示すようなＦＦＴの
結果から印加サイン波信号成分Ｇss（ｆo ）を、雑音成
分Σf Ｇnn（ｆ）（ただしｆ≠ｆo ）で割算した値Ｓ
ＮＲを求める。
【０００５】故障のためにＡＤＣ１４の量子化雑音が大
きくなると、信号対雑音比ＳＮＲは小となり、ＡＤＣ１
４の全ビット数のうち量子化雑音の影響をうけるビット
数も大きくなる。したがって、観測した信号対雑音比か
ら被試験対象ＡＤＣの有効ビット数（Effective Number
of Bits ENOB)を推定できる。 ＥＮＯＢ＝（ＳＮＲ［ｄＢ］−１．７６）／６．０２［bits］ （２） このとき、サイン波の周波数ｆo を変えることにより、
有効ビット数の周波数依存性を測定できる。 （ｃ）サイン波によるカーブ・フィット法では、サンプ
ルしたデジタル信号と理想サイン波の間の２乗誤差を最
小になるように、理想サイン波のパラメータ（すなわち
周波数、位相、振幅、オフセット）を決める。このよう
にしてもとめたｒｍｓ誤差を、同じビット数の理想的Ａ
ＤＣの誤差と比較することにより有効ビット数を推定す
る。
きくなると、信号対雑音比ＳＮＲは小となり、ＡＤＣ１
４の全ビット数のうち量子化雑音の影響をうけるビット
数も大きくなる。したがって、観測した信号対雑音比か
ら被試験対象ＡＤＣの有効ビット数（Effective Number
of Bits ENOB)を推定できる。 ＥＮＯＢ＝（ＳＮＲ［ｄＢ］−１．７６）／６．０２［bits］ （２） このとき、サイン波の周波数ｆo を変えることにより、
有効ビット数の周波数依存性を測定できる。 （ｃ）サイン波によるカーブ・フィット法では、サンプ
ルしたデジタル信号と理想サイン波の間の２乗誤差を最
小になるように、理想サイン波のパラメータ（すなわち
周波数、位相、振幅、オフセット）を決める。このよう
にしてもとめたｒｍｓ誤差を、同じビット数の理想的Ａ
ＤＣの誤差と比較することにより有効ビット数を推定す
る。
【０００６】サイン波などのアナログ信号を発生する手
段については、たとえば、LawrenceR. Rabiner, Bernar
d Gold, Theory and Application of Digital Signal P
rocessing, Prentice-Hall, 1975 の9.12 Hardware rea
lization of a Digital Frequency Synthesizerに詳し
く説明されている。
段については、たとえば、LawrenceR. Rabiner, Bernar
d Gold, Theory and Application of Digital Signal P
rocessing, Prentice-Hall, 1975 の9.12 Hardware rea
lization of a Digital Frequency Synthesizerに詳し
く説明されている。
【０００７】
（ａ）ヒストグラム法をもちいて高い精度でＤＮＬを推
定しようとすると、非常に長い測定時間を必要とする。
たとえば、８ビットのＡＤＣのＤＮＬを、９９％の信頼
度をもって区間幅０．０１ビットで推定できるには、２
６８０００サンプル必要である。１２ビットのＡＤＣに
なると、４２０００００サンプル必要となる［Joey Doe
rnberg, Hae-Seung Lee, David A. Hodges, 1984］．ま
た、被試験対象のＡＤＣがヒステリシスをもつと、故障
があってもヒストグラム法では検出できない可能性があ
る。ここで入力信号があるレベルを正の傾きでクロス
（横切る）ときには対応するコード幅が拡がり（観測度
数が大きくなり）、逆に入力信号があるレベルを負の傾
きでクロスするときには対応するコード幅が縮む（観測
度数が小となり）と仮定する。ヒストグラム法では入力
信号の変化の方向を区別しないで、正の傾きの度数も負
の傾きの度数も観測度数に加算する。この結果、度数の
大小は打ち消し合いコード幅は故障のない理想ＡＤＣに
近い値となってしまう［Ray K. Ushani, 1991 ］．この
手法で推定できるＤＮＬは、ある出力コード幅の平均値
の差を、１ＬＳＢに対応する理想ステップ幅と比べたも
のである。さらに、入力のサイン波の周波数とＡＤＣの
サンプリング周波数は、非整数倍の関係でなければなら
ない［Joey Doernberg, Hae-Seung Lee, David A. Hodg
es,1984］． （ｂ）ＦＦＴをもちいた有効ビット数推定法の課題を説
明する。ＦＦＴ法をもちいて被試験対象ＡＤＣの雑音ス
ペクトラムを正確に観測するには、基準化標準誤差ε
［Ｇ＾aa］≒１／√Ｎを十分小とする必要がある［J.
S. Bendat and A. G.Piersol, 1986］．すなわちサンプ
ル数Ｎを大きくしなければならない。サンプル数を４倍
とするとノイズレベルは６ｄＢ小となる。またＦＦＴの
計算にはＮlog2（Ｎ／２）−４回の実数乗算、（３／
２）Ｎ（log2Ｎ＋１）−１２回の実数加算を必要とす
る。
定しようとすると、非常に長い測定時間を必要とする。
たとえば、８ビットのＡＤＣのＤＮＬを、９９％の信頼
度をもって区間幅０．０１ビットで推定できるには、２
６８０００サンプル必要である。１２ビットのＡＤＣに
なると、４２０００００サンプル必要となる［Joey Doe
rnberg, Hae-Seung Lee, David A. Hodges, 1984］．ま
た、被試験対象のＡＤＣがヒステリシスをもつと、故障
があってもヒストグラム法では検出できない可能性があ
る。ここで入力信号があるレベルを正の傾きでクロス
（横切る）ときには対応するコード幅が拡がり（観測度
数が大きくなり）、逆に入力信号があるレベルを負の傾
きでクロスするときには対応するコード幅が縮む（観測
度数が小となり）と仮定する。ヒストグラム法では入力
信号の変化の方向を区別しないで、正の傾きの度数も負
の傾きの度数も観測度数に加算する。この結果、度数の
大小は打ち消し合いコード幅は故障のない理想ＡＤＣに
近い値となってしまう［Ray K. Ushani, 1991 ］．この
手法で推定できるＤＮＬは、ある出力コード幅の平均値
の差を、１ＬＳＢに対応する理想ステップ幅と比べたも
のである。さらに、入力のサイン波の周波数とＡＤＣの
サンプリング周波数は、非整数倍の関係でなければなら
ない［Joey Doernberg, Hae-Seung Lee, David A. Hodg
es,1984］． （ｂ）ＦＦＴをもちいた有効ビット数推定法の課題を説
明する。ＦＦＴ法をもちいて被試験対象ＡＤＣの雑音ス
ペクトラムを正確に観測するには、基準化標準誤差ε
［Ｇ＾aa］≒１／√Ｎを十分小とする必要がある［J.
S. Bendat and A. G.Piersol, 1986］．すなわちサンプ
ル数Ｎを大きくしなければならない。サンプル数を４倍
とするとノイズレベルは６ｄＢ小となる。またＦＦＴの
計算にはＮlog2（Ｎ／２）−４回の実数乗算、（３／
２）Ｎ（log2Ｎ＋１）−１２回の実数加算を必要とす
る。
【０００８】ＡＤＣは、入力信号の振幅に対応してアナ
ログ信号をデジタルの出力コードへ変換する。このＡＤ
Ｃの変換特性を評価するとき、出力信号をフーリエ変換
する方法をもちいても、それぞれの出力コードにローカ
ライズしている局所的に存在している非理想性を分離す
ることはできない。というのは、異なるコードにある欠
陥は、雑音としてｒｍｓ誤差に加算されてしまう。すな
わち、欠陥の間に相関がなく影響をあたえるコードが異
なっても、“同じコードにコヒーレントに影響をあたえ
る雑音の一部”として欠陥を評価してしまう。この結
果、有効ビット数を過小評価する可能性がある［Robert
E. Leonard Jr. ］．同時に、有効ビット数を小さくす
る要因（ＤＮＬ，積分直線性誤差 Integral nonliniari
ty(INL),アパーチャ・ジッタ，ノイズ）を個別に解析で
きない。すなわち、この手法で推定できる有効ビット数
は、各出力コードに対応する瞬時値ではなく、出力コー
ド全体にわたる平均値である。さらに、入力サイン波の
周波数とＡＤＣのサンプリング周波数を非整数倍の関係
にして、量子化誤差をランダマイズする必要がある［Pl
assche, 1994］． （ｃ）最後に、カーブ・フィッティング法の課題を説明
する。この手法では理想サイン波のパラメータを最小２
乗法によって推定する必要がある。（１）理想サイン波
の周波数の推定には、仮定している単一周波数について
のみフーリエ変換をおこない、パワーをもとめる。この
パワーが極大になったとき、周波数が推定される。少な
くとも３回周波数推定をおこなわないと、極大値をみつ
けられない。したがって９Ｎ回の実数乗算、６Ｎ−３回
の実数加算をおこなう必要がある。（２）位相の推定に
は２Ｎ回の実数乗算、２Ｎ−２回の実数加算、１回の実
数除算と１回の逆正接計算が必要である。（３）振幅の
推定には２Ｎ回の実数乗算、２Ｎ−２回の実数加算、１
回の実数除算が必要である。
ログ信号をデジタルの出力コードへ変換する。このＡＤ
Ｃの変換特性を評価するとき、出力信号をフーリエ変換
する方法をもちいても、それぞれの出力コードにローカ
ライズしている局所的に存在している非理想性を分離す
ることはできない。というのは、異なるコードにある欠
陥は、雑音としてｒｍｓ誤差に加算されてしまう。すな
わち、欠陥の間に相関がなく影響をあたえるコードが異
なっても、“同じコードにコヒーレントに影響をあたえ
る雑音の一部”として欠陥を評価してしまう。この結
果、有効ビット数を過小評価する可能性がある［Robert
E. Leonard Jr. ］．同時に、有効ビット数を小さくす
る要因（ＤＮＬ，積分直線性誤差 Integral nonliniari
ty(INL),アパーチャ・ジッタ，ノイズ）を個別に解析で
きない。すなわち、この手法で推定できる有効ビット数
は、各出力コードに対応する瞬時値ではなく、出力コー
ド全体にわたる平均値である。さらに、入力サイン波の
周波数とＡＤＣのサンプリング周波数を非整数倍の関係
にして、量子化誤差をランダマイズする必要がある［Pl
assche, 1994］． （ｃ）最後に、カーブ・フィッティング法の課題を説明
する。この手法では理想サイン波のパラメータを最小２
乗法によって推定する必要がある。（１）理想サイン波
の周波数の推定には、仮定している単一周波数について
のみフーリエ変換をおこない、パワーをもとめる。この
パワーが極大になったとき、周波数が推定される。少な
くとも３回周波数推定をおこなわないと、極大値をみつ
けられない。したがって９Ｎ回の実数乗算、６Ｎ−３回
の実数加算をおこなう必要がある。（２）位相の推定に
は２Ｎ回の実数乗算、２Ｎ−２回の実数加算、１回の実
数除算と１回の逆正接計算が必要である。（３）振幅の
推定には２Ｎ回の実数乗算、２Ｎ−２回の実数加算、１
回の実数除算が必要である。
【０００９】被試験対象のＡＤＣの動作が正常動作から
大きく隔たっているときや、ＡＤＣからのデジタル波形
のサンプル数が小さいときには、サイン波のパラメータ
を変えて２乗誤差を計算しても、２乗誤差がある一定値
に近づかない。すなわち、誤差が収束せずに発散してし
まう。たとえば周波数推定値の分散は１／Ｎ3 に比例す
るから、分散を小さくするには４０９６以上の十分大き
なサンプル数が必要である。この手法で推定できる有効
ビット数も、出力コード全体にわたる平均値に対応す
る。この結果、有効ビット数を小さくする要因（高調波
ひずみ、ノイズ、アパーチャ・ジッタ）を個別に解析で
きない。さらに、入力のサイン波の周波数とＡＤＣのサ
ンプリング周波数は、非整数倍の関係でなければならな
い。サンプリング周波数が入力のサイン波の周波数の整
数倍であると、入力信号がサンプリングにコヒーレント
になる。この結果、ある特定の量子化レベルのみ試験す
ることになってしまう［Ray K Ushani, 1991］．従来の
ＡＤＣの動的特性を評価する方法の課題をつぎにまとめ
る。どの手法でも推定するＤＮＬや有効ビット数は、瞬
時値でなく平均値である。このため、複合した故障要因
を独立に推定するのは困難である。サイン波を入力信号
として利用するＡＤＣの有効ビット数推定法では、入力
サイン波の周波数とＡＤＣのサンプリング周波数を非整
数倍の関係にしなければならない。このため、任意の周
波数を試験周波数に選択できない。さらに、どの手法も
非常に多いサンプルが必要である。サンプル数を５１２
とすると、必要な計算量は、 ＦＦＴ法 ４０９２ 実数乗算， ７６６８ 実数加算 カーブフィット法 ６６５６ 実数乗算， ４０９２ 実数加算 となる。
大きく隔たっているときや、ＡＤＣからのデジタル波形
のサンプル数が小さいときには、サイン波のパラメータ
を変えて２乗誤差を計算しても、２乗誤差がある一定値
に近づかない。すなわち、誤差が収束せずに発散してし
まう。たとえば周波数推定値の分散は１／Ｎ3 に比例す
るから、分散を小さくするには４０９６以上の十分大き
なサンプル数が必要である。この手法で推定できる有効
ビット数も、出力コード全体にわたる平均値に対応す
る。この結果、有効ビット数を小さくする要因（高調波
ひずみ、ノイズ、アパーチャ・ジッタ）を個別に解析で
きない。さらに、入力のサイン波の周波数とＡＤＣのサ
ンプリング周波数は、非整数倍の関係でなければならな
い。サンプリング周波数が入力のサイン波の周波数の整
数倍であると、入力信号がサンプリングにコヒーレント
になる。この結果、ある特定の量子化レベルのみ試験す
ることになってしまう［Ray K Ushani, 1991］．従来の
ＡＤＣの動的特性を評価する方法の課題をつぎにまとめ
る。どの手法でも推定するＤＮＬや有効ビット数は、瞬
時値でなく平均値である。このため、複合した故障要因
を独立に推定するのは困難である。サイン波を入力信号
として利用するＡＤＣの有効ビット数推定法では、入力
サイン波の周波数とＡＤＣのサンプリング周波数を非整
数倍の関係にしなければならない。このため、任意の周
波数を試験周波数に選択できない。さらに、どの手法も
非常に多いサンプルが必要である。サンプル数を５１２
とすると、必要な計算量は、 ＦＦＴ法 ４０９２ 実数乗算， ７６６８ 実数加算 カーブフィット法 ６６５６ 実数乗算， ４０９２ 実数加算 となる。
【００１０】この発明の第１の目的は、複合した故障要
因を独立にあつかえる瞬時有効ビット数推定を可能とす
るＡＤ変換器の評価装置を提供することである。この発
明の第２の目的は、試験周波数を任意に選択できるＡＤ
変換器の有効ビット数評価装置を提供することである。
この発明の第３の目的は、簡単なハードウェアで実現で
きる有効ビット数評価装置を提供することである。
因を独立にあつかえる瞬時有効ビット数推定を可能とす
るＡＤ変換器の評価装置を提供することである。この発
明の第２の目的は、試験周波数を任意に選択できるＡＤ
変換器の有効ビット数評価装置を提供することである。
この発明の第３の目的は、簡単なハードウェアで実現で
きる有効ビット数評価装置を提供することである。
【００１１】この発明の第４の目的は、試験時間を長く
しなくても高い測定精度で有効ビット数推定を可能とす
るＡＤ変換器の評価装置を提供することである。この発
明の第５の目的は、時間−瞬時有効ビット数を観測でき
るＡＤ変換器の評価装置を提供することである。
しなくても高い測定精度で有効ビット数推定を可能とす
るＡＤ変換器の評価装置を提供することである。この発
明の第５の目的は、時間−瞬時有効ビット数を観測でき
るＡＤ変換器の評価装置を提供することである。
【００１２】
Ａ．瞬時振幅計算手段 ２乗平均推定器であるフーリエ変換をもちいる方法や最
小２乗法をもちいるカーブ・フィット法では、第１の目
的、第２の目的、第３の目的を達成することはできな
い。このためには、ＡＤＣの各出力コードにローカライ
ズしている非理想性を分離できるあたらしい手段が必要
である。この点から、図１に示すようにこの発明では、
ＡＤＣの出力コードからなるデジタル信号を入力とする
瞬時振幅計算手段２１を用いる。 Ｂ．瞬時振幅計算手段とデジタル移動差分手段 従来はフーリエ変換手段とＳＮＲ推定器の組み合わせに
より被試験対象ＡＤＣの平均有効ビット数を間接的に推
定していた。この発明では、フーリエ変換手段とＳＮＲ
推定器の組み合わせを、瞬時振幅計算手段２１、インタ
リーブ信号生成手段２０、デジタル移動差分手段または
ウエーブレット（ｗａｖｅｌｅｔ）変換手段２２と、極
値検出手段または最大値検出手段２３の組み合わせに置
き換える。
小２乗法をもちいるカーブ・フィット法では、第１の目
的、第２の目的、第３の目的を達成することはできな
い。このためには、ＡＤＣの各出力コードにローカライ
ズしている非理想性を分離できるあたらしい手段が必要
である。この点から、図１に示すようにこの発明では、
ＡＤＣの出力コードからなるデジタル信号を入力とする
瞬時振幅計算手段２１を用いる。 Ｂ．瞬時振幅計算手段とデジタル移動差分手段 従来はフーリエ変換手段とＳＮＲ推定器の組み合わせに
より被試験対象ＡＤＣの平均有効ビット数を間接的に推
定していた。この発明では、フーリエ変換手段とＳＮＲ
推定器の組み合わせを、瞬時振幅計算手段２１、インタ
リーブ信号生成手段２０、デジタル移動差分手段または
ウエーブレット（ｗａｖｅｌｅｔ）変換手段２２と、極
値検出手段または最大値検出手段２３の組み合わせに置
き換える。
【００１３】つまりこの発明では図１に示すようにサイ
ン波発生器１１よりのサイン波を被試験ＡＤＣ１４へ供
給し、そのＡＤＣ１４の出力の瞬時振幅を瞬時振幅計算
手段２１で計算し、つぎに、その瞬時振幅と入力サイン
波の既知の振幅値をインタリーブ信号生成手段に入力
し、インタリーブ信号を生成し、そのインタリーブ信号
を移動差分手段またはウエイブレット変換手段で処理
し、その出力の絶対振幅値と最大値をピーク検出部でも
とめ、これより瞬時有効ビット数を求める。
ン波発生器１１よりのサイン波を被試験ＡＤＣ１４へ供
給し、そのＡＤＣ１４の出力の瞬時振幅を瞬時振幅計算
手段２１で計算し、つぎに、その瞬時振幅と入力サイン
波の既知の振幅値をインタリーブ信号生成手段に入力
し、インタリーブ信号を生成し、そのインタリーブ信号
を移動差分手段またはウエイブレット変換手段で処理
し、その出力の絶対振幅値と最大値をピーク検出部でも
とめ、これより瞬時有効ビット数を求める。
【００１４】
Ａ．瞬時振幅計算手段 ＦＦＴ法やカーブ・フィット法は、被試験対象ＡＤＣの
各出力コードにローカライズしている非理想性を直接測
定できない。たとえばＦＦＴ法では、ＡＤＣの出力コー
ドからなるデジタル信号をフーリエ変換し、周波数領域
で理想サイン波に対応する線スペクトラムを推定する。
つぎに、フーリエ変換によりもとめたスペクトルからこ
の線スペクトラムを除いた差スペクトルをもとめる。最
後に、この差スペクトルを被試験対象ＡＤＣの非理想性
に対応させる。同様に、カーブ・フィット法では、サン
プルしたデジタル波形と理想サイン波の間の２乗誤差を
最小になるように繰り返し計算をおこない、理想サイン
波を推定する。被試験対象ＡＤＣの非理想性は、サンプ
ルしたデジタル波形ベクトルと理想サイン波ベクトルの
差ベクトルにより推定する。
各出力コードにローカライズしている非理想性を直接測
定できない。たとえばＦＦＴ法では、ＡＤＣの出力コー
ドからなるデジタル信号をフーリエ変換し、周波数領域
で理想サイン波に対応する線スペクトラムを推定する。
つぎに、フーリエ変換によりもとめたスペクトルからこ
の線スペクトラムを除いた差スペクトルをもとめる。最
後に、この差スペクトルを被試験対象ＡＤＣの非理想性
に対応させる。同様に、カーブ・フィット法では、サン
プルしたデジタル波形と理想サイン波の間の２乗誤差を
最小になるように繰り返し計算をおこない、理想サイン
波を推定する。被試験対象ＡＤＣの非理想性は、サンプ
ルしたデジタル波形ベクトルと理想サイン波ベクトルの
差ベクトルにより推定する。
【００１５】一方、この発明では瞬時振幅計算手段２１
をもちいており、被試験対象ＡＤＣの各出力コードにロ
ーカライズしている非理想性を直接測定できる。ここで
は簡単のため、入力信号をコサイン波とする。被試験対
象ＡＤＣからの応答デジタル波形Ｘ＾［ｎ］は、入力の
コサイン波と被試験対象ＡＤＣの量子化誤差などの非理
想性ｅ［ｎ］の和になる。
をもちいており、被試験対象ＡＤＣの各出力コードにロ
ーカライズしている非理想性を直接測定できる。ここで
は簡単のため、入力信号をコサイン波とする。被試験対
象ＡＤＣからの応答デジタル波形Ｘ＾［ｎ］は、入力の
コサイン波と被試験対象ＡＤＣの量子化誤差などの非理
想性ｅ［ｎ］の和になる。
【００１６】 Ｘ＾［ｎ］＝Ａ cos（２πｆ0 ｎ＋Φ）＋ｅ［ｎ］ （３） コサイン波の入力に対応する被試験対象ＡＤＣの応答デ
ジタル信号のなかには、コサイン波とＨｉｌｂｅｒｔ変
換の関係をもつサイン波Ｘ＾［ｍ］が必ず存在する。 Ｘ＾［ｍ］＝Ｈ（Ｘ［ｎ］）＋ｅ［ｍ］＝Ａ sin(2πｆ0 ｎ＋Φ）＋ｅ［ｍ］ （４） 瞬時振幅計算手段へＸ＾［ｎ］とＸ＾［ｍ］を入力する
と、瞬時振幅ｚ（ｎ）が計算され出力される。
ジタル信号のなかには、コサイン波とＨｉｌｂｅｒｔ変
換の関係をもつサイン波Ｘ＾［ｍ］が必ず存在する。 Ｘ＾［ｍ］＝Ｈ（Ｘ［ｎ］）＋ｅ［ｍ］＝Ａ sin(2πｆ0 ｎ＋Φ）＋ｅ［ｍ］ （４） 瞬時振幅計算手段へＸ＾［ｎ］とＸ＾［ｍ］を入力する
と、瞬時振幅ｚ（ｎ）が計算され出力される。
【００１７】 ｚ（ｎ）≡√（Ｘ＾［ｎ］2 ＋Ｘ＾［ｍ］2 ）≒ Ａ＋（ｅ［ｎ］ cos（２πｆ0 ｎ＋Φ） ＋ｅ［ｍ］ sin（２πｆ0 ｎ＋Φ）） （５） 無限のビット数をもつ理想ＡＤＣのときはｅ［ｎ］やｅ
［ｍ］がゼロであるから、一定振幅Ａの包絡線となる。
逆に有限ビット数の被試験対象ＡＤＣは、図２Ａに示し
た誤差信号の包絡線をもつ。すなわち、入力信号のコサ
イン波とサイン波を搬送波とし、これらの搬送波の振幅
が被試験対象ＡＤＣの非理想性ｅ［ｎ］やｅ［ｍ］によ
り変調させられているとみなされる。したがって、被試
験対象ＡＤＣの故障情報は、式（５）の振幅変調信号項
にあらわれる。
［ｍ］がゼロであるから、一定振幅Ａの包絡線となる。
逆に有限ビット数の被試験対象ＡＤＣは、図２Ａに示し
た誤差信号の包絡線をもつ。すなわち、入力信号のコサ
イン波とサイン波を搬送波とし、これらの搬送波の振幅
が被試験対象ＡＤＣの非理想性ｅ［ｎ］やｅ［ｍ］によ
り変調させられているとみなされる。したがって、被試
験対象ＡＤＣの故障情報は、式（５）の振幅変調信号項
にあらわれる。
【００１８】被試験対象ＡＤＣの動的性能試験では、有
効ビット数の平均値より最悪値を評価することが重要で
ある。有効ビット数の最悪値推定には、式（５）であた
えられる振幅変調信号の最大値または最小値を利用すれ
ばよい。 −Δ／２＜ｅ［ｎ］＜Δ／２ (6.2) であるから、振幅変調信号の範囲は Ａ−√２（Δ／２）＜ｚ（ｎ）＜Ａ＋√２（Δ／２） (6.1) となる。さらに、被試験対象ＡＤＣの有効ビット数の最
悪値を評価するとき、式（５）であたえられる振幅変調
信号の極大値と極小値を利用すれば、入力サイン波の周
期に対応した有効ビット数の瞬時値を測定できる。たと
えば、アパーチャ・ジッタは、ＡＤＣへの入力信号の傾
きに比例する。一方、ノイズは入力信号とは無相関に発
生する。したがって、振幅変調信号にあらわれる故障
が、周期的であるか、ほぼ一定か、あるいはほぼ一定の
ノイズに周期的パターンが重畳しているかにより、単一
故障か複合した故障かを判断できる。すなわち、この発
明で用いる瞬時振幅計算手段は、被試験対象ＡＤＣの各
出力コードにローカライズしている非理想性を直接測定
可能とする。
効ビット数の平均値より最悪値を評価することが重要で
ある。有効ビット数の最悪値推定には、式（５）であた
えられる振幅変調信号の最大値または最小値を利用すれ
ばよい。 −Δ／２＜ｅ［ｎ］＜Δ／２ (6.2) であるから、振幅変調信号の範囲は Ａ−√２（Δ／２）＜ｚ（ｎ）＜Ａ＋√２（Δ／２） (6.1) となる。さらに、被試験対象ＡＤＣの有効ビット数の最
悪値を評価するとき、式（５）であたえられる振幅変調
信号の極大値と極小値を利用すれば、入力サイン波の周
期に対応した有効ビット数の瞬時値を測定できる。たと
えば、アパーチャ・ジッタは、ＡＤＣへの入力信号の傾
きに比例する。一方、ノイズは入力信号とは無相関に発
生する。したがって、振幅変調信号にあらわれる故障
が、周期的であるか、ほぼ一定か、あるいはほぼ一定の
ノイズに周期的パターンが重畳しているかにより、単一
故障か複合した故障かを判断できる。すなわち、この発
明で用いる瞬時振幅計算手段は、被試験対象ＡＤＣの各
出力コードにローカライズしている非理想性を直接測定
可能とする。
【００１９】サンプル数を５１２とすると、必要な計算
量は、 ＦＦＴ法 ４０９２ 実数乗算， ７６６８ 実数加算 カーブフィット法 ６６５６ 実数乗算， ４０９２ 実数加算 瞬時振幅計算手段 １０２４ 実数乗算， ０５１２ 実数加算 となる。
量は、 ＦＦＴ法 ４０９２ 実数乗算， ７６６８ 実数加算 カーブフィット法 ６６５６ 実数乗算， ４０９２ 実数加算 瞬時振幅計算手段 １０２４ 実数乗算， ０５１２ 実数加算 となる。
【００２０】このように、この発明における瞬時振幅計
算手段は、第１の目的、第２の目的、第３の目的を実現
する方法と装置を提供する。 Ｂ．デジタル移動差分手段 デジタル移動差分手段の作用と効果について説明する。
量子化ステップ幅Δの振幅の単一パルス信号１−Δδ
（ｔ−τＴ）（図２Ｂ）をこのデジタル移動差分手段へ
入力し、５１２サンプルだけサンプリングする。この量
子化ステップ幅の振幅のインパルス信号は、ＡＤＣから
の出力コードに対応する。図２Ｃに示すように、ＡＤＣ
の量子化ステップ幅に比例した−２０ log10（Δ／２）
を観測可能である。
算手段は、第１の目的、第２の目的、第３の目的を実現
する方法と装置を提供する。 Ｂ．デジタル移動差分手段 デジタル移動差分手段の作用と効果について説明する。
量子化ステップ幅Δの振幅の単一パルス信号１−Δδ
（ｔ−τＴ）（図２Ｂ）をこのデジタル移動差分手段へ
入力し、５１２サンプルだけサンプリングする。この量
子化ステップ幅の振幅のインパルス信号は、ＡＤＣから
の出力コードに対応する。図２Ｃに示すように、ＡＤＣ
の量子化ステップ幅に比例した−２０ log10（Δ／２）
を観測可能である。
【００２１】同様に、量子化ステップ幅Δの振幅の単一
パルス信号１−Δδ（ｔ−τ）をウエイブレット変換手
段へ入力し、５１２サンプルだけサンプリングする。図
３に示すように、ＡＤＣの量子化ステップ幅に比例した
−２０ log10（Δ／２），−２０ log10（Δ／４），
…，−２０ log10（Δ／２５６）を８スケールの多重解
像度で観測可能である。スケールとは周波数の逆数であ
り、この例では２8 から２1 へと変化している。逆に、
時間軸にそって２1 個から２8 個のウエイブレットが存
在することがわかる。この周波数に対応するウエイブレ
ットの個数、すなわち２m のｍをレベルと呼ぶ。ただ
し、Ｍａｒｔｉｎ Ｖｅｔｔｅｒｌｉらは周期に対応す
るスケール、すなわち２j のｊをレベルと呼んでいる。
図３Ｂは、ウエイブレット変換結果を各スケール・レベ
ルで観測したものである。したがって、デジタル移動差
分手段またはウエイブレット変換手段をもちいれば、Ａ
ＤＣの量子化ステップ幅が正しく動作しているかどうか
を検出できる。一方、この単一パルス信号をフーリエ変
換すると、観測周波数帯域全体にスペクトラムが拡散し
てしまうため、ＡＤＣの量子化ステップ幅が正しく動作
しているかどうかを検知できない。なお、図３Ｂの各対
数周波数区間（例えば（０，１），（１，２）…，
（６，７），（７，８））内では全時間範囲（０〜２５
０）をそれぞれ圧縮して観測していることになる。
パルス信号１−Δδ（ｔ−τ）をウエイブレット変換手
段へ入力し、５１２サンプルだけサンプリングする。図
３に示すように、ＡＤＣの量子化ステップ幅に比例した
−２０ log10（Δ／２），−２０ log10（Δ／４），
…，−２０ log10（Δ／２５６）を８スケールの多重解
像度で観測可能である。スケールとは周波数の逆数であ
り、この例では２8 から２1 へと変化している。逆に、
時間軸にそって２1 個から２8 個のウエイブレットが存
在することがわかる。この周波数に対応するウエイブレ
ットの個数、すなわち２m のｍをレベルと呼ぶ。ただ
し、Ｍａｒｔｉｎ Ｖｅｔｔｅｒｌｉらは周期に対応す
るスケール、すなわち２j のｊをレベルと呼んでいる。
図３Ｂは、ウエイブレット変換結果を各スケール・レベ
ルで観測したものである。したがって、デジタル移動差
分手段またはウエイブレット変換手段をもちいれば、Ａ
ＤＣの量子化ステップ幅が正しく動作しているかどうか
を検出できる。一方、この単一パルス信号をフーリエ変
換すると、観測周波数帯域全体にスペクトラムが拡散し
てしまうため、ＡＤＣの量子化ステップ幅が正しく動作
しているかどうかを検知できない。なお、図３Ｂの各対
数周波数区間（例えば（０，１），（１，２）…，
（６，７），（７，８））内では全時間範囲（０〜２５
０）をそれぞれ圧縮して観測していることになる。
【００２２】サンプル数を５１２とすると、必要な計算
量は、 デジタル移動差分手段 １０２２ 実数乗算， ０５１１ 実数加算 Daubechies -Wavelet変換手段 ４０８８ 実数乗算， ３０６６ 実数加算 となる。 Ｃ．インタリーブ信号生成手段とデジタル移動差分手段 インタリーブ信号生成手段の作用と効果について説明す
る。式（５）であたえられる振幅変調信号ｚ（ｎ）と印
加しているコサイン波の振幅Ａをインタリーブ信号生成
手段へ入力すると、つぎの信号ｆが出力される。
量は、 デジタル移動差分手段 １０２２ 実数乗算， ０５１１ 実数加算 Daubechies -Wavelet変換手段 ４０８８ 実数乗算， ３０６６ 実数加算 となる。 Ｃ．インタリーブ信号生成手段とデジタル移動差分手段 インタリーブ信号生成手段の作用と効果について説明す
る。式（５）であたえられる振幅変調信号ｚ（ｎ）と印
加しているコサイン波の振幅Ａをインタリーブ信号生成
手段へ入力すると、つぎの信号ｆが出力される。
【００２３】ｆ≡（Ａ，ｚ（１），Ａ，ｚ（２），…，
Ａ，ｚ（ｎ），…） 信号ｆは（Ａ，ｚ（ｎ））というサブ信号の列になって
いる。すなわち、高さＡ−ｚ（ｎ）のインパルス列から
構成されている。前節の単一パルス信号の理論から、デ
ジタル移動差分手段またはウエイブレット変換手段に信
号ｆを入力すると、インパルス列の高さを推定できるこ
とになる。
Ａ，ｚ（ｎ），…） 信号ｆは（Ａ，ｚ（ｎ））というサブ信号の列になって
いる。すなわち、高さＡ−ｚ（ｎ）のインパルス列から
構成されている。前節の単一パルス信号の理論から、デ
ジタル移動差分手段またはウエイブレット変換手段に信
号ｆを入力すると、インパルス列の高さを推定できるこ
とになる。
【００２４】デジタル移動差分手段またはウエイブレッ
ト変換手段の出力の最大値が、被試験対象ＡＤＣのダイ
ナミック・レンジＤＲをあたえる。 ＤＲ≡−20 log10［（１／√２）（Δ／２）］ ＝−20 log10［1/2 B+0.5 ］（ｄＢ） （７） 逆に観測しているＤＲから、被試験対象ＡＤＣの瞬時有
効ビット数Ｂを推定可能である。
ト変換手段の出力の最大値が、被試験対象ＡＤＣのダイ
ナミック・レンジＤＲをあたえる。 ＤＲ≡−20 log10［（１／√２）（Δ／２）］ ＝−20 log10［1/2 B+0.5 ］（ｄＢ） （７） 逆に観測しているＤＲから、被試験対象ＡＤＣの瞬時有
効ビット数Ｂを推定可能である。
【００２５】 Ｂ＝（ＤＲ／２０ log10 2 ）−０．５（bit ） （８） 式（５）であたえられる振幅変調信号をデジタル移動差
分手段またはウエイブレット変換手段（図１）へ入力す
ると、図４Ａに示すように時間−瞬時有効ビット数を観
測できる。さらに、デジタル移動差分手段またはウエイ
ブレット変換手段の出力の絶対値振幅をもとめ、最大値
検出手段へ入力し、出力される最大値は有効ビット数に
対応し又この値から式（８）をもちいて瞬時有効ビット
数を推定することも可能である。被試験対象ＡＤＣのビ
ット数を２から２２まで変えて、瞬時有効ビット数の推
定法を検証した。結果を図４Ｂにあたえる。“＋”は、
単一パルス信号を入力し推定した瞬時有効ビット数をあ
らわす。“Ｏ”は、サイン波を被試験対象ＡＤＣへ入力
し、瞬時振幅計算手段とデジタル移動差分手段またはＨ
ａａｒ−Ｗａｖｅｌｅｔ変換手段、さらに最大値検出手
段を組み合わせて推定した瞬時有効ビット数をあらわ
す。“×”は、サイン波を被試験対象ＡＤＣへ入力し、
瞬時振幅計算手段とＤａｕｂｅｃｈｉｅｓ−Ｗａｖｅｌ
ｅｔ変換手段、最大値検出手段を組み合わせて推定した
瞬時有効ビット数をあらわす。どの手法も、被試験対象
ＡＤＣのビット数に対応した瞬時有効ビット数を推定し
ていることがわかる。
分手段またはウエイブレット変換手段（図１）へ入力す
ると、図４Ａに示すように時間−瞬時有効ビット数を観
測できる。さらに、デジタル移動差分手段またはウエイ
ブレット変換手段の出力の絶対値振幅をもとめ、最大値
検出手段へ入力し、出力される最大値は有効ビット数に
対応し又この値から式（８）をもちいて瞬時有効ビット
数を推定することも可能である。被試験対象ＡＤＣのビ
ット数を２から２２まで変えて、瞬時有効ビット数の推
定法を検証した。結果を図４Ｂにあたえる。“＋”は、
単一パルス信号を入力し推定した瞬時有効ビット数をあ
らわす。“Ｏ”は、サイン波を被試験対象ＡＤＣへ入力
し、瞬時振幅計算手段とデジタル移動差分手段またはＨ
ａａｒ−Ｗａｖｅｌｅｔ変換手段、さらに最大値検出手
段を組み合わせて推定した瞬時有効ビット数をあらわ
す。“×”は、サイン波を被試験対象ＡＤＣへ入力し、
瞬時振幅計算手段とＤａｕｂｅｃｈｉｅｓ−Ｗａｖｅｌ
ｅｔ変換手段、最大値検出手段を組み合わせて推定した
瞬時有効ビット数をあらわす。どの手法も、被試験対象
ＡＤＣのビット数に対応した瞬時有効ビット数を推定し
ていることがわかる。
【００２６】このように、この発明の瞬時振幅計算手段
とデジタル移動差分手段またはウエイブレット変換手段
の組み合わせは、第４の目的と第５の目的を実現する装
置を提供する。 Ｄ．まとめ この発明における瞬時振幅計算手段は、（１）複合した
故障要因を独立にあつかえる瞬時有効ビット数推定装
置、（２）試験周波数を任意に選択できる有効ビット数
推定装置、（３）簡単なハードウェアで実現できる有効
ビット数推定装置を提供する。
とデジタル移動差分手段またはウエイブレット変換手段
の組み合わせは、第４の目的と第５の目的を実現する装
置を提供する。 Ｄ．まとめ この発明における瞬時振幅計算手段は、（１）複合した
故障要因を独立にあつかえる瞬時有効ビット数推定装
置、（２）試験周波数を任意に選択できる有効ビット数
推定装置、（３）簡単なハードウェアで実現できる有効
ビット数推定装置を提供する。
【００２７】さらに、この発明における瞬時振幅計算手
段とデジタル移動差分手段またはウエイブレット変換手
段の組み合わせは、（４）試験時間を大きくしなくても
高い測定精度をえれる有効ビット数推定装置、（５）時
間−瞬時有効ビット数を観測できる装置を提供する。
段とデジタル移動差分手段またはウエイブレット変換手
段の組み合わせは、（４）試験時間を大きくしなくても
高い測定精度をえれる有効ビット数推定装置、（５）時
間−瞬時有効ビット数を観測できる装置を提供する。
【００２８】
【発明の実施の形態】つぎに図面を参照してこの発明の
好ましい実施例を詳述する。図５はこの発明にもとづく
有効ビット数推定装置の構成図である。入出力や計算を
おこなうＣＰＵ３１と浮動小数点演算チップ３２、パラ
メータや命令を入力するためのキーボードまたはフロン
トパネル３３と、ユーザの選択メニューや測定結果を表
示する表示装置３４、ユーザ入力やデータを記憶するＲ
ＯＭ３５やＲＡＭ３６やディスクを備えている。さら
に、デジタル移動差分手段３７を内蔵している。アナロ
グ信号を発生する信号発生器１１は、サイン波を発生す
る。このサイン波は、ＤＵＴであるＡＤＣ１４へ印加さ
れる。タイミング制御器３８はクロックを発生する。こ
のクロックはＡＤＣ１４へ供給され、ＡＤＣ１４のＡ／
Ｄ変換動作のタイミングをあたえる。波形メモリ（ＲＡ
Ｍ．Ｓｉｇｎａｌ）３９は、たとえばＡＤＣ１４からの
変換終了信号に同期して、ＡＤＣ１４の出力に接続され
ているバッファ４１からこれに蓄積されているデジタル
信号を読み込む。波形メモリ３９のサイズは例えば１０
２４（メモリの番地は０−１０２３）であるとする。ア
ナログ信号発生器１１があたえるトリガー信号により、
残留サンプルカウンタ４２が起動され、残留サンプルカ
ウンタ４２の計数値が例えばゼロになったときに、バッ
ファ４１を波形メモリ３９に結合しているスイッチ４３
がオープンとなり波形メモリ３９に対するデジタル信号
の書き込みが停止する。このとき波形メモリ３９への最
終書き込み番地が５００（１０２３）であったとする
と、この最終書き込み番地をアドレス発生器４４から読
みだし、剰余演算で＋１すると５０１（０）番地とな
る。この番地には、最も古い標本点が記憶されている。
すなわち、波形メモリ３９への最終書き込み番地をアド
レス発生器４４から読みだし剰余演算で＋１すると、最
も古い標本点から順番に各標本点を読みだせる。
好ましい実施例を詳述する。図５はこの発明にもとづく
有効ビット数推定装置の構成図である。入出力や計算を
おこなうＣＰＵ３１と浮動小数点演算チップ３２、パラ
メータや命令を入力するためのキーボードまたはフロン
トパネル３３と、ユーザの選択メニューや測定結果を表
示する表示装置３４、ユーザ入力やデータを記憶するＲ
ＯＭ３５やＲＡＭ３６やディスクを備えている。さら
に、デジタル移動差分手段３７を内蔵している。アナロ
グ信号を発生する信号発生器１１は、サイン波を発生す
る。このサイン波は、ＤＵＴであるＡＤＣ１４へ印加さ
れる。タイミング制御器３８はクロックを発生する。こ
のクロックはＡＤＣ１４へ供給され、ＡＤＣ１４のＡ／
Ｄ変換動作のタイミングをあたえる。波形メモリ（ＲＡ
Ｍ．Ｓｉｇｎａｌ）３９は、たとえばＡＤＣ１４からの
変換終了信号に同期して、ＡＤＣ１４の出力に接続され
ているバッファ４１からこれに蓄積されているデジタル
信号を読み込む。波形メモリ３９のサイズは例えば１０
２４（メモリの番地は０−１０２３）であるとする。ア
ナログ信号発生器１１があたえるトリガー信号により、
残留サンプルカウンタ４２が起動され、残留サンプルカ
ウンタ４２の計数値が例えばゼロになったときに、バッ
ファ４１を波形メモリ３９に結合しているスイッチ４３
がオープンとなり波形メモリ３９に対するデジタル信号
の書き込みが停止する。このとき波形メモリ３９への最
終書き込み番地が５００（１０２３）であったとする
と、この最終書き込み番地をアドレス発生器４４から読
みだし、剰余演算で＋１すると５０１（０）番地とな
る。この番地には、最も古い標本点が記憶されている。
すなわち、波形メモリ３９への最終書き込み番地をアド
レス発生器４４から読みだし剰余演算で＋１すると、最
も古い標本点から順番に各標本点を読みだせる。
【００２９】サイン波の周波数ｆ0 、振幅Ａ、サンプリ
ング周波数ｆs や低域通過フィルタ１２の通過帯域の最
高周波数ｆm さらにトリガー条件の残留サンプル数Ｌ
は、ユーザ（利用者）がキーボード３３またはフロント
パネルから入力し選択できる。これらのパラメータは、
ディスクに保存されているファイルに書き込まれてい
て、試験開始のときにこのファイルから読みだしてもよ
い。ＣＰＵ３１は、これらのパラメータを信号発生器１
１や低域通過フィルタ１２や波形メモリ３９などの制御
レジスタへ書き込む。
ング周波数ｆs や低域通過フィルタ１２の通過帯域の最
高周波数ｆm さらにトリガー条件の残留サンプル数Ｌ
は、ユーザ（利用者）がキーボード３３またはフロント
パネルから入力し選択できる。これらのパラメータは、
ディスクに保存されているファイルに書き込まれてい
て、試験開始のときにこのファイルから読みだしてもよ
い。ＣＰＵ３１は、これらのパラメータを信号発生器１
１や低域通過フィルタ１２や波形メモリ３９などの制御
レジスタへ書き込む。
【００３０】図６はこの発明にもとづく有効ビット数推
定装置の他の構成図であり、図５と対応する部分に同一
符号を付けてあり、図５中のデジタル移動差分手段３７
の代りにウエイブレット変換手段４６が用いられている
点が図５と異なる。図７はこの発明にもとづく有効ビッ
ト数推定装置の他の構成図であり、図５、図６との相違
は制御用コンピュータ４８により有効ビット数推定装置
を操作し制御するようにしたものであり、たとえば、サ
ン・マイクロシステズ社（ＳｕｎＭｉｃｒｏｓｙｓｔｅ
ｍｓ）のスパーク・コンピュータ（ＳＰＡＲＣ Ｃｏｍ
ｐｕｔｅｒ）を用いることができ、図５，図６中のＣＰ
Ｕ３１と浮動少数点演算チップ３２、キーボード３３と
表示器３４、ＲＯＭ３５やＲＡＭ３６と、インタリーブ
信号生成手段やデジタル移動差分手段３７又はウエイブ
レット変換手段４６との機能を有する。
定装置の他の構成図であり、図５と対応する部分に同一
符号を付けてあり、図５中のデジタル移動差分手段３７
の代りにウエイブレット変換手段４６が用いられている
点が図５と異なる。図７はこの発明にもとづく有効ビッ
ト数推定装置の他の構成図であり、図５、図６との相違
は制御用コンピュータ４８により有効ビット数推定装置
を操作し制御するようにしたものであり、たとえば、サ
ン・マイクロシステズ社（ＳｕｎＭｉｃｒｏｓｙｓｔｅ
ｍｓ）のスパーク・コンピュータ（ＳＰＡＲＣ Ｃｏｍ
ｐｕｔｅｒ）を用いることができ、図５，図６中のＣＰ
Ｕ３１と浮動少数点演算チップ３２、キーボード３３と
表示器３４、ＲＯＭ３５やＲＡＭ３６と、インタリーブ
信号生成手段やデジタル移動差分手段３７又はウエイブ
レット変換手段４６との機能を有する。
【００３１】実施例１ 図８Ａはこの発明にもとづく有効ビット数推定装置の概
略図である。この装置は、サンプル保持回路を内蔵して
いるＡＤＣ１４の有効ビット数を推定するものである。
アナログ信号を発生する信号発生器１１は、サイン波を
発生する。このサイン波は、ＤＵＴであるＡＤＣ１４へ
印加される。タイミング制御器３８はクロックを発生す
る。このクロックはＡＤＣ１４へ供給され、ＡＤＣ１４
のＡ／Ｄ変換動作のタイミングをあたえる。波形メモリ
ＲＡＭ３９は、たとえばＡＤＣ１４からの変換終了信号
に同期して、ＡＤＣ１４からのデジタル信号を蓄積す
る。瞬時振幅計算手段は、取り込んだデジタル波形配列
の適当なデータＸ＾［ｎ］とＸ＾［ｍ］をペアーとし
て、式（５）にしたがい二乗和をもとめ、さらに二乗和
を開平し瞬時振幅ｚ（ｎ）を計算する。
略図である。この装置は、サンプル保持回路を内蔵して
いるＡＤＣ１４の有効ビット数を推定するものである。
アナログ信号を発生する信号発生器１１は、サイン波を
発生する。このサイン波は、ＤＵＴであるＡＤＣ１４へ
印加される。タイミング制御器３８はクロックを発生す
る。このクロックはＡＤＣ１４へ供給され、ＡＤＣ１４
のＡ／Ｄ変換動作のタイミングをあたえる。波形メモリ
ＲＡＭ３９は、たとえばＡＤＣ１４からの変換終了信号
に同期して、ＡＤＣ１４からのデジタル信号を蓄積す
る。瞬時振幅計算手段は、取り込んだデジタル波形配列
の適当なデータＸ＾［ｎ］とＸ＾［ｍ］をペアーとし
て、式（５）にしたがい二乗和をもとめ、さらに二乗和
を開平し瞬時振幅ｚ（ｎ）を計算する。
【００３２】インタリーブ信号生成手段２０へは、この
瞬時振幅配列が入力としてあたえられる。インタリーブ
信号生成手段２０は、サイン波の振幅Ａと瞬時振幅配列
からインタリーブ信号を生成する。デジタル移動差分手
段３７へは、このインタリーブ信号が入力としてあたえ
られる。デジタル移動差分手段３７は、インタリーブ信
号の移動差分を計算する。現入力値とその直前の入力値
との差を順次出力する。入力インタリーブ信号は（…，
Ａ，ｚ（ｎ），Ａ，…）という順番になっているから、
同じ絶対値｜Ａ−ｚ（ｎ）｜の差が２回連続して出力し
てしまう。ここでは、デジタル移動差分手段３７は出力
のとき２サンプル毎に１サンプル出力するとする：絶対
値｜Ａ−ｚ（ｎ）｜の差は１回しか出力されない。まと
めると、Ｍサンプルからなる瞬時振幅をインタリーブ信
号生成手段２０へ入力し、出力をデジタル移動差分手段
３７で処理すると、出力のサンプル数はＭとなる。最大
値（ピーク）検出手段２３は差信号配列を入力とし、最
大振幅を検出し出力する。さらに、この検出された最大
振幅の対数をとり、ｄＢ値として、式（８）に代入する
ことより瞬時有効ビット数Ｂを推定できる。図中に括弧
書で示すように移動差分手段３７の代りにウエイブレッ
ト変換手段４６を用いてもよい。
瞬時振幅配列が入力としてあたえられる。インタリーブ
信号生成手段２０は、サイン波の振幅Ａと瞬時振幅配列
からインタリーブ信号を生成する。デジタル移動差分手
段３７へは、このインタリーブ信号が入力としてあたえ
られる。デジタル移動差分手段３７は、インタリーブ信
号の移動差分を計算する。現入力値とその直前の入力値
との差を順次出力する。入力インタリーブ信号は（…，
Ａ，ｚ（ｎ），Ａ，…）という順番になっているから、
同じ絶対値｜Ａ−ｚ（ｎ）｜の差が２回連続して出力し
てしまう。ここでは、デジタル移動差分手段３７は出力
のとき２サンプル毎に１サンプル出力するとする：絶対
値｜Ａ−ｚ（ｎ）｜の差は１回しか出力されない。まと
めると、Ｍサンプルからなる瞬時振幅をインタリーブ信
号生成手段２０へ入力し、出力をデジタル移動差分手段
３７で処理すると、出力のサンプル数はＭとなる。最大
値（ピーク）検出手段２３は差信号配列を入力とし、最
大振幅を検出し出力する。さらに、この検出された最大
振幅の対数をとり、ｄＢ値として、式（８）に代入する
ことより瞬時有効ビット数Ｂを推定できる。図中に括弧
書で示すように移動差分手段３７の代りにウエイブレッ
ト変換手段４６を用いてもよい。
【００３３】実施例２ 図８Ｂはサンプル保持回路を内蔵していないＡＤＣの有
効ビット数を推定する実施例である。アナログ信号発生
器１１からのサイン波は、クロック発生器３８からあた
えられるクロック期間サンプル保持回路１３で保持さ
れ、ＤＵＴであるＡＤＣ１４へ印加される。波形メモリ
ＲＡＭ３９は、ＡＤＣ１４からのデジタル信号を蓄積す
る。ＡＤＣ１４の変換動作は、サンプル保持器１３のサ
ンプル保持の安定した状態で行うように遅延素子５１で
クロックが遅延させる。その他は図８Ａに示したものと
同様であり、従って移動差分手段３７の代りにウエイブ
レット変換手段４６を用いてもよい。
効ビット数を推定する実施例である。アナログ信号発生
器１１からのサイン波は、クロック発生器３８からあた
えられるクロック期間サンプル保持回路１３で保持さ
れ、ＤＵＴであるＡＤＣ１４へ印加される。波形メモリ
ＲＡＭ３９は、ＡＤＣ１４からのデジタル信号を蓄積す
る。ＡＤＣ１４の変換動作は、サンプル保持器１３のサ
ンプル保持の安定した状態で行うように遅延素子５１で
クロックが遅延させる。その他は図８Ａに示したものと
同様であり、従って移動差分手段３７の代りにウエイブ
レット変換手段４６を用いてもよい。
【００３４】実施例３ 図８Ａに実線で示すように信号発生器１１が発生するサ
イン波から歪み成分を低域通過フィルタ１２により除去
し、サンプル保持回路を内蔵しているＡＤＣ１４へ供給
するようにしてもよい。図８Ｂにおいても信号発生器１
１の出力側に歪み除去用の低域通過フィルタ１２を設け
てもよい。
イン波から歪み成分を低域通過フィルタ１２により除去
し、サンプル保持回路を内蔵しているＡＤＣ１４へ供給
するようにしてもよい。図８Ｂにおいても信号発生器１
１の出力側に歪み除去用の低域通過フィルタ１２を設け
てもよい。
【００３５】実施例４ 図９はこの発明の装置における波形メモリの周辺を詳し
く示している。アナログ信号発生器１１からのサイン波
は、ＤＵＴであるＡＤＣ１４へ印加される。波形メモリ
３９は、ＡＤＣ１４からのデジタル信号を蓄積する。 ［Ａ．トリガーによる信号捕捉］アナログ信号発生器１
１があたえるトリガー信号により、残留サンプル数Ｌが
設定されている残留サンプルカウンタ４２が起動され
る。さらに、サンプルを取り込む毎に残留サンプルカウ
ンタ４２の計数値は−１される。残留サンプルカウンタ
４２の計数値がゼロになると、波形メモリ３９に結合さ
れているスイッチ４３がオープンとなり波形メモリ３９
に対するデジタル信号の書き込みが停止する。 ［Ｂ．内部タイミングによる信号捕捉］図５または図６
のＣＰＵ３１や、図７の制御用コンピュータ４８は、ユ
ーザのコマンド選択またはディスクから読みだしたファ
イルのコマンドをサブシステムとともに実行する。「入
力信号をホールドしろ」というコマンドがあたえられる
と、ＣＰＵまたは制御用コンピュータは、波形メモリ３
９に結合されているスイッチ４３をオープンとし波形メ
モリ３９に対するデジタル信号の書き込みを停止する。
く示している。アナログ信号発生器１１からのサイン波
は、ＤＵＴであるＡＤＣ１４へ印加される。波形メモリ
３９は、ＡＤＣ１４からのデジタル信号を蓄積する。 ［Ａ．トリガーによる信号捕捉］アナログ信号発生器１
１があたえるトリガー信号により、残留サンプル数Ｌが
設定されている残留サンプルカウンタ４２が起動され
る。さらに、サンプルを取り込む毎に残留サンプルカウ
ンタ４２の計数値は−１される。残留サンプルカウンタ
４２の計数値がゼロになると、波形メモリ３９に結合さ
れているスイッチ４３がオープンとなり波形メモリ３９
に対するデジタル信号の書き込みが停止する。 ［Ｂ．内部タイミングによる信号捕捉］図５または図６
のＣＰＵ３１や、図７の制御用コンピュータ４８は、ユ
ーザのコマンド選択またはディスクから読みだしたファ
イルのコマンドをサブシステムとともに実行する。「入
力信号をホールドしろ」というコマンドがあたえられる
と、ＣＰＵまたは制御用コンピュータは、波形メモリ３
９に結合されているスイッチ４３をオープンとし波形メ
モリ３９に対するデジタル信号の書き込みを停止する。
【００３６】いずれのときも、波形メモリ３９からのデ
ジタル波形の読みだしはつぎのようになる。ここで波形
メモリ３９のサイズは１０２４（メモリの番地は０−１
０２３）とする。波形メモリ３９への最終書き込み番地
が５００（１０２３）であったとすると、この最終書き
込み番地をアドレス発生器４４から読みだし、剰余演算
で＋１すると５０１（０）番地となる。この番地には、
最も古い標本点が記憶されている。すなわち、波形メモ
リ３９への最終書き込み番地をアドレス発生器４４から
読みたし剰余演算で＋１すると、最も古い標本点から順
番に各標本点を読みだせる。
ジタル波形の読みだしはつぎのようになる。ここで波形
メモリ３９のサイズは１０２４（メモリの番地は０−１
０２３）とする。波形メモリ３９への最終書き込み番地
が５００（１０２３）であったとすると、この最終書き
込み番地をアドレス発生器４４から読みだし、剰余演算
で＋１すると５０１（０）番地となる。この番地には、
最も古い標本点が記憶されている。すなわち、波形メモ
リ３９への最終書き込み番地をアドレス発生器４４から
読みたし剰余演算で＋１すると、最も古い標本点から順
番に各標本点を読みだせる。
【００３７】コサイン波とサイン波に対応する‘位相差
９０度のデジタル波形を記録している波形メモリ間のオ
フセット・サンプル数’を計算する手段５３は、サイン
波の周波数ｆ0 とＡＤＣ１４のサンプリング周波数ｆs
をあたえられると、‘位相差９０度のデジタル波形を記
録している波形メモリ３９内のオフセット・サンプル数
ｋ’を算出する。
９０度のデジタル波形を記録している波形メモリ間のオ
フセット・サンプル数’を計算する手段５３は、サイン
波の周波数ｆ0 とＡＤＣ１４のサンプリング周波数ｆs
をあたえられると、‘位相差９０度のデジタル波形を記
録している波形メモリ３９内のオフセット・サンプル数
ｋ’を算出する。
【００３８】 ｋ＝［ｆs ／（４ｆ0 ）］ （９） ここで、［ｙ］はｙ以下の最大の整数をあらわす。瞬時
振幅計算手段２１は波形メモリ３９から、（Ｍ＋ｋ）サ
ンプルのデジタル波形を取り込む。ここで、Ｍは‘有効
ビット数推定のために選択されたサンプル数’である。
ｋは、オフセット・サンプル数計算手段５３によりあた
えられた‘オフセット・サンプル数’である。つぎに、
瞬時振幅計算手段２１は、剰余演算で＋１して取り込ん
だデジタル波形配列のＸ＾［０］とＸ＾［ｋ］，Ｘ＾
［１］とＸ＾［ｋ＋１］，…，Ｘ＾［Ｍ］とＸ＾［Ｍ＋
１］を対として、式（５）にしたがい２乗和をもとめ、
さらに２乗和を開平し瞬時振幅ｚ（ｎ）を計算する。
振幅計算手段２１は波形メモリ３９から、（Ｍ＋ｋ）サ
ンプルのデジタル波形を取り込む。ここで、Ｍは‘有効
ビット数推定のために選択されたサンプル数’である。
ｋは、オフセット・サンプル数計算手段５３によりあた
えられた‘オフセット・サンプル数’である。つぎに、
瞬時振幅計算手段２１は、剰余演算で＋１して取り込ん
だデジタル波形配列のＸ＾［０］とＸ＾［ｋ］，Ｘ＾
［１］とＸ＾［ｋ＋１］，…，Ｘ＾［Ｍ］とＸ＾［Ｍ＋
１］を対として、式（５）にしたがい２乗和をもとめ、
さらに２乗和を開平し瞬時振幅ｚ（ｎ）を計算する。
【００３９】インタリーブ信号生成手段２０へは、この
瞬時振幅配列が入力としてあたえられる。インタリーブ
信号生成手段は、サイン波の振幅Ａと瞬時振幅配列から
インタリーブ信号を生成する。デジタル移動差分手段３
７に、インタリーブ信号生成手段２０によりもとめられ
たインタリーブ信号を入力する。デジタル移動差分手段
３７は、インタリーブ信号の移動差分を計算する。最大
値検出手段２３は、差信号配列を入力とし、最大振幅を
検出し出力する。さらに、この検出された最大振幅の対
数をとり、式（８）に代入することにより瞬時有効ビッ
ト数Ｂを推定できる。
瞬時振幅配列が入力としてあたえられる。インタリーブ
信号生成手段は、サイン波の振幅Ａと瞬時振幅配列から
インタリーブ信号を生成する。デジタル移動差分手段３
７に、インタリーブ信号生成手段２０によりもとめられ
たインタリーブ信号を入力する。デジタル移動差分手段
３７は、インタリーブ信号の移動差分を計算する。最大
値検出手段２３は、差信号配列を入力とし、最大振幅を
検出し出力する。さらに、この検出された最大振幅の対
数をとり、式（８）に代入することにより瞬時有効ビッ
ト数Ｂを推定できる。
【００４０】あるいは、デジタル移動差分手段３７に
は、瞬時振幅計算手段２１によりもとめられた瞬時振幅
ｚ（ｎ）を時間の順番に入力し、ひとつまえの瞬時振幅
ｚ（ｎ−１）との移動差分を計算してもよい。最大値検
出手段２３は、移動差分値を入力とし、記憶しているい
ままでの最大値とこの移動差分値を比較し大きい値を最
大振幅として記憶し出力する。さらに、この検出された
最大振幅の対数をとると、式（８）により瞬時有効ビッ
ト数Ｂを推定できる。この場合も括弧書で示すように移
動差分手段３７の代りにウエイブレット変換手段４６を
用いてもよい。この場合前記Ｍはウエイブレット変換サ
ンプル数である。
は、瞬時振幅計算手段２１によりもとめられた瞬時振幅
ｚ（ｎ）を時間の順番に入力し、ひとつまえの瞬時振幅
ｚ（ｎ−１）との移動差分を計算してもよい。最大値検
出手段２３は、移動差分値を入力とし、記憶しているい
ままでの最大値とこの移動差分値を比較し大きい値を最
大振幅として記憶し出力する。さらに、この検出された
最大振幅の対数をとると、式（８）により瞬時有効ビッ
ト数Ｂを推定できる。この場合も括弧書で示すように移
動差分手段３７の代りにウエイブレット変換手段４６を
用いてもよい。この場合前記Ｍはウエイブレット変換サ
ンプル数である。
【００４１】実施例５ 図１０はこの発明装置における波形メモリ３９の周辺を
詳しく示している。実部波形メモリ３９Ｒの残留サンプ
ルカウンタ４２Ｒには残留サンプル数Ｌが設定されてい
るとする。コサイン波とサイン波に対応する‘位相差９
０度のデジタル波形のオフセット・サンプル数’を計算
する手段は、サイン波の周波数ｆ0 とＡＤＣのサンプリ
ング周波数ｆs をあたえられると、‘位相差９０度のデ
ジタル波形のオフセット・サンプル数ｋ’を式（９）を
もちいて算出する。虚部波形メモリ３９Ｉの残留サンプ
ルカウンタ４２ＩにはＬ＋ｋが設定される。さらに、波
形メモリ３９の選択スイッチ４３は、実部波形メモリ３
９Ｒを選択しているとする。アナログ信号を発生する信
号発生器１１は、コサイン波を発生する。このコサイン
波は、ＤＵＴであるＡＤＣ１４へ印加される。実部波形
メモリ３９Ｒは、ＡＤＣ１４からのデジタル信号を蓄積
する。アナログ信号発生器１１があたえるトリガー信号
により、残留サンプルカウンタ４２Ｒ，４２Ｉが起動さ
れ、残留サンプルカウンタ４２Ｒが例えばゼロになった
ときに、実部波形メモリ３９Ｒに結合されているスイッ
チ４３Ｒがオープンとなり実部波形メモリ３９Ｒに対す
るデジタル信号の書き込みが停止する。つぎに、波形メ
モリ３９の選択スイッチ４３Ｉは、虚部波形メモリ３９
Ｉを選択する。アナログ信号を発生する信号発生器１１
は、コサイン波を発生する。このコサイン波は、ＤＵＴ
であるＡＤＣ１４へ印加される。虚部波形メモリ４９Ｉ
は、ＡＤＣ１４からのデジタル信号を蓄積する。同様
に、アナログ信号発生器１１があたえるトリガー信号に
より、残留サンプルカウンタ４２Ｉが起動され、残留サ
ンプルカウンタ４２Ｉが例えばゼロになったときに、虚
部波形メモリ４９Ｉに結合されているスイッチ４３Ｉが
オープンとなり虚部波形メモリ３９Ｉに対するデジタル
信号の書き込みが停止する。オフセット・サンプル数ｋ
のため、虚部に対応するサイン波が波形メモリ３９Ｉに
記録される。
詳しく示している。実部波形メモリ３９Ｒの残留サンプ
ルカウンタ４２Ｒには残留サンプル数Ｌが設定されてい
るとする。コサイン波とサイン波に対応する‘位相差９
０度のデジタル波形のオフセット・サンプル数’を計算
する手段は、サイン波の周波数ｆ0 とＡＤＣのサンプリ
ング周波数ｆs をあたえられると、‘位相差９０度のデ
ジタル波形のオフセット・サンプル数ｋ’を式（９）を
もちいて算出する。虚部波形メモリ３９Ｉの残留サンプ
ルカウンタ４２ＩにはＬ＋ｋが設定される。さらに、波
形メモリ３９の選択スイッチ４３は、実部波形メモリ３
９Ｒを選択しているとする。アナログ信号を発生する信
号発生器１１は、コサイン波を発生する。このコサイン
波は、ＤＵＴであるＡＤＣ１４へ印加される。実部波形
メモリ３９Ｒは、ＡＤＣ１４からのデジタル信号を蓄積
する。アナログ信号発生器１１があたえるトリガー信号
により、残留サンプルカウンタ４２Ｒ，４２Ｉが起動さ
れ、残留サンプルカウンタ４２Ｒが例えばゼロになった
ときに、実部波形メモリ３９Ｒに結合されているスイッ
チ４３Ｒがオープンとなり実部波形メモリ３９Ｒに対す
るデジタル信号の書き込みが停止する。つぎに、波形メ
モリ３９の選択スイッチ４３Ｉは、虚部波形メモリ３９
Ｉを選択する。アナログ信号を発生する信号発生器１１
は、コサイン波を発生する。このコサイン波は、ＤＵＴ
であるＡＤＣ１４へ印加される。虚部波形メモリ４９Ｉ
は、ＡＤＣ１４からのデジタル信号を蓄積する。同様
に、アナログ信号発生器１１があたえるトリガー信号に
より、残留サンプルカウンタ４２Ｉが起動され、残留サ
ンプルカウンタ４２Ｉが例えばゼロになったときに、虚
部波形メモリ４９Ｉに結合されているスイッチ４３Ｉが
オープンとなり虚部波形メモリ３９Ｉに対するデジタル
信号の書き込みが停止する。オフセット・サンプル数ｋ
のため、虚部に対応するサイン波が波形メモリ３９Ｉに
記録される。
【００４２】瞬時振幅計算手段２１は実部波形メモリ３
９Ｒと虚部波形メモリ３９Ｉから、それぞれＭサンプル
のデジタル波形を取り込む。ここで、Ｍは‘有効ビット
数推定のために選択されたサンプル数’である。つぎ
に、瞬時振幅計算手段２１は、剰余演算で＋１して取り
込んだデジタル波形配列のＸ＾．ｒｅ［０］とＸ＾．ｉ
ｍ［０］，Ｘ＾．ｒｅ［１］とＸ＾．ｉｍ［１］，…，
Ｘ＾．ｒｅ［Ｍ］とＸ＾．ｉｍ［Ｍ］をペアーとして二
乗和をもとめる。さらに、二乗和の開平を計算し瞬時振
幅配列をもとめる。
９Ｒと虚部波形メモリ３９Ｉから、それぞれＭサンプル
のデジタル波形を取り込む。ここで、Ｍは‘有効ビット
数推定のために選択されたサンプル数’である。つぎ
に、瞬時振幅計算手段２１は、剰余演算で＋１して取り
込んだデジタル波形配列のＸ＾．ｒｅ［０］とＸ＾．ｉ
ｍ［０］，Ｘ＾．ｒｅ［１］とＸ＾．ｉｍ［１］，…，
Ｘ＾．ｒｅ［Ｍ］とＸ＾．ｉｍ［Ｍ］をペアーとして二
乗和をもとめる。さらに、二乗和の開平を計算し瞬時振
幅配列をもとめる。
【００４３】 ｚ（ｎ）＝√（Ｘ＾．ｒｅ［ｎ］2 ＋Ｘ＾．ｉｍ［ｎ］2 ） （10） インタリーブ信号生成手段２０へは、この瞬時振幅配列
が入力としてあたえられる。インタリーブ信号生成手段
２０は、サイン波の振幅Ａと瞬時振幅配列からインタリ
ーブ信号を生成する。デジタル移動差分手段３７、最大
値検出手段２３の動作は先に述べた場合と同様である。
この図において、括弧書きで示すように移動差分手段３
７の代りにウエイブレット変換手段４６を用いてもよ
い。この場合は、前記Ｍはウエイブレット変換サンプル
数となる。
が入力としてあたえられる。インタリーブ信号生成手段
２０は、サイン波の振幅Ａと瞬時振幅配列からインタリ
ーブ信号を生成する。デジタル移動差分手段３７、最大
値検出手段２３の動作は先に述べた場合と同様である。
この図において、括弧書きで示すように移動差分手段３
７の代りにウエイブレット変換手段４６を用いてもよ
い。この場合は、前記Ｍはウエイブレット変換サンプル
数となる。
【００４４】図１１にデジタル移動差分手段３７の具体
例を示す。これは次式で表わせる非巡回型フィルタであ
る。 y(n)=h(N)x(n-N)+h(N-1)x(n-N+1)＋…+h(1)x(n-1)+h(0)x(n) (11.1) ここで、ｈ（０）＝１／２，ｈ（１）＝−１／２ほかの
フィルタ係数はｈ（２）＝…＝ｈ（Ｎ）＝０とすると ｙ（ｎ）＝−（１／２）ｘ（ｎ−１）＋（１／２）ｘ（ｎ） (11.2) なる差分フィルタとなる。つまりｘ（ｎ）は乗算器６１
と１サンプル周期遅延素子６２へ供給され遅延素子６２
の出力は乗算器６３へ供給される。乗算器６１，６３で
はその入力に対し、それぞれｈ（０）＝１／２，ｈ
（１）＝−１／２が乗算され、その乗算結果は加算器６
４で加算され出力ｙ（ｎ）となる。すなわち、入力信号
のいまの値ｘ（ｎ）とひとつまえの値ｘ（ｎ−１）との
差が出力信号になる。さらに、最適なフィルタ係数をも
とめる手順は、たとえば、Alan V.Oppenheim,Ronald W.
Schafer,Discrete-Time Signal Processing,Prentice-H
all,1989の7.5.2 Discrete-Time Differentiators に説
明されている。この差分フィルタは、図１６に示したデ
ジタル・フィルタでも、式（11.2）を計算するデジタル
移動差分手段でも、どちらでも実現可能である。
例を示す。これは次式で表わせる非巡回型フィルタであ
る。 y(n)=h(N)x(n-N)+h(N-1)x(n-N+1)＋…+h(1)x(n-1)+h(0)x(n) (11.1) ここで、ｈ（０）＝１／２，ｈ（１）＝−１／２ほかの
フィルタ係数はｈ（２）＝…＝ｈ（Ｎ）＝０とすると ｙ（ｎ）＝−（１／２）ｘ（ｎ−１）＋（１／２）ｘ（ｎ） (11.2) なる差分フィルタとなる。つまりｘ（ｎ）は乗算器６１
と１サンプル周期遅延素子６２へ供給され遅延素子６２
の出力は乗算器６３へ供給される。乗算器６１，６３で
はその入力に対し、それぞれｈ（０）＝１／２，ｈ
（１）＝−１／２が乗算され、その乗算結果は加算器６
４で加算され出力ｙ（ｎ）となる。すなわち、入力信号
のいまの値ｘ（ｎ）とひとつまえの値ｘ（ｎ−１）との
差が出力信号になる。さらに、最適なフィルタ係数をも
とめる手順は、たとえば、Alan V.Oppenheim,Ronald W.
Schafer,Discrete-Time Signal Processing,Prentice-H
all,1989の7.5.2 Discrete-Time Differentiators に説
明されている。この差分フィルタは、図１６に示したデ
ジタル・フィルタでも、式（11.2）を計算するデジタル
移動差分手段でも、どちらでも実現可能である。
【００４５】瞬時有効ビット数の極大値の時間分布を観
測する方法を説明する。Ｍサンプルをデジタル移動差分
手段に入力すると、（Ｍ−１）の差分が出力される。し
たがって、差分出力の周期は入力の周期に対応する。サ
イン波の周波数ｆ0 とＡＤＣのサンプリング周波数ｆs
を入力として、‘周期当たりのサンプル数ｐ’を算出す
る。
測する方法を説明する。Ｍサンプルをデジタル移動差分
手段に入力すると、（Ｍ−１）の差分が出力される。し
たがって、差分出力の周期は入力の周期に対応する。サ
イン波の周波数ｆ0 とＡＤＣのサンプリング周波数ｆs
を入力として、‘周期当たりのサンプル数ｐ’を算出す
る。
【００４６】 ｐ＝［ｆs ／ｆ0 ］ （12） この‘周期当たりのサンプル数ｐ’をピーク検出器の制
御入力とする。ｐ個の絶対値の差分サンプルが入力する
と、（ａ）極大値のみ、その絶対値の対数をとり、式
（８）により瞬時有効ビット数Ｂを推定し出力する。
（ｂ）残り（ｐ−１）個のデータは代わりにゼロを出力
する処理をおこなう。このような処理を加えると、時間
−極大瞬時有効ビット数を観測できる。
御入力とする。ｐ個の絶対値の差分サンプルが入力する
と、（ａ）極大値のみ、その絶対値の対数をとり、式
（８）により瞬時有効ビット数Ｂを推定し出力する。
（ｂ）残り（ｐ−１）個のデータは代わりにゼロを出力
する処理をおこなう。このような処理を加えると、時間
−極大瞬時有効ビット数を観測できる。
【００４７】図１２にウエイブレット変換手段４６の処
理の流れの例を示す。ここでは、基底関数としてハー
（Ｈａａｒ）をもちいている。さらに、この図では正規
化係数として１／２をもちいている。この正規化係数
も、たとえばよく利用される１／√２でもよい。まずＭ
個の入力信号ｆ（ｉ），（ｉ＝１，２，…，Ｍ）よりｎ
＝ｌｏｇ2 Ｍを演算し、入力信号ｆ（ｉ）を出力信号ａ
（ｉ）とする。ｋ＝ｎ，ｎ−１，…，２，１とし、ｍ＝
２k-1 について、低域通過フィルタ処理としてｘ（ｉ）
＝｛ａ（２ｉ−１）＋ａ（２ｉ）｝／２（ｉ＝１，２，
…，ｍ）を演算し、高域通過フィルタ処理としてｙ
（ｉ）＝｛−ａ（２ｉ−１）＋ａ（２ｉ）｝／２（ｉ＝
１，２，…，ｍ）を演算する。この演算結果としてａ
（ｉ）＝ｘ（ｉ），（ｉ＝１，…，ｍ）を、ａ（ｉ）＝
ｙ（ｉ），（ｉ＝ｍ＋１，…，２ｍ）を出力する。
理の流れの例を示す。ここでは、基底関数としてハー
（Ｈａａｒ）をもちいている。さらに、この図では正規
化係数として１／２をもちいている。この正規化係数
も、たとえばよく利用される１／√２でもよい。まずＭ
個の入力信号ｆ（ｉ），（ｉ＝１，２，…，Ｍ）よりｎ
＝ｌｏｇ2 Ｍを演算し、入力信号ｆ（ｉ）を出力信号ａ
（ｉ）とする。ｋ＝ｎ，ｎ−１，…，２，１とし、ｍ＝
２k-1 について、低域通過フィルタ処理としてｘ（ｉ）
＝｛ａ（２ｉ−１）＋ａ（２ｉ）｝／２（ｉ＝１，２，
…，ｍ）を演算し、高域通過フィルタ処理としてｙ
（ｉ）＝｛−ａ（２ｉ−１）＋ａ（２ｉ）｝／２（ｉ＝
１，２，…，ｍ）を演算する。この演算結果としてａ
（ｉ）＝ｘ（ｉ），（ｉ＝１，…，ｍ）を、ａ（ｉ）＝
ｙ（ｉ），（ｉ＝ｍ＋１，…，２ｍ）を出力する。
【００４８】図１３、図１４はドウブチーズ（Ｄａｕｂ
ｅｃｈｉｅｓ）などの基底関数をもちいたときのウエイ
ブレット変換手段の処理の流れを示している。これらの
フローチャートでは、周期に対応するスケール、すなわ
ち２k-1 のｋを［レベルｋ］としている。ウエイブレッ
ト変換のアルゴリズムについては、たとえば、MathinVe
tterli,Jelena Kovacevic,Wavelets and Subband Codin
g,Prentice-Hall,1995 に詳しく説明されている。ま
た、ウエイブレット変換のＶＬＳＩ化は、たとえばAlek
sander Grezeszczakらが、つぎの論文で報告している：
Aleksander Grezeszczak,Mrinal K.Mandal,Sethuraman
Panchanathan,Tet Yeap,“VLSI Implementation of Dis
crete Wavelet Transform,”IEEE Trans.Very Large Sc
ale Integration(VLSI)Systems,vol.4,no.4,1996。した
がって、このウエイブレット変換器は図１２、図１３に
示したウエイブレット変換手段でも、ＶＬＳＩ化された
ウエイブレット変換器でも、どちらでも実現可能であ
る。
ｅｃｈｉｅｓ）などの基底関数をもちいたときのウエイ
ブレット変換手段の処理の流れを示している。これらの
フローチャートでは、周期に対応するスケール、すなわ
ち２k-1 のｋを［レベルｋ］としている。ウエイブレッ
ト変換のアルゴリズムについては、たとえば、MathinVe
tterli,Jelena Kovacevic,Wavelets and Subband Codin
g,Prentice-Hall,1995 に詳しく説明されている。ま
た、ウエイブレット変換のＶＬＳＩ化は、たとえばAlek
sander Grezeszczakらが、つぎの論文で報告している：
Aleksander Grezeszczak,Mrinal K.Mandal,Sethuraman
Panchanathan,Tet Yeap,“VLSI Implementation of Dis
crete Wavelet Transform,”IEEE Trans.Very Large Sc
ale Integration(VLSI)Systems,vol.4,no.4,1996。した
がって、このウエイブレット変換器は図１２、図１３に
示したウエイブレット変換手段でも、ＶＬＳＩ化された
ウエイブレット変換器でも、どちらでも実現可能であ
る。
【００４９】図１５Ａは、ドウブチーズウエイブレット
変換と高速フーリエ変換の実数乗算回数を比較したもの
である。１回のドウブチーズウエイブレット変換は、ほ
ぼハーウエイブレット変換を２回おこなった演算量に相
当する。５１２サンプルでは、ドウブチーズウエイブレ
ット変換と高速フーリエ変換の実数乗算回数はほぼ同じ
である。１０２４サンプル以上のとき、ドウブチーズウ
エイブレット変換の実数乗算回数は高速フーリエ変換の
実数乗算回数より小となる。
変換と高速フーリエ変換の実数乗算回数を比較したもの
である。１回のドウブチーズウエイブレット変換は、ほ
ぼハーウエイブレット変換を２回おこなった演算量に相
当する。５１２サンプルでは、ドウブチーズウエイブレ
ット変換と高速フーリエ変換の実数乗算回数はほぼ同じ
である。１０２４サンプル以上のとき、ドウブチーズウ
エイブレット変換の実数乗算回数は高速フーリエ変換の
実数乗算回数より小となる。
【００５０】瞬時有効ビット数の極大値の時間分布を観
測する方法を説明する。Ｍサンプルをウエイブレット変
換手段に入力すると、最大（一般）のスケール・レベル
ＫMA X （ＫMAX −ｉ）に対してＭ／２（Ｍ／２i+1 ）個
のウエイブレット変換結果が出力される。したがって、
ウエイブレット変換結果の周期は、入力の周期の１／２
（１＋２i+1 に対応する。サイン波の周波数ｆ0 とＡＤ
Ｃのサンプリング周波数ｆs を入力として、‘スケール
・レベル（ＫMAX −ｉ）に対する周期当たりのサンプル
数ｐi ’を算出する。
測する方法を説明する。Ｍサンプルをウエイブレット変
換手段に入力すると、最大（一般）のスケール・レベル
ＫMA X （ＫMAX −ｉ）に対してＭ／２（Ｍ／２i+1 ）個
のウエイブレット変換結果が出力される。したがって、
ウエイブレット変換結果の周期は、入力の周期の１／２
（１＋２i+1 に対応する。サイン波の周波数ｆ0 とＡＤ
Ｃのサンプリング周波数ｆs を入力として、‘スケール
・レベル（ＫMAX −ｉ）に対する周期当たりのサンプル
数ｐi ’を算出する。
【００５１】 ｐi ＝１／２i+1 ［ｆs ／ｆ0 ］ （13） この‘周期当たりのサンプル数ｐi ’をピーク検出器２
３の制御入力とする。“ｐ i ＞１”なら、極大値処理を
おこなう、スケール・レベル（ＫMAX −ｉ）に対応して
ｐi 個のウエイブレット変換結果の絶対値が入力した
ら、（ａ）極大値のみ、その絶対値の対数をとり、式
（８）により瞬時有効ビット数Ｂを推定し出力する。
（ｂ）残り（ｐi −１）個のデータは代わりにゼロを出
力する処理をおこなう。“ｐi ＜１”なら、入力データ
をゼロに換えて出力する。この処理を加えると、時間−
極大瞬時有効ビット数を観測できる。図１６に１０周期
のサイン波を２５６サンプリングし、極大値処理をおこ
なった結果を示す。
３の制御入力とする。“ｐ i ＞１”なら、極大値処理を
おこなう、スケール・レベル（ＫMAX −ｉ）に対応して
ｐi 個のウエイブレット変換結果の絶対値が入力した
ら、（ａ）極大値のみ、その絶対値の対数をとり、式
（８）により瞬時有効ビット数Ｂを推定し出力する。
（ｂ）残り（ｐi −１）個のデータは代わりにゼロを出
力する処理をおこなう。“ｐi ＜１”なら、入力データ
をゼロに換えて出力する。この処理を加えると、時間−
極大瞬時有効ビット数を観測できる。図１６に１０周期
のサイン波を２５６サンプリングし、極大値処理をおこ
なった結果を示す。
【図１】この発明の瞬時振幅計算手段とデジタル移動差
分手段またはウエイブレット変換手段の組み合わせの原
理図。
分手段またはウエイブレット変換手段の組み合わせの原
理図。
【図２】Ａは４ビットＡＤＣの出力から推定した瞬時振
幅を示す図、Ｂは単一パルス信号を示す図、Ｃはその単
一パルス信号を入力したときのデジタル移動差分手段の
出力を示す図である。
幅を示す図、Ｂは単一パルス信号を示す図、Ｃはその単
一パルス信号を入力したときのデジタル移動差分手段の
出力を示す図である。
【図３】単一パルス信号とそのウエイブレット変換（Ｈ
ａａｒ基底をもちいている）の結果を示す図。
ａａｒ基底をもちいている）の結果を示す図。
【図４】Ａは４ビットＡＤＣの出力から推定した瞬時振
幅をウエイブレット変換（Ｈａａｒ基底をもちいてい
る）した結果を示す図、Ｂはこの発明の方法による瞬時
ＤＮＬの推定結果を示す図である。
幅をウエイブレット変換（Ｈａａｒ基底をもちいてい
る）した結果を示す図、Ｂはこの発明の方法による瞬時
ＤＮＬの推定結果を示す図である。
【図５】この発明にもとづくＡＤ変換器評価装置の機能
構成図。
構成図。
【図６】この発明にもとづくＡＤ変換器評価装置の他の
例を示す機能構成図。
例を示す機能構成図。
【図７】この発明にもとづくＡＤ変換器評価装置の更に
他の実施例を示す機能構成図。
他の実施例を示す機能構成図。
【図８】この発明と装置の概略機能構成例を示す図。
【図９】この発明装置のメモリ付近を詳細に示す機能構
成図。
成図。
【図１０】この発明装置におけるメモリ付近の他の例の
機能構成図。
機能構成図。
【図１１】デジタル移動差分手段の具体例を示す図。
【図１２】ハーウエイブレット変換手段の処理の流れを
示すフローチャート。
示すフローチャート。
【図１３】ドウブチーズウエイブレット変換手段の処理
の流れの一部を示すフローチャート。
の流れの一部を示すフローチャート。
【図１４】図１３の処理の流れの続きを示す図。
【図１５】Ａは実数乗算回数の比較（高速フーリエ変
換，Daubechies-Wavelet変換）を示す図、Ｂは実数加算
回数の比較（高速フーリエ変換，Daubechies-Wavelet変
換）を示す図である。
換，Daubechies-Wavelet変換）を示す図、Ｂは実数加算
回数の比較（高速フーリエ変換，Daubechies-Wavelet変
換）を示す図である。
【図１６】時間−極大瞬時ＤＮＬの関係例を示す図。
【図１７】ＡはＦＦＴ法をもちいた有効ビット数推定装
置のブロック図、ＢはＦＦＴ法をもちいた有効ビット数
推定法の原理図である。
置のブロック図、ＢはＦＦＴ法をもちいた有効ビット数
推定法の原理図である。
フロントページの続き (56)参考文献 特開 平６−181433（ＪＰ，Ａ) 特開 昭64−60022（ＪＰ，Ａ) Ｐｒｏｃｅｅｄｉｎｇｓ Ｓｉｘｔｈ Ａｓｉａｎ Ｔｅｓｔ Ｓｙｍｐｏｓ ｉｕｍ（ＡＴＳ’97），ＩＥＥＥ Ｃｏ ｍｐｕｔ．Ｓｏｃ．，ｐ188−ｐ193，Ｙ ａｍａｇｕｃｈｉ，Ｔ．，Ｓｔａｔｉｃ ｔｅｓｔｉｎｇ ｏｆ ＡＤＣｓ ｕ ｓｉｎｇ ｗａｖｅｌｅｔ ｔｒａｎｓ ｆｏｒｍｓ Ｐｒｏｃｅｅｄｉｎｇｓ Ｉｎｔｅｒ ｎａｔｉｏｎａｌ Ｔｅｓｔ Ｃｏｎｆ ｅｒｅｎｃｅ 1997，ＩＥＥＥ Ｃｏｍ ｐｕｔ．Ｓｏｃ．，ｐ379−388，Ｙａｍ ａｇｕｃｈｉ，Ｔ．ｅｔ ａｌ，Ｄｙｎ ａｍｉｃ ｔｅｓｔｉｎｇ ｏｆ ＡＤ Ｃｓ ｕｓｉｎｇ ｗａｖｅｌｅｔ ｔ ｒａｎｓｆｏｒｍｓ (58)調査した分野(Int.Cl.7，ＤＢ名) H03M 1/00 - 1/88 G01R 31/00 - 31/28
Claims (10)
- 【請求項１】 サイン波のアナログ信号を発生する信号
発生器と、 そのアナログ信号を被試験ＡＤ変換器へ供給するための
クロックを発生するタイミング制御器と、 上記ＡＤ変換器から出力されるデジタル信号を蓄積記憶
する波形メモリと、 上記波形メモリから記憶されたデジタル信号を取りだし
瞬時振幅をもとめる瞬時振幅計算手段と、 上記瞬時振幅と上記サイン波の振幅値を入力として瞬時
振幅とサイン波振幅をインタリーブしたインタリーブ信
号を生成するインタリーブ信号生成手段と、 上記インタリーブ信号を入力として移動差分を計算する
デジタル移動差分手段と、 を備えたことを特徴とするＡＤ変換器の評価装置。 - 【請求項２】 サイン波のアナログ信号を発生する信号
発生器と、 上記アナログ信号を被試験ＡＤ変換器へ供給するための
クロックを発生するタイミング制御器と、 上記ＡＤ変換器から出力されるデジタル信号を蓄積記憶
する波形メモリと、 上記波形メモリから記憶されたデジタル信号を取りだし
瞬時振幅をもとめる瞬時振幅計算手段と、 上記瞬時振幅と上記サイン波の振幅値を入力として瞬時
振幅とサイン波振幅をインタリーブしたインタリーブ信
号を生成するインタリーブ信号生成手段と、 上記インタリーブ信号を入力としてウエイブレット変換
するウエイブレット変換手段と、 を備えたことを特徴とするＡＤ変換器の評価装置。 - 【請求項３】 請求項１及び請求項２のいずれかの評価
装置において、 上記波形メモリから、印加信号がコサイン波に対応する
デジタル信号またはサイン波に対応するデジタル信号の
何れかを選択して取り出すデジタル信号選択手段、 を備えたことを特徴とするＡＤ変換器の評価装置。 - 【請求項４】 請求項１又は２記載の評価装置におい
て、 上記波形メモリは、上記デジタル信号を蓄積記憶するた
めの複数の波形メモリと、 コサイン波に対応するデジタル信号またはサイン波に対
応するデジタル信号を蓄積記憶する波形メモリを選択す
る選択手段と、 波形メモリを選択し蓄積記憶しているデジタル信号を取
り出す読みだし手段、を備えたことを特徴とするＡＤ変
換器の評価装置。 - 【請求項５】 請求項４に記載の評価装置において、 上記波形メモリの書き込み回路と結合された入力デジタ
ル信号の特定条件でトリガ信号を発生するトリガ回路
と、 そのトリガ回路からのトリガ信号を基準としてデジタル
信号を所定量取り込む制御手段、 を備えたことを特徴とするＡＤ変換器の評価装置。 - 【請求項６】 請求項１乃至５の何れかに記載の評価装
置において、 上記瞬時振幅計算手段は、上記波形メモリから複数のデ
ジタル信号を読みだし、コサイン波に対応するデジタル
信号の２乗信号とサイン波に対応するデジタル信号の２
乗信号をもとめる乗算手段と、複数の２乗信号を加算し
２乗振幅信号をもとめる加算手段と、 ２乗振幅信号を開平して瞬時振幅信号をもとめる開平手
段とよりなることを特徴とするＡＤ変換器の評価装置。 - 【請求項７】 請求項１，３乃至６の何れかに記載の評
価装置において、 上記デジタル移動差分手段は、差信号の絶対値をもとめ
る絶対値計算手段と、絶対値信号を入力として、その最
大値を検出する最大値検出手段との組み合わせをさらに
備えたことを特徴とするＡＤ変換器の評価装置。 - 【請求項８】 請求項１，３乃至６の何れかに記載の評
価装置において、 上記デジタル移動差分手段はさらに、上記ＡＤ変換器へ
印加しているサイン波の周期を記憶する周期メモリをも
ち、 差信号の絶対値をもとめる絶対値計算手段と、 絶対値信号を入力として、その極大値をサイン波の周期
に対応して検出する極大値検出手段との組み合わせをさ
らに備えたことを特徴とするＡＤ変換器の評価装置。 - 【請求項９】 請求項２，３乃至６の何れかに記載の評
価装置において、 上記ウエイブレット変換手段はさらに、 ウエイブレット変換結果の信号の絶対値をもとめる絶対
値計算手段と、 絶対値信号を入力として、その最大値を検出する最大値
検出手段との組み合わせをさらに備えたことを特徴とす
るＡＤ変換器の評価装置。 - 【請求項１０】 請求項２，３乃至６の何れかに記載の
評価装置において、 上記ウエイブレット変換手段はさらに、 ＡＤ変換器へ印加しているサイン波の周期を記憶する周
期メモリをもち、 ウエイブレット変換結果の信号の絶対値をもとめる絶対
値計算手段と、 絶対値信号を入力として、その極大値をサイン波の周期
に対応して検出する極大値検出手段、 との組み合わせをさらに備えたことを特徴とするＡＤ変
換器の評価装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25356597A JP3257769B2 (ja) | 1997-09-18 | 1997-09-18 | Ａｄ変換器の評価装置 |
| US09/157,272 US6326909B1 (en) | 1997-09-18 | 1998-09-18 | Evaluation system for analog-digital or digital-analog converter |
| US09/925,230 US6476742B2 (en) | 1997-09-18 | 2001-08-08 | Evaluation system for analog-digital or digital-analog converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25356597A JP3257769B2 (ja) | 1997-09-18 | 1997-09-18 | Ａｄ変換器の評価装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1198016A JPH1198016A (ja) | 1999-04-09 |
| JP3257769B2 true JP3257769B2 (ja) | 2002-02-18 |
Family
ID=17253146
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25356597A Expired - Fee Related JP3257769B2 (ja) | 1997-09-18 | 1997-09-18 | Ａｄ変換器の評価装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3257769B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI715825B (zh) | 2017-02-13 | 2021-01-11 | 日商拓自達電線股份有限公司 | 接地構件、屏蔽印刷配線板及屏蔽印刷配線板之製造方法 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020069691A (ko) * | 2001-02-27 | 2002-09-05 | 엘지이노텍 주식회사 | 위상 제어 앰프 구동용 다채널 콘트롤러 |
| JP4150049B2 (ja) | 2006-08-03 | 2008-09-17 | 株式会社東芝 | 集積回路、その自己診断方法、およびその集積回路を具備する光ディスク装置 |
| JP4635091B2 (ja) * | 2009-01-14 | 2011-02-16 | 株式会社アドバンテスト | 信号処理装置およびその装置を用いた半導体デバイス試験装置 |
| PL2432161T3 (pl) | 2010-09-16 | 2016-02-29 | Deutsche Telekom Ag | Sposób oraz system do pomiaru jakości transmisji strumienia bitów audio i wideo w ciąg transmisji |
| CN106771788B (zh) * | 2017-03-13 | 2019-05-21 | 信利光电股份有限公司 | 一种受干扰正弦波数据的处理方法、装置及系统 |
| WO2020137656A1 (ja) | 2018-12-25 | 2020-07-02 | 京セラ株式会社 | アナログ／デジタル変換装置、無線通信装置、及びアナログ／デジタル変換方法 |
-
1997
- 1997-09-18 JP JP25356597A patent/JP3257769B2/ja not_active Expired - Fee Related
Non-Patent Citations (2)
| Title |
|---|
| Ｐｒｏｃｅｅｄｉｎｇｓ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｔｅｓｔ Ｃｏｎｆｅｒｅｎｃｅ １９９７，ＩＥＥＥ Ｃｏｍｐｕｔ．Ｓｏｃ．，ｐ３７９−３８８，Ｙａｍａｇｕｃｈｉ，Ｔ．ｅｔ ａｌ，Ｄｙｎａｍｉｃ ｔｅｓｔｉｎｇ ｏｆ ＡＤＣｓ ｕｓｉｎｇ ｗａｖｅｌｅｔ ｔｒａｎｓｆｏｒｍｓ |
| Ｐｒｏｃｅｅｄｉｎｇｓ Ｓｉｘｔｈ Ａｓｉａｎ Ｔｅｓｔ Ｓｙｍｐｏｓｉｕｍ（ＡＴＳ’９７），ＩＥＥＥ Ｃｏｍｐｕｔ．Ｓｏｃ．，ｐ１８８−ｐ１９３，Ｙａｍａｇｕｃｈｉ，Ｔ．，Ｓｔａｔｉｃ ｔｅｓｔｉｎｇ ｏｆ ＡＤＣｓ ｕｓｉｎｇ ｗａｖｅｌｅｔ ｔｒａｎｓｆｏｒｍｓ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI715825B (zh) | 2017-02-13 | 2021-01-11 | 日商拓自達電線股份有限公司 | 接地構件、屏蔽印刷配線板及屏蔽印刷配線板之製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1198016A (ja) | 1999-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6326909B1 (en) | Evaluation system for analog-digital or digital-analog converter | |
| JP3819589B2 (ja) | Ａｄ変換器の評価装置 | |
| Van Moer et al. | A large-signal network analyzer: Why is it needed? | |
| US8290032B2 (en) | Distortion identification apparatus, test system, recording medium and distortion identification method | |
| EP0854366B1 (en) | Histogram based testing of analog signals | |
| JP5448452B2 (ja) | スペクトル・トレースを発生するデータ圧縮 | |
| Sudani et al. | FIRE: A fundamental identification and replacement method for accurate spectral test without requiring coherency | |
| US8358682B2 (en) | Signal processing apparatus, test system, distortion detecting apparatus, signal compensation apparatus, analytic signal generating apparatus, recording medium and analytic signal generating method | |
| JP3257769B2 (ja) | Ａｄ変換器の評価装置 | |
| WO2003058261A1 (en) | Dft leakage removal for non-coherently sampled signals | |
| JP2773088B2 (ja) | デルタ−シグマ変調器テスト方法及び装置 | |
| US6525523B1 (en) | Jitter measurement apparatus and its method | |
| Petri | Frequency-domain testing of waveform digitizers | |
| Max | Testing high speed high accuracy analog to digital converters embedded in systems on a chip | |
| JP3257770B2 (ja) | Ｄａ変換器の評価装置 | |
| Flores et al. | A noise generator for analog-to-digital converter testing | |
| US6339389B1 (en) | Method of testing analog to digital converters | |
| Sudani et al. | Accurate full spectrum test robust to simultaneous non-coherent sampling and amplitude clipping | |
| Jenq | Discrete-time method for signal-to-noise power ratio measurement | |
| Bouwman et al. | Application of joint time-frequency analysis in mixed signal testing | |
| JP4280428B2 (ja) | 周波数選択性検波器およびそれを用いたウェーブレット変換器 | |
| JP2004061415A (ja) | デバイスの特性試験方法 | |
| Rabijns et al. | Using multisines to measure state-of-the-art analog to digital converters | |
| JPH0634681A (ja) | Ｆｆｔアナライザ | |
| Belega et al. | Evaluation of the Dynamic Performance of an USB Oscilloscope |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011030 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071207 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081207 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081207 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091207 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091207 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111207 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111207 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121207 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121207 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121207 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131207 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |