JP2787078B2 - 測定装置 - Google Patents

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明は、サーボ系やフィルタなどの伝達特性また
はコンデンサやコイルなどのインピーダンスなどを測定
する装置に関する。

「従来の技術」 上記のような測定装置は、従来一般に、試験用正弦波
信号を被測定物に供給することによって被測定物につい
ての測定事項に応じた二つの被検波信号を得、それぞれ
の被検波信号と試験用正弦波信号と同相の正弦波信号ま
たは方形波信号および試験用正弦波信号に対して90°位
相の進んだ正弦波信号または方形波信号をアナログ乗算
し、それぞれの乗算出力を測定開始信号の後の試験用正
弦波信号のゼロ位相の時点から試験用正弦波信号の整数
周期の期間において積分し、それぞれの積分出力をAD変
換し、それぞれの出力データを演算して被測定物の測定
事項についての測定結果を得るようにされている。

第７図は、このような従来の測定装置の一例を示し、
伝達特性を測定する場合で、信号発生部210から、第８
図に示すように、試験用正弦波信号TS、試験用正弦波信
号TSと同相の正弦波信号SIまたは方形波信号SQ、試験用
正弦波信号TSに対して90°位相の進んだ正弦波信号COま
たは方形波信号CQ、および試験用正弦波信号TSに同期し
た同期信号SSが得られ、試験用正弦波信号TSが被測定物
１に供給され、この被測定物１の入力電圧である試験用
正弦波信号TSがバッファ221を介して一方の被検波信号
Ａとして取り出され、被測定物１の出力電圧がバッファ
223を介して他方の被検波信号Ｂとして取り出され、被
検波信号Ａと正弦波信号SIまたは方形波信号SQがアナロ
グ乗算器231において、被検波信号Ａと正弦波信号COま
たは方形波信号CQがアナログ乗算器232において、被検
波信号Ｂと正弦波信号SIまたは方形波信号SQがアナログ
乗算器233において、被検波信号Ｂと正弦波信号COまた
は方形波信号CQがアナログ乗算器234において、それぞ
れ乗算される。

さらに、同期信号SSと測定開始操作などによって得ら
れる測定開始信号STが制御部240に供給され、制御部240
から積分回路251〜254の入力側に設けられた積分制御ス
イッチS1〜S4に供給される積分制御信号ICが第８図に示
すように測定開始信号STの後の試験用正弦波信号TSの１
周期の期間Pcにおいて高レベルにされて、この期間Pcに
おいて、積分制御スイッチS1〜S4がオンにされることに
よってアナログ乗算器231〜234の出力信号が積分回路25
1〜254において積分される。

その後、制御部240からの切替信号SWによって選択ス
イッチ260が順次切り替えられて積分回路251〜254の出
力信号がAD変換部270において順次AD変換され、そのAD
変換部270の出力データが演算部280において演算されて
被測定物１の伝達特性についての測定結果が得られ、そ
の測定結果が表示部290において表示される。なお、AD
変換部270において積分回路251〜254の出力信号がAD変
換された後において、制御部240からのリセット信号RS
によって積分回路251〜254に設けられたリセットスイッ
チR1〜R4が瞬間的にオンにされることによって積分回路
251〜254が初期化される。

被測定物１の伝達特性は、被測定物１の入力電圧を in＝Rin＋j Iin …（１） とし、被測定物１の出力電圧を ou＝Rou＋j Iou …（２） とすると、 で表される。ただし、RinおよびRouは実部、IinおよびI
ouは虚部である。

上述した測定装置においては、被測定物１の入力電圧
に相当する被検波信号Ａと正弦波信号SIまたは方形波信
号SQがアナログ乗算され、その乗算出力が期間Pcにおい
て積分されることによって（３）式の実部Rinが、被検
波信号Ａと正弦波信号COまたは方形波信号CQがアナログ
乗算され、その乗算出力が期間Pcにおいて積分されるこ
とによって（３）式の虚部Iinが、被測定物１の出力電
圧に相当する被検波信号Ｂと正弦波信号SIまたは方形波
信号SQがアナログ乗算され、その乗算出力が期間Pcにお
いて積分されることによって（３）式の実部Rouが、被
検波信号Ｂと正弦波信号COまたは方形波信号CQがアナロ
グ乗算され、その乗算出力が期間Pcにおいて積分される
ことによって（３）式の虚部Iouが、それぞれベクトル
検波され、演算部280において（３）式の演算がなされ
ることによって被測定物１の伝達特性が求められる。

具体的に、方形波信号SQおよびCQではなく正弦波信号
SIおよびCOが用いられる場合には、試験用正弦波信号TS
の角周波数をωとすると、正弦波信号SI,COはそれぞれs
inωt,cosωｔで表され、被検波信号Ａの振幅をａ、位
相をφとすると、被検波信号Ａはａ・sin（ωｔ＋φ）
で表されるので、期間Pcが試験用正弦波信号TSのゼロ位
相の時点から試験用正弦波信号TSのｎ周期（ｎ＝1,2
…）として、 となり、被検波信号Ｂの振幅をｂ、位相をθとすると、
被検波信号Ｂはｂ・sin（ωｔ＋θ）で表されるので、
同様に、 となる。

被測定物１のインピーダンスを測定する場合には、図
示していないが、被測定物１の入力電圧と出力電圧の
差、すなわち被測定物１の両端間の電圧が一方の被検波
信号Ａとして取り出され、被測定物１に流れる電流が他
方の被検波信号Ｂとして取り出される。

すなわち、被測定物１のインピーダンスは、被測定物
１の両端間の電圧を ＝Rv＋jIv …（８） とし、被測定物１に流れる電流を ＝Ri＋jIi …（９） とすると、 で表される。ただし、RvおよびRiは実部、IvおよびIiは
虚部である。したがって、被測定物１の両端間の電圧に
相当する被検波信号Ａと正弦波信号SIまたは方形波信号
SQがアナログ乗算され、その乗算出力が期間Pcにおいて
積分されることによって（10）式の実部Rvが、被検波信
号Ａと正弦波信号COまたは方形波信号CQがアナログ乗算
され、その乗算出力が期間Pcにおいて積分されることに
よって（10）式の虚部Ivが、被測定物１に流れる電流に
相当する被検波信号Ｂと正弦波信号SIまたは方形波信号
SQがアナログ乗算され、その乗算出力が期間Pcにおいて
積分されることによって（10）式の実部Riが、被検波信
号Ｂと正弦波信号COまたは方形波信号CQがアナログ乗算
され、その乗算出力が期間Pcにおいて積分されることに
よって（10）式の虚部Iiが、それぞれベクトル検波さ
れ、演算部280において（10）式の演算がなされること
によって被測定物１のインピーダンスが求められる。

「発明が解決しようとする課題」 しかしながら、上述した従来の測定装置においては、
被測定物１についての測定事項に応じた二つの被検波信
号A,Bと、試験用正弦波信号TSと同相の正弦波信号SIま
たは方形波信号SQおよび試験用正弦波信号TSに対して90
°位相の進んだ正弦波信号COまたは方形波信号CQとのア
ナログ乗算出力が、それぞれ測定開始信号STの後の試験
用正弦波信号TSのゼロ位相の時点から試験用正弦波信号
TSの整数周期の期間Pcにおいて積分されることによっ
て、被検波信号A,Bがベクトル検波されるので、特に試
験用正弦波信号TSの周波数が低くされる場合には測定に
長時間を要する不都合があるとともに、検波用信号とし
て正弦波信号SIおよびCOを用いる場合にはアナログ乗算
器231〜234の精度の限界から測定精度が十分でない欠点
がある。

そこで、この発明は、伝達特性やインピーダンスなど
を測定する装置において、試験用正弦波信号の周波数が
低くされる場合においても伝達特性やインピーダンスな
どを短時間のうちに高速で測定することができるととも
に、十分な測定精度を得ることができるようにしたもの
である。

「課題を解決するための手段」 この発明においては、クロック発生部と、このクロッ
ク発生部の出力クロックの１パルスごとに設定された値
の位相増分データを累積加算する位相累算部と、この位
相累算部の出力データによって正弦波データおよび余弦
波データを出力するデータ発生部と、上記の正弦波デー
タをDA変換して試験用正弦波信号を得、その試験用正弦
波信号を被測定物に供給するDA変換部と、試験用正弦波
信号が被測定物に供給されることによって被測定物につ
いての測定事項に応じた二つの被検波信号が得られる試
験回路部と、それぞれの被検波信号をアナログ乗算入力
として上記の正弦波データおよび余弦波データをぞれぞ
れDA変換する乗算型DA変換部と、試験用正弦波信号の半
周期の期間において所定レベル状態となる積分制御信号
を発生する信号発生部と、乗算型DA変換部の複数の出力
信号をそれぞれ積分制御信号が上記の所定レベル状態と
なる期間において積分する積分回路部と、この積分回路
部の複数の出力信号を同時にまたは順次AD変換するAD変
換部と、このAD変換部の出力データを演算して被測定物
の測定事項についての測定結果を得る演算部とを設け
る。

「作用」 上記のように構成された、この発明の測定装置におい
ては、それぞれの被検波信号と検波用信号としての二つ
の正弦波信号がアナログ乗算される代わりに、乗算型DA
変換部において、それぞれの被検波信号をアナログ乗算
入力として正弦波データおよび余弦波データがそれぞれ
DA変換されるので、十分な測定精度が得られるととも
に、この乗算型DA変換部の複数の出力信号がそれぞれ積
分制御信号が所定レベル状態となる試験用正弦波信号の
半周期の期間において積分されることによって、それぞ
れの被検波信号がベクトル検波されるので、試験用正弦
波信号の周波数が低くされる場合においても被測定物に
ついての測定事項が短時間のうちに高速で測定される。

「実施例」 第１図および第２図は、この発明の測定装置の一例を
示し、選択スイッチの切替によって伝達特性の測定モー
ドとインピーダンスの測定モードを選択できるようにし
た場合である。

この例における測定装置は、クロック発生部10、位相
累算部20、データ発生部30、DA変換部40、試験回路部5
0、乗算型DA変換部60、信号発生部70、積分回路部110、
制御部120、サンプルホールド部130、AD変換部140、演
算部150および表示部160を備える。

クロック発生部10は、具体的には、基準発振器11から
の周波数がfoの基準クロックCoが分周比設定データDmに
より分周比ｍが変えられる可変分周回路12に供給されて
1/mに分周され、その分周された周波数がfo/mのクロッ
クが1/2分周回路13に供給されて1/2に分周され、その分
周された周波数がfa＝fo/2mの互いに逆相のクロックCa
およびCbがクロック発生部10の出力クロックとされるも
ので、一例としてfo＝2.048 MHz＝2¹¹kHzにされる。し
たがって、ｍ＝1000にされるときにはfa＝1.024kHz＝2
¹⁰Hzになる。

位相累算部20は、クロック発生部10の出力クロックCa
がクロック端子CKに供給されて出力クロックCaの１パル
スごとに設定された値ｉの位相増分データDiを累積加算
するもので、一例として10ビット構成にされる。したが
って、ｉ＝８にされる場合には、その出力データPAは第
３図または第４図に示すように０から1016まで128通り
に変化し、fa＝1.024kHzのときには、その出力データPA
の変化の繰り返し周波数ftは8Hzになる。また、位相累
算部20からは、その出力データPAが０になるときにキャ
リー出力CAが得られるようにされる。

データ発生部30は、位相累算部20の出力データPAによ
って正弦波データSDおよび余弦波データCDを出力するも
ので、この例においては、移相回路31、正弦波メモリ35
およびラッチ回路36〜38を有する。

移相回路31は、具体的には、データセレクタ32、排他
的オアゲート33およびインバータ34によって構成され、
位相累算部20の出力データPAの最上位ビットPAmおよび
その次の位のビットである第二位ビットPAnがデータセ
レクタ32の一方のデータ入力端子に供給されるとともに
排他的オアゲート33に供給され、第二位ビットPAnがイ
ンバータ34に供給され、排他的オアゲート33の出力X33
およびインバータ34の出力I34がデータセレクタ32の他
方のデータ入力端子に供給され、クロック発生部10の出
力クロックCaがデータセレクタ32の選択端子に供給さ
れ、出力クロックCaが高レベルになるときには、データ
セレクタ32から移相回路31の出力データPSの最上位ビッ
トPSmおよびその次の位のビットである第二位ビットPSn
として位相累算部20の出力データPAの最上位ビットPAm
および第二位ビットPAnが取り出されて、これと出力デ
ータPAの第二位ビットPAnより下位のビットが移相回路3
1の出力データPSとされ、すなわち移相回路31の出力デ
ータPSとして位相累算部20の出力データPAがそのまま取
り出され、出力クロックCaが低レベルになるときには、
データセレクタ32から移相回路31の出力データPSの最上
位ビットPSmおよび第二位ビットPSnとして排他的オアゲ
ート33の出力X33およびインバータ34の出力I34が取り出
されて、これと位相累算部20の出力データPAの第二位ビ
ットPAnより下位のビットが移相回路31の出力データPS
とされる。

排他的オアゲート33の出力X33およびインバータ34の
出力I34は、第３図または第４図に示すように、位相累
算部20の出力データPAが０〜255の範囲内にあり、その
最上位ビットPAmおよび第二位ビットPAnがともに論理０
になるときには、出力X33が論理０、出力I34が論理１に
なり、出力データPAが256〜511の範囲内にあり、その最
上位ビットPAmが論理０、第二位ビットPAnが論理１にな
るときには、出力X33が論理１、出力I34が論理０にな
り、出力データPAが512〜767の範囲内にあり、その最上
位ビットPAmが論理１、第二位ビットPAnが論理０になる
ときには、出力X33およびI34がともに論理１になり、出
力データPAが768〜1023の範囲内にあり、その最上位ビ
ットPAmおよび第二位ビットPAnがともに論理１になると
きには、出力X33およびI34がともに論理０になる。ただ
し、上述したようにｉ＝８にされる場合には実際上は位
相累算部20の出力データPAは０から1016まで128通りに
変化するだけである。

したがって、移相回路31の出力データPSは、出力クロ
ックCaが高レベルになるときには位相累算部20の出力デ
ータPAそのものになるのに対して、出力クロックCaが低
レベルになるときには位相累算部20の出力データPAに対
して時間的に出力データPAの変化の繰り返し周期Ttの1/
4だけ進んだものになる。

正弦波メモリ35は、０°から360°までの範囲内の等
間隔の例えば1024の角度に対する正弦値が、それぞれデ
ィジタルデータとして、その角度に対応したアドレスに
格納されたもので、移相回路31の出力データPSが、その
アドレスデータとして正弦波メモリ35に供給されて、正
弦波メモリ35から、そのディジタルデータが順次読み出
される。

したがって、正弦波メモリ35からは、その出力データ
SXとして、出力クロックCaが高レベルになるときには、
ある位相の正弦波信号に対応する正弦波データか読み出
されるとともに、出力クロックCaが低レベルになるとき
には、上記の正弦波信号に対して90°位相の進んだ正弦
波信号に対応する正弦波データが読み出される。

この正弦波メモリ35の出力データSXの出力クロックCa
が高レベルになるときにおける正弦波データが出力クロ
ックCbの立ち上がりによってラッチ回路36にラッチさ
れ、さらにラッチ回路36の出力データが出力クロックCa
の立ち上がりにおいてラッチ回路37にラッチされて、ラ
ッチ回路37から、ある位相の正弦波信号に対応する正弦
波データSDが得られるとともに、正弦波メモリ35の出力
データSXの出力クロックCaが低レベルになるときにおけ
る正弦波データが出力クロックCaの立り上がりによって
ラッチ回路38にラッチされて、ラッチ回路38から、DA変
換された後の正弦波信号でみて上記の正弦波データSDに
対して90°位相の進んだ余弦波データCDが得られる。

DA変換部40は、データ発生部30のラッチ回路37から得
られる上記の正弦波データSDをDA変換して試験用正弦波
信号TSを得、その試験用正弦波信号TSを被測定物１に供
給するもので、具体的には、正弦波データSDがDA変換器
41に供給されてDA変換器41から正弦波信号が得られ、そ
の正弦波信号がローパスフィルタ42を通じて取り出され
て増幅回路43において増幅されたのち減衰回路44におい
て適切なレベルにされることにより減衰回路44から試験
用正弦波信号TSが得られ、その試験用正弦波信号TSが試
験回路部50に接続された被測定物１に供給される。試験
用正弦波信号TSの周波数は、上述した位相累算部20の出
力データPAの変化の繰り返し周波数ftに一致し、上述し
たようにｍ＝1000にされ、かつｉ＝８にされるときには
8Hzになる。

試験回路部50は、この例においては、端子51および52
を有して、被測定物１の入力端ないし一端が端子51に接
続され、被測定物１の出力端ないし他端が端子52に接続
されるとともに、切替スイッチ53,54,55、バッファ56,5
7、差動増幅回路58および電流電圧変換回路59を有し
て、被測定物１の伝達特性を測定するために切替スイッ
チ53〜55を端子53g〜55g側に切り替える場合には、被測
定物１の入力電圧である試験用正弦波信号TSがバッファ
56を介して切替スイッチ53から一方の被検波信号Ａとし
て取り出されるとともに、被測定物１の出力電圧がバッ
ファ57を介して切替スイッチ54から他方の被検波信号Ｂ
として取り出され、被測定物１のインピーダンスを測定
するために切替スイッチ53〜55を端子53i〜55i側に切り
替える場合には、被測定物１の入力電圧である試験用正
弦波信号TSおよび被測定物１の出力電圧がバッファ56お
よび57を介して差動増幅回路58に供給されることによっ
て、被測定物１の入力電圧と出力電圧の差、すなわち被
測定物１の両端間の電圧が差動増幅回路58から得られて
切替スイッチ53から一方の被検波信号Ａとして取り出さ
れるとともに、被測定物１の出力電流が電流電圧変換回
路59に供給されることによって、被測定物１の出力電流
と電流電圧変換回路59の帰還抵抗Rfの積で表される電
圧、すなわち被測定物１に流れる電流の検出電圧が電流
電圧変換回路59から得られて切替スイッチ54から他方の
被検波信号Ｂとして取り出される。

乗算型DA変換部60は、この例においては、４個の乗算
型DA変換器61〜64によって構成され、乗算型DA変換器61
において試験回路部50の切替スイッチ53から得られる一
方の被検波信号Ａをアナログ乗算入力としてデータ発生
部30のラッチ回路37から得られる正弦波データSDがDA変
換され、乗算型DA変換器62において被検波信号Ａをアナ
ログ乗算入力としてデータ発生部30のラッチ回路38から
得られる余弦波データCDがDA変換され、乗算型DA変換器
63において試験回路部50の切替スイッチ54から得られる
他方の被検波信号Ｂをアナログ乗算入力として正弦波デ
ータSDがDA変換され、乗算型DA変換器64において被検波
信号Ｂをアナログ乗算入力として余弦波データCDがDA変
換される。

信号発生部70は、この例においては、測定開始操作な
どによって得られる測定開始信号ST、クロック発生部10
の出力クロックCa,Cb、位相累算部20の出力データPAお
よびキャリー出力CAにもとづいて測定開始信号STの立り
上がりの直後の試験用正弦波信号TSの半周期の期間にお
いて高レベル状態となる積分制御信号ISを発生するもの
で、積分制御信号ISを得るRSフリップフロップ71と、そ
のセット回路系およびリセット回路系とによって構成さ
れる。

すなわち、セット回路系においては、端子81に得られ
る測定開始信号STがＤフリップフロップ82のクロック端
子CKに供給され、Ｄフリップフロップ82のデータ端子Ｄ
に高レベルの電圧Ｈが供給されて、第３図または第４図
に示すように測定開始信号STの立ち上がりにおいてＤフ
リップフロップ82の出力D82が立ち上がり、このＤフリ
ップフロップ82の出力D82がＤフリップフロップ83のデ
ータ端子Ｄに供給され、Ｄフリップフロップ83のクロッ
ク端子CKにクロック発生部10の出力クロックCbが供給さ
れて、第３図または第４図に示すように測定開始信号ST
の立ち上がりの直後の出力クロックCbの立ち上がりにお
いてＤフリップフロップ83の出力D83が立ち上がり、こ
のＤフリップフロップ83の出力D83とクロック発生部10
の出力クロックCaがナンドゲート84に供給されて、第３
図または第４図に示すように測定開始信号STの立ち上が
りから一つ後または二つ後の出力クロックCaの立ち上が
りにおいてナンドゲート84の出力N84が立ち下がり、こ
のナンドゲート84の出力N84がインバータ85に供給され
て、第３図または第４図に示すように測定開始信号STの
立ち上がりから一つ後または二つ後の出力クロックCaの
立ち上がりにおいてインバータ85の出力I85が立ち上が
り、このインバータ85の出力I85が遅延回路86に供給さ
れて、わずかに遅延され、この遅延回路86の出力D86が
Ｄフリップフロップ87のクロック端子CKに供給され、Ｄ
フリップフロップ87のデータ端子Ｄに高レベルの電圧Ｈ
が供給されて、第３図または第４図に示すように測定開
始信号STの立ち上がりから一つ後または二つ後の出力ク
ロックCaの立ち上がりからわずかに遅れた時点において
Ｄフリップフロップ87の出力D87が立ち上がり、このＤ
フリップフロップ87の出力D87がＤフリップフロップ88
のデータ端子Ｄに供給され、Ｄフリップフロップ88のク
ロック端子CKに出力クロックCaが供給されて、第３図ま
たは第４図に示すように測定開始信号STの立ち上がりか
ら二つ後または三つ後の出力クロックCaの立ち上がりに
おいてＤフリップフロップ88の出力D88が立ち上がり、
このＤフリップフロップ88の出力D88がRSフリップフロ
ップ71のセット端子Ｓに供給されて、第３図または第４
図に示すように測定開始信号STの立ち上がりから二つ後
または三つ後の出力クロックCaの立ち上がりにおいてRS
フリップフロップ71の出力である積分制御信号ISが高レ
ベルに立ち上がる。

なお、遅延回路86の出力D86および積分制御信号ISが
オアゲート89に供給され、オアゲート89の出力R89がＤ
フリップフロップ82のリセット端子Ｒに供給されて、遅
延回路86の出力D86の立ち上がり、および積分制御信号I
Sの立ち上がりにおいてＤフリップフロップ82がリセッ
トされるとともに、積分制御信号ISがＤフリップフロッ
プ87のリセット端子Ｒに供給されて、積分制御信号ISの
立ち上がりにおいてＤフリップフロップ87がリセットさ
れる。

リセット回路系においては、位相累算部20の出力デー
タPAの上述したナンドゲート84の出力N84の立ち上がり
時点におけるデータがナンドゲート84の出力N84によっ
てラッチ回路91にラッチされ、そのラッチ回路91の出力
データPBの最上位ビットPBmがインバータ92に供給さ
れ、そのインバータ92の出力PCmを最上位ビットとし、
ラッチ回路91の出力データPBの最上位ビットPBmより下
位のビットを最上位ビットPCmより下位のビットとする
出力データPCがデータ比較回路93の一方のデータ入力端
子に供給されるとともに、位相累算部20の出力データPA
がデータ比較回路93の他方のデータ入力端子に供給され
て、データ比較回路93の出力CXとして、出力データPAが
出力データPCと等しいか出力データPCより大きいときに
は高レベルとなり、出力データPAが出力データPCより小
さいときには低レベルとなる信号が得られる。

第３図は、出力データPAが16になる期間内の出力クロ
ックCaが高レベルになる期間内において測定開始信号ST
が立ち上がり、出力データPAが24になる期間内において
ナンドゲート84の出力N84が立ち上がることによって、
出力データPBがナンドゲート84の出力N84の立ち上がり
以降において24になり、出力データPCがナンドゲート84
の出力N84の立ち上がり以降において536になり、データ
比較回路93の出力CXが、出力データPAが０から528まで
の値になる期間においては低レベルになり、出力データ
PAが536から1016までの値になる期間においては高レベ
ルになる場合であり、第４図は、出力データPAが520に
なる期間内の出力クロックCaが低レベルになる期間内に
おいて測定開始信号STが立ち上がり、出力データPAが53
6になる期間内においてナンドゲート84の出力N84が立ち
上がることによって、出力データPBがナンドゲート84の
出力N84の立ち上がり以降において536になり、出力デー
タPCがナンドゲート84の出力N84の立ち上がり以降にお
いて24になり、データ比較回路93の出力CXが、出力デー
タPAが０から16までの値になる期間においては低レベル
になり、出力データPAが24から1016までの値になる期間
においては高レベルになる場合である。

さらに、リセット回路系においては、位相累算部20の
キャリー出力CAがＤフリップフロップ94のクロック端子
CKに供給され、Ｄフリップフロップ94のデータ端子Ｄに
高レベルの電圧Ｈが供給され、上述したインバータ85の
出力I85がＤフリップフロップ94のリセット端子Ｒに供
給されて、第３図または第４図に示すように位相累算部
20の出力データPAが０になる時点においてＤフリップフ
ロップ94の出力D94が立ち上がるとともに、測定開始信
号STの立ち上がりから一つ後または二つ後の出力クロッ
クCaの立ち上がり時点においてＤフリップフロップ94の
出力D94が立ち下がり、このＤフリップフロップ94の出
力D94と上述したインバータ92の出力PCmがオアゲート95
に供給され、このオアゲート95の出力R95と上述したデ
ータ比較回路93の出力CXがアンドゲート96に供給され
て、第３図または第４図に示すように出力データPAが出
力データPCと等しくなる時点においてアンドゲート96の
出力A96が立ち上がり、このアンドゲート96の出力A96が
Ｄフリップフロップ97のデータ端子Ｄに供給され、Ｄフ
リップフロップ97のクロック端子CKに出力クロックCaが
供給されて、第３図または第４図に示すように出力デー
タPAが出力データPCより大きくなる時点においてＤフリ
ップフロップ97の出力D97が立ち上がり、このＤフリッ
プフロップ97の出力D97がRSフリップフロップ71のリセ
ット端子Ｒに供給されて、第３図または第４図に示すよ
うに出力データPAが出力データPCより大きくなる時点に
おいてRSフリップフロップ71の出力である積分制御信号
ISが低レベルに立ち下がる。

したがって、第３図または第４図から明らかなよう
に、積分制御信号ISは、測定開始信号STの立ち上がりの
直後における、位相累算部20の出力データPAの変化の繰
り返し周期Ttの1/2の、すなわちDA変換部40から被測定
物１に供給される試験用正弦波信号TSの半周期の期間Pi
において高レベルになる。

なお、上述したインバータ85の出力I85がＤフリップ
フロップ97のリセット端子Ｒに供給されて、インバータ
85の出力I85の立ち上がりにおいてＤフリップフロップ9
7がリセットされる。

積分回路部110は、この例においては、乗算型DA変換
部60が４個の乗算型DA変換器61〜64によって構成される
ことに対応して４個の積分回路111〜114によって構成さ
れ、それぞれの積分回路111〜114の入力側には積分制御
スイッチS1〜S4が設けられて、これに上述した信号発生
部70のRSフリップフロップ71の出力の積分制御信号ISが
供給され、積分制御信号ISが高レベルになる上述した試
験用正弦波信号TSの半周期の期間Piにおいて、積分制御
スイッチS1〜S4がオンにされることによって乗算型DA変
換器61〜64の出力信号が積分回路111〜114において積分
される。

積分制御信号ISは制御部120にも供給され、期間Piの
直後において制御部120からの制御信号SHによって積分
回路111〜114の出力信号がサンプルホールド部130を構
成するサンプルホールド回路131〜134において同時にサ
ンプルホールドされ、その後、サンプルホールド回路13
1〜134の出力信号がAD変換部140を構成するAD変換器141
〜144において同時にAD変換され、そのAD変換器141〜14
4の出力データが演算部150において演算されて被測定物
１の伝達特性またはインピーダンスについての測定結果
が得られ、その測定結果が表示部160において表示され
る。

なお、積分回路111〜114にはリセットスイッチR1〜R4
が設けられ、サンプルホールド回路131〜134に積分回路
111〜114の出力信号がサンプルホールドされた直後にお
いて、制御部120からのリセット信号RSによってリセッ
トスイッチR1〜R4が瞬間的にオンにされることにより積
分回路111〜114が初期化されて次の積分に備えられる。

従来の技術の項に示したように、一般に、被測定物１
の入力電圧および出力電圧は（１）式および（２）式で
表され、被測定物１の両端間の電圧および被測定物１に
流れる電流は（８）式および（９）式で表され、被測定
物１の伝達特性およびインピーダンスは（３）式および
（10）式で表されるが、この発明の上述した例の測定装
置においては、試験用正弦波信号TSの角周波数をωとす
ると、データ発生部30の出力の正弦波データSDおよび余
弦波データCDがDA変換されて得られる正弦波信号および
余弦波信号はそれぞれsinωｔおよびcosωｔで表され、
被測定物１の入力電圧または被測定物１の両端間の電圧
に相当する被検波信号Ａの振幅をａ、位相をφとする
と、被検波信号Ａはａ・sin（ωｔ＋φ）で表されるの
で、期間Piが試験用正弦波信号TSのある位相角αの時点
から試験用正弦波信号TSの半周期として、乗算型DA変換
器61,62の出力信号が期間Piにおいて積分された後の積
分回路111,112の出力信号Ra,Iaは、 となり、被測定物１の出力電圧または被測定物１に流れ
る電流に相当する被検波信号Ｂの振幅をｂ、位相をθと
すると、被検波信号Ｂはｂ・sin（ωｔ＋θ）で表され
るので、同様に、乗算型DA変換器63,64の出力信号が期
間Piにおいて積分された後の積分回路113,114の出力信
号Rb,Ibは、 となり、出力信号Ra,Ia,Rb,Ibは（４），（５），
（６），（７）式のRin,Iin,Rou,Iouの1/2nになるだけ
であるので、出力信号Ra,Ia,Rb,Ibは被測定物１の伝達
特性を示す（３）式のRin,Iin,Rou,Iouまたは被測定物
１のインピーダンスを示す（10）式のRv,Iv,Ri,Iiのベ
クトル検波出力となり、演算部150において出力信号Ra,
Ia,Rb,Ibが（３）式のRin,Iin,Rou,Iouまたは（10）式
のRv,Iv,Ri,Iiであるとして（３）式または（10）式の
演算がなされることによって被測定物１の伝達特性また
はインピーダンスが求められる。

そして、このように乗算型DA変換器61〜64の出力信号
がそれぞれ積分制御信号ISが高レベルになる試験用正弦
波信号TSの半周期の期間Piにおいて積分されることによ
って被検波信号A,Bがベクトル検波されるので、例えば
上述した8Hzというように試験用正弦波信号TSの周波数f
tが低くされる場合においても被測定物１の伝達特性ま
たはインピーダンスを短時間のうちに高速で測定するこ
とができる。

また、被検波信号A,Bと検波用信号としての正弦波信
号および余弦波信号がアナログ乗算される代わりに、乗
算型DA変換器61〜64において被検波信号A,Bをアナログ
乗算入力として正弦波データSDおよび余弦波データCDが
それぞれDA変換されるので、十分な測定精度を得ること
ができる。

さらに、上述した例においては、期間Piの直後におい
て積分回路111〜114の出力信号がサンプルホールド回路
131〜134において同時にサンプルホールドされ、その直
後において積分回路111〜114のリセットスイッチR1〜R4
が瞬間的にオンにされて次の積分に備えられるととも
に、サンプルホールド回路131〜134の出力信号がAD変換
器141〜144において同時にAD変換されるので、より高速
の測定を行うことができる。

ただし、第５図に示すように、AD変換部140が１個のA
D変換器によって構成されるとともに、そのAD変換部140
とサンプルホールド回路131〜134との間に選択スイッチ
170が設けられ、制御部120からの切替信号SWによって選
択スイッチ170が順次切り替えられてサンプルホールド
回路131〜134の出力信号がAD変換部140において順次AD
変換されるようにしてもよい。

また、第６図に示すように、サンプルホールド部が設
けられず、AD変換部140が１個のAD変換器によって構成
されるとともに、そのAD変換部140と積分回路111〜114
との間に選択スイッチ170が設けられ、上述した期間Pi
の直後において選択スイッチ170が順次切り替えられて
積分回路111〜114の出力信号がAD変換部140において順
次AD変換され、その後、積分回路111〜114のリセットス
イッチR1〜R4が瞬間的にオンにされるようにしてもよ
い。

上述した例は、測定開始信号STの立ち上がりの直後に
おける試験用正弦波信号TSの半周期の期間Piにおいて、
積分制御信号ISが高レベルになり、積分制御スイッチS1
〜S4がオンにされて乗算型DA変換器61〜64の出力信号が
積分回路111〜114において積分されるので、より高速の
測定を行うことができるが、信号発生部70に積分開始時
点を決める設定された値のデータが与えられて、このデ
ータと位相累算部20の出力データPAが上述したデータ比
較回路93と同様の構成のデータ比較回路において比較さ
れ、両者が一致した時点において積分制御信号ISが高レ
ベルに立ち上がるとともに、その時点から試験用正弦波
信号TSの半周期を経過した時点において積分制御信号IS
が低レベルに立ち下がるようにして、乗算型DA変換器61
〜64の出力信号の積分期間の試験用正弦波信号TSに対す
る位相を設定することもでき、その場合には、例えば、
試験用正弦波信号TSの正の半サイクルと負の半サイクル
で試験用正弦波信号TSの振幅を変えて、その正の半サイ
クルが被測定物１に供給されたときと負の半サイクルが
被測定物１に供給されたときの被測定物１の伝達特性ま
たはインピーダンスの違いの有無ないし態様を観測する
ことができる。

なお、データ発生部30においては、移相回路31が設け
られる代わりに余弦波メモリが設けられ、位相累算部20
の出力データPAが、そのまま正弦波メモリ35および上記
の余弦波メモリに、それぞれのアドレスデータとして供
給されて、正弦波メモリ35および上記の余弦波メモリか
ら、それぞれ上述した正弦波データSDおよび余弦波デー
タCDが読み出されるようにしてもよい。

また、この発明は、伝達特性とインピーダンスに限ら
ず、アドミタンス、キャパシタンス、インダクタンスな
どを測定する場合にも適用することができ、乗算型DA変
換部60および積分回路部110は、その被測定物１につい
ての測定事項によっては、２個の乗算型AD変換器および
２個の積分回路を有し、一方の乗算型DA変換器において
一方の被検波信号Ａをアナログ乗算入力として正弦波デ
ータSDまたは余弦波データCDがDA変換され、その一方の
乗算型DA変換器の出力信号が一方の積分回路において積
分されるとともに、他方の乗算型DA変換器において他方
の被検波信号Ｂをアナログ乗算入力として余弦波データ
CDまたは正弦波データSDがDA変換され、その他方の乗算
型DA変換器の出力信号が他方の積分回路において積分さ
れるものでよい。

「発明の効果」 上述したように、この発明によれば、試験用正弦波信
号の周波数が低くされる場合においても伝達特性やイン
ピーダンスなどを短時間のうちに高速で測定することが
できるとともに、十分な測定精度を得ることができる。

【図面の簡単な説明】

第１図および第２図は、この発明の測定装置の一例を示
す系統図、第３図および第４図は、その動作の説明に供
するタイムチャート、第５図および第６図は、それぞ
れ、この発明の測定装置の一部の他の例を示す系統図、
第７図は、従来の測定装置の一例を示す系統図、第８図
は、その動作の説明に供するタイムチャートである。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】クロック発生部と、 このクロック発生部の出力クロックの１パルスごとに設
   定された値の位相増分データを累積加算する位相累算部
   と、 この位相累算部の出力データによって正弦波データおよ
   び余弦波データを出力するデータ発生部と、 上記正弦波データをDA変換して試験用正弦波信号を得、
   その試験用正弦波信号を被測定物に供給するDA変換部
   と、 上記試験用正弦波信号が上記被測定物に供給されること
   によって上記被測定物についての測定事項に応じた二つ
   の被検波信号が得られる試験回路部と、 上記それぞれの被検波信号をアナログ乗算入力として上
   記正弦波データおよび上記余弦波データをそれぞれDA変
   換する乗算型DA変換部と、 上記試験用正弦波信号の半周期の期間において所定レベ
   ル状態となる積分制御信号を発生する信号発生部と、 上記乗算型DA変換部の複数の出力信号をそれぞれ上記積
   分制御信号が上記所定レベル状態となる期間において積
   分する積分回路部と、 この積分回路部の複数の出力信号を同時にまたは順次AD
   変換するAD変換部と、 このAD変換部の出力データを演算して上記被測定物の測
   定事項についての測定結果を得る演算部と、 を備える測定装置。