JP2004184186A

JP2004184186A - 容量測定システム

Info

Publication number: JP2004184186A
Application number: JP2002350405A
Authority: JP
Inventors: Hiroyuki Iwasaki; 裕行岩▲崎▼; Tomonobu Hiramatsu; 友信平松
Original assignee: Agilent Technologies Japan Ltd
Current assignee: Agilent Technologies Japan Ltd
Priority date: 2002-12-02
Filing date: 2002-12-02
Publication date: 2004-07-02
Also published as: US20040160231A1

Abstract

【課題】半導体パラメトリックテストシステムを利用し、容量測定を高速に測定する容量測定システムを提供する。
【解決手段】本発明による容量測定システムでは、被測定素子１１４を接続する複数の入出力端子１５２，１５４と、電圧または電流を供給するソースメジャーユニット１１０と、インピーダンス測定機能を備えた容量測定ユニット１０８と、複数の入出力端子と、ソースメジャーユニットと、容量測定ユニットとの間で多様な接続を行うスイッチマトリクス１１２を備えたテストヘッド１０４を備える。
【選択図】図１

Description

【０００１】
【発明の属する技術分野】
本発明は半導体プロセスモニターに関し、より詳細には、半導体製造プロセスにおける容量測定を、高精度且つ高速に測定するシステムに関する。
【０００２】
【従来の技術】
半導体の酸化膜容量評価などの半導体製造プロセスにおける容量測定時には、図４に示されるような半導体パラメトリックテストシステムを利用した容量測定システムが用いられてきた。ここで、従来の容量測定システム４００は、テストヘッド４０６内に、電圧または電流の供給及び／または測定を電流制限あるいは電圧制限の機能付きで行うソースメジャーユニット（ＳＭＵ）４１２と、被測定対象あるいは被測定素子（ＤＵＴ）４１４からの入出力端子を選択したりＳＭＵなどの測定器との多様な測定パスを切り替える機能を持つスイッチマトリクス（ＳＷＭ）４１０と、ＳＭＵとＳＷＭを制御するテストヘッドコントローラ（ＴＨコントローラ）４０８を備える。この容量測定システム４００は、テストヘッド４０６のほかに、外部容量測定器４０４とコンピュータなどで構成される外部コントローラ４０２を備える。図４において、各ブロック間の接続線４２０、４２２、４２４、４２６は制御線を示し、接続線４３０、４３１、４３２，４３４，４３６，４３８、４４０は各ブロック間の測定に関わる接続線を示す。端子４５０はＳＷＭ４１０の外部接続端子、端子４５２及び４５４は、テストヘッドに備えられた複数の入出力端子のうち、ＤＵＴ４１４との接続の形成をつかさどる入出力端子である（例えば、非特許文献１のｐ．３、および、非特許文献２のｐ．２−３参照）。
【０００３】
ここで、外部容量測定器４０４はテストヘッド４０６の外部に置かれ、外部コントローラ４０２との接続の関係で、外部コントローラと共にラックに収容される場合が一般的である。そのため、レイアウトの関係から、外部容量測定器４０４とＳＷＭの外部接続端子４５０の接続には４ｍ程度のケーブルが必要となる。また、一例として外部容量測定器４０４には、Ａｇｉｌｅｎｔ４２８４Ａなどのインピーダンスメータが用いられる。
【０００４】
なお、図４では、例えば外部容量測定器４０４とＳＷＭ４１０との間の接続線のように、各ブロック間の接続を模式的に１本あるいは２本の線で略して表現している。また、ＳＭＵ４１２も複数チャンネル備えられている場合もある。なお、これ以外のブロック図についても同様である。
【０００５】
図４に示されるシステムで容量測定されるデータ転送のダイアグラムを図５に示す。この図で、縦軸は上から下に向かって時間の経過を模式的に示している。まず外部コントローラ４０２からＴＨコントローラ４０８に接続命令１５０２が送信され、それを受けてＴＨコントローラ４０８はＳＷＭ４１０に接続命令２５０４を送信する。ＴＨコントローラ４０８は一定の待ち時間ＷＡＩＴ５０６の後、外部コントローラ４０２に接続完了の確認メッセージ（接続Ａｃｋ）５０８を返す。次に外部コントローラ４０２は容量測定命令５１０を外部容量測定器４０４に送信し、外部容量測定器４０４は測定を時間５１２をかけて行い、その結果を測定値送信５１４として外部コントローラ４０２に返す。ここで、外部コントローラ４０２には、非特許文献２の第３図に示されるような、２素子モデルに基づく容量値が返される。
【０００６】
図５において、５０２，５０８，５１０，５１４のデータ転送は、転送先が独立したコントローラあるいは測定機である。このため、各機器内で中央処理装置（ＣＰＵ）が転送のプロトコルを管理して同期を取るため、中央処理装置をもたないモジュールであるＳＷＭとの転送５０４と比べ転送時間が長くかかっている。
【０００７】
また、外部容量測定器４０４が外部コントローラと同じラック中にあるため、ＳＷＭ４１０間の測定線が４ｍと長くなり、測定時の待ち時間を短くできないし、測定を高精度にするには限界がある。また、テストヘッドに接続する被測定素子を収納したウエハプローバが近年大型化したことに伴い、この４ｍの測定線では短くてラックの配置に支障をきたす場合もある。
【０００８】
さらに、外部容量測定器４０４はＤＵＴのゲート酸化膜等の回路モデルとして２素子モデルに換算した各要素の値を返すため、近年の被測定対象の中には、抵抗値が小さい場合にふさわしい３素子以上の端子モデルを用いた測定ができない（例えば、非特許文献３参照）。
【０００９】
【非特許文献１】
ヒューレット・パッカード社、”ＨＰ４０７２ＡＡｄｖａｎｃｅｄＰａｒａｍｅｔｒｉｃＴｅｓｔｅｒｗｉｔｈＨＰＳＰＥＣＳ”、カタログ（英語）、米国、１９９９年
【非特許文献２】
アジレント・テクノロジー社、”Ａｇｉｌｅｎｔ４０７０ＳｅｒｉｅｓＡｃｃｕｒａｔｅＣａｐａｃｉｔａｎｃｅＣｈａｒａｃｔｅｒｉｚａｔｉｏｎａｔｔｈｅＷａｆｅｒＬｅｖｅｌ”、アプリケーション・ノート４０７０−２（英語）、米国、２０００年
【非特許文献３】
ＭｉｅｋｏＭａｔｓｕｍｕｒａ，他１名、”Ｎｅｇａｔｉｖｅ−ＣａｐａｃｉｔａｎｃｅＥｆｆｅｃｔｉｎＦｏｒｗａｒｄ−ＢｉａｓｅｄＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒ”，Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．Ｖｏｌ．３９（２０００）ｐｐ．Ｌ１２３−Ｌ１２５，Ｐａｒｔ２，Ｎｏ．２Ｂ、２０００年２月１５日
【００１０】
【発明が解決しようとする課題】
本発明の目的は、半導体パラメトリックテストシステムを利用し、容量測定を高速に測定する容量測定システムを提供することである。
【００１１】
本発明の別の目的は、半導体パラメトリックテストシステムを利用し、容量測定を高精度に測定することができる容量測定システムを提供することである。
【００１２】
本発明のさらに別の目的は、半導体パラメトリックテストシステムを利用し、容量測定を３素子以上の多素子のモデルに基づいても行うことができる容量測定システムを提供することである。
【００１３】
本発明のさらに別の目的は、容量測定システムにおいて、テストヘッドと外部容量測定器との間の接続ケーブルに起因する配置の制約を解決したシステムを提供することである。
【００１４】
【課題を解決するための手段】
以上の課題を解決するために、本発明による容量測定システムでは、被測定端子を接続する複数の入出力端子と、電圧または電流を供給するソースメジャーユニットと、インピーダンス測定機能を備えた容量測定ユニットと、複数の入出力端子と、ソースメジャーユニットと、容量測定ユニットとの間の接続を行うスイッチマトリクスを備えたテストヘッドを備えている。
【００１５】
さらに、テストヘッドが、ソースメジャーユニットと容量測定ユニットとスイッチマトリクスを制御するテストヘッドコントローラを備えた態様や、テストヘッドが、容量測定ユニットの校正端子と、スイッチマトリクスの外部接続端子を備え、容量測定ユニットとスイッチマトリクスが、該校正端子と該外部接続端子を介して接続された態様も含む。
【００１６】
さらに、本発明による容量測定ユニットは、被測定素子のインピーダンスの絶対値と位相とをテストヘッドコントローラに送信する態様と、テストヘッドに接続され、テストヘッドコントローラを制御する外部コントローラを備えた態様も含む。
【００１７】
さらに、本発明による容量測定ユニットは、被測定素子のインピーダンスの実部と虚部の値をテストヘッドコントローラに送信する態様も含む。
【００１８】
【発明の実施の形態】
図１に本発明による実施態様の一つである容量測定システム１００を示す。容量測定システム１００はテストヘッド１０４と外部コントローラ１０２を備える。テストヘッド１０４は、ＳＭＵ１１０と、容量測定ユニット（ＣＭＵ）１０８と、ＳＷＭ１１２とＴＨコントローラ１０６を備える。端子１５０はＣＭＵの校正端子、端子１５２，１５４はテストヘッド１０４のＤＵＴ１１４との入出力端子を示す。なお、テストヘッド１０４には、複数の入出力端子が設けられ、各々ＳＷＭ１１２に接続されている。さらに、各ブロック間の制御線１２０、１２２、１２４、１２６、及び、各ブロック間の測定用接続線１２８、１３０，１３２，１３４，１３６，１３８，１４０を備える。なお、図１では、各ブロック間の接続を模式的に１本あるいは２本の線で略して表現している。また、ＳＭＵ１１０及び／またはＣＭＵ１０８は模式的に１チャンネルだけ表示したが、複数チャンネル備えることもできる。これらは以下のブロック図についても同様である。
【００１９】
ＣＭＵ１０８は外部容量測定器４０４のようなＣＰＵを備えた独立した測定器ではなく、ＣＰＵを備えないテストヘッド内の一モジュールとして構成される。すなわち、従来は独立した測定器では多様な機能を備えるために多数のコマンドが用意され、それをプログラムに基づいてＣＰＵで解釈していたために処理に時間がかる。しかし、テストヘッド内のモジュール（ＣＭＵ１０８及びＳＭＵ１１０）として構成されるのであれば、機能が限定できるためにゲートアレイ等を用いてハードウエア的に各種の機能を実装でき、高速に実行できる。さらに、独立した測定器では、接続対象を選ばないために、汎用的だが冗長なハンドシェークを実装する必要がある。これに対し、テストヘッド内のモジュールであれば、接続対象が限られているので、ハンドシェークの処理を最適化して高速かつインテリジェントに実行できる。また、ＣＭＵ１０８は容量測定の結果として、インピーダンスの絶対値と位相あるいは実部と虚部をＴＨコントローラ１０６に返す機能も備えている。
【００２０】
さらに、ＣＭＵ１０８がテストヘッド１０４内に収容されたことにより、ＣＭＵ１０８とＳＷＭ１１２間の測定用接続ケーブル１３０は、テストヘッド１０４内で配線され、約５０ｃｍと短くて済む。この結果、図４における接続線４３０よりもはるかに短いので、測定待ち時間及び測定精度上、非常に有効である。
【００２１】
図１に示されるシステムで容量測定されるデータ転送のダイアグラムを図２に示す。この図で、縦軸は、上から下へ時間の経過を模式的に示している。まず外部コントローラ１０２からＴＨコントローラ１０６に接続命令１２０２が送信され、それを受けてＴＨコントローラ１０６はＳＷＭ１１２に接続命令２２０４を送信する。外部コントローラ１０２は、接続命令１を送信した後、続けてＴＨコントローラ１０６に測定命令１を送信し、ＴＨコントローラ１０６はそれを受け取り、先の接続命令２の送信から所定の待ち時間ＷＡＩＴ２０６が経過したところで測定命令２２０８をＣＭＵ１０８に送信する。ＣＭＵ１０８は測定を期間２１０で行い、ＴＨコントローラ１０６に測定結果を測定値送信１２１２として送る。それを受けてＴＨコントローラ１０６は外部コントローラ１０２へ測定値送信２２１４で測定値を返す。ここで、この容量測定システム１００がゲート酸化膜等の回路モデルの２素子以外の多素子モデルに基づく容量値を測定する場合には、ＣＭＵ１０８は測定値としてインピーダンスの絶対値と位相あるいは実部と虚部をＴＨコントローラ１０６に返す。
【００２２】
図２において、２０２、２１４、２１６のデータ転送は、転送先が独立したコントローラであるため、ＴＨコントローラ１０６内のＣＰＵが転送のプロトコルを管理して同期を取るので、ＣＰＵをもたないモジュールであるＳＷＭ１１２やＣＭＵ１０８との転送（２０４，２０８，２１２）と比べ転送時間が長くかかっている。しかしながら図５と比較すると、ＣＰＵを備えた機器間でのデータ転送が減っているために、全体のデータ転送時間を短縮することができる。
【００２３】
さらに、ＳＷＭ１１２とＣＭＵ１０８が共にＴＨコントローラ１０６に接続された内部モジュールであるので、接続命令実行を確認する接続Ａｃｋ（図５における５０８）も省略することができ、より一層の転送時間短縮をすることができる。その上、ＣＭＵ１０８とＳＷＭ１１２の接続線が短いため、測定中の待ち時間を短縮することができ、測定２１０を図５の測定５１２よりも短くできた。
【００２４】
また、ＣＭＵ１０８は特定の素子モデルに基づいた容量測定値を返すのではなく、被測定対象のインピーダンスの絶対値と位相あるいは実部と虚部を返すこともできるので、ＴＨコントローラ１０６あるいは外部コントローラ１０２で３素子モデルあるいはいかなる素子モデルでの値に換算した容量値を得ることもできる。
【００２５】
図３に、本発明による別の実施態様に基づく容量測定システム３００を示す。ここで、図１と同じ機能のブロックについては同じ参照番号で示してある。図１と異なる部分は、ＣＭＵ１０８からＳＷＭ１１２への測定用接続線１３０が削除され、代わりにテストヘッド３０４にＳＷＭ１１２の外部接続端子３５２を設けＣＭＵ１０８とＳＷＭ１１２間を接続線１２８，３３０，３３２で接続している。一例として接続線３３０は約２０ｃｍのケーブルを用いている。
【００２６】
このように構成することにより、容量測定システム３００においても図２のデータ転送ダイアグラムと同様な高速測定の効果を得ることができ、ＣＭＵ１０８とＳＷＭ１１２間の接続は、図４の従来技術より実質的に短くすることができる。その上、測定中の待ち時間を短かくして、高精度な測定ができるほか、ＣＭＵ１０８から校正端子１５０までの経路は校正済みであることからも、より一層の高精度測定をすることができる。また、図４の従来の容量測定システムで測定されたデータとの相関を取りたい場合にも、ＳＷＭ１１２の外部接続端子３５２に図４の外部容量測定器４０４と同等機を接続することで可能となる。
【００２７】
【発明の効果】
以上のように、本発明を用いることにより、特に請求項１ないし３及び５に基づけば、半導体パラメトリックテストシステムを利用し、容量測定を高速、高精度に行う容量測定システムを提供することができる。
【００２８】
また、請求項３に基づけは、上記のほかに、従来システムとのデータの相関を容易にとることができる半導体パラメトリックテストシステムを利用した容量測定システムを提供することができる。
【００２９】
さらに、請求項４あるいは６に基づけば、半導体パラメトリックテストシステムを利用し、容量測定をどのような素子モデルに基づいても行うことができる容量測定システムを提供することができる。
【００３０】
その上さらに、請求項１ないし６に基づけば、容量測定ユニットがテストヘッド内に収納されたことにより、テストヘッドと外部容量測定ユニットを接続する接続線をレイアウト面の要求では長くしたいが、測定精度面での要求では短くしたい、という相反する要求を解決し、測定を高精度にすることができる。
【図面の簡単な説明】
【図１】本発明による実施態様の一つを示すブロック図である。
【図２】図１における測定動作時のデータ転送を示すダイアグラムである。
【図３】本発明による別の実施態様好適実施例を示すブロック図である。
【図４】従来技術の容量測定システムを示すブロック図である。
【図５】図４における測定動作時のデータ転送を示すダイアグラムである。
【符号の説明】
１００：容量測定システム
１０２：外部コントローラ
１０４：テストヘッド
１０６：テストヘッドコントローラ
１０８：容量測定ユニット
１１０：ソースメジャーユニット
１１２：スイッチマトリクス
１１４：被測定素子
１２０、１２２、１２４、１２６：制御線
１２８、１３０、１３２、１３４、１３６、１３８、１４０、３３０、３３２：接続線
１５０：ＣＭＵ校正端子
１５２、１５４：入出力端子
３５２：ＳＷＭ外部接続端子

Claims

被測定端子を接続する複数の入出力端子と、
電圧または電流を供給するソースメジャーユニットと、
インピーダンス測定機能を備えた容量測定ユニットと、
前記複数の入出力端子と、前記ソースメジャーユニットと、前記容量測定ユニットとの間の接続を行うスイッチマトリクスと
を備えたテストヘッドを有する容量測定システム。
前記テストヘッドは、前記ソースメジャーユニットと前記容量測定ユニットと前記スイッチマトリクスを制御するテストヘッドコントローラを備えたことを特徴とする請求項１に記載の容量測定システム。
前記テストヘッドは、前記容量測定ユニットの校正端子と、前記スイッチマトリクスの外部接続端子を備え、
前記容量測定ユニットと前記スイッチマトリクスは、該校正端子と該外部接続端子を介して接続される請求項１または２に記載の容量測定システム。
前記容量測定ユニットは、前記被測定素子のインピーダンスの絶対値と位相とを前記テストヘッドコントローラに送信することを特徴とする請求項２または３に記載の容量測定システム。
前記テストヘッドに接続され、前記テストヘッドコントローラを制御する外部コントローラを備えたことを特徴とする請求項１ないし４のいずれかに記載の容量測定システム。
前記容量測定ユニットは、前記被測定素子のインピーダンスの実部と虚部の値を前記テストヘッドコントローラに送信することを特徴とする請求項２ないし５のいずれかに記載の容量測定システム。