JP3662985B2

JP3662985B2 - 同期及びビット情報検出装置

Info

Publication number: JP3662985B2
Application number: JP27578995A
Authority: JP
Inventors: 敏彦兼重; 正小島
Original assignee: Toshiba Corp; Toshiba Digital Media Engineering Corp
Current assignee: Toshiba Corp; Toshiba Development and Engineering Corp
Priority date: 1995-10-24
Filing date: 1995-10-24
Publication date: 2005-06-22
Anticipated expiration: 2015-10-24
Also published as: JPH09120648A

Description

【０００１】
【発明の属する技術分野】
この発明は、ビデオ信号、オーディオ信号や各種データを記録した光学式ディスクから読み取った信号を復調する復調装置、あるいは伝送路からの受信信号を復調する復調装置に用いられる同期及びビット情報検出装置に関する。
【０００２】
【従来の技術】
光学式ディスクから読み取ったデータを復調する場合、ビットレートを検出しこの検出結果に応じて、データ再生経路の転送速度を制御したり、光学式ディスクの回転速度を制御したりしている。
【０００３】
図１０には、光学式ディスクに記録されているビットストリームの構成例を示し図２には従来のビットレート検出装置の構成例を示しているる。
図１０はビットストリームにおける同期信号と主データの構成例を示している。図１１（Ａ）、図１１（Ｂ）はビットストリームにおける同期信号の符号例であり、符号反転長として１１Ｔ（１Ｔ：１ビットクロック周期）が２つ連続する形で定められている。図１１（Ａ）と図１１（Ｂ）で、互いに逆相、つまり振幅極性が異なる波形が示されているが、この波形は、前の符号極性が“０”で終わっているのか、“１”で終わっているのかに応じて使い分けられて記録されている。図１２は、主データの符号例であり、ＲＬＬ（ラン・レングス・リミテッド）変調（２、１０）の符号列の例である。コンパクトディスクの場合、符号列の最大符号反転長（Ｔmax ）は１１Ｔであり、最小符号反転長（Ｔmin ）は３Ｔと規定されている。なお、主データの符号の列の中で隣り合う符号反転長が１１Ｔ、１１Ｔで連続するようなことはないように設定されている。
【０００４】
上記のようなビットストリームで記録された光学式ディスクから再生信号が得られたとき、そのビットレートは図１３のような装置で検出される。図１４にはこの装置の各部の信号例を示している。
【０００５】
図１３において、再生信号は、入力端子１０を介して波形等価器１１に入力されて波形等価され、この出力は２値化器１２に入力されて所定のレベルで峻別されて２値化され、この２値化信号（図１４（Ｂ））は、エッジ検出器１３に入力される。そしてエッジ検出器１３から出力されたエッジ検出信号（図１４（Ｃ））は、カウンタ１４、レジスタ１５、１６に入力される。
【０００６】
エッジ検出信号の間隔が符号反転長に相当するから、カウンタは符号反転長を基準クロック（図１４（Ａ））のカウント値で表すことになる。レジスタ１５は、エッジ検出信号のタイミングで、カウンタ１４のカウント値をホールド（図１４（Ｄ））し、レジスタ１６は、同じくエッジ検出信号のタイミングで、レジスタ１５の内容をホールド（図１４（Ｅ））する。この結果、レジスタ１５、１６は前後で隣接する２つの符号反転長の計測値を逐次保持していることになる。
【０００７】
ここでレジスタ１５、１６の内容は、加算器１７で加算される。そして加算値（図１４（Ｆ））をピークホールド部１８に与える。ピークホールド部１８は、基準クロックに基づいて作成されたタイミング信号により、所定期間（図１４（Ｇ））を設定し、この所定期間内で入力されるデータの中で最も大きい値を検出して出力する。所定期間としては、少なくとも同期信号発生間隔以上が設定されている。
【０００８】
ピークホールド部１８で得られた値Ｎ（図１４（Ｈ））は、ビットレート変換器１９に入力される。ビットレート変換器１９は、値Ｎは基準クロックに対するＴmax の２倍であるもの判断して、次の処理を行う。即ち、基準クロックの１周期をＴCKとすると、ビットレート＝（２２／Ｎ）×（１／ＴCK）の演算を行って、この結果をビットレート検出値として出力する。
【０００９】
図１１に示すような同期信号がレジスタ１５、１６に保持された場合、１１Ｔと１１Ｔであるから加算器１７の出力Ｎは２２となる。したがって、この場合は、ビットレート＝（１／ＴCK）である。なんらかの原因で、Ｎが２２よりずれていた場合、ビットレート検出値が（１／ＴCK）とならないので、これに応じたデータ再生経路の転送速度の制御や、光学式ディスクの回転速度の制御が実行されるようになっている。
【００１０】
【発明が解決しようとする課題】
上述した例は、主データの符号列には規定されていない符号反転長をもつ同期信号を検出して、この同期信号における隣接する２つの符号反転長の総和を計測して、この計測値からビットレートを検出値を得るようにしている。ここで上述の例は、同期信号における隣接する２つの符号反転長の総和の計測値は、主データ列の中では存在し得ない値である。したがって、これらの同期信号を検出するのは比較的容易であり、精度が高い。
【００１１】
しかしながら、最近では高密度で信号を記録する光学式ディスクも開発されている。この種の光学式ディスクによると、同期信号を記録するための物理的長さも制約を受けることがあり、記録長を節約することが要望される。しかし記録長を節約するために、同期信号のパターンを変更すると、同様なパターンが主データの符号列の中にも存在する可能性が高くなる。このようなパターンの場合、従来の如く隣合う符号反転長の計測結果を単純に加算したのでは誤検出の割合が多くなる。
【００１２】
そこでこの発明は、隣接する符号反転長の長さを節約したために、同様なパターンが主データの符号列の中に存在する可能性があるような場合にも、確実に同期及びビットレート情報を検出することができる同期及びビット情報検出装置を提供することを目的とする。
【００１３】
【課題を解決するための手段】
この発明は、ラン・レングス・リミテッド（ＲＬＬ）変調された符号列に、第１の符号反転長を持つ第１の符号と、前記第１の符号に隣接し、第２の符号反転長を持つ第２の符号が前記符号列に適宜挿入されて構成された同期信号を検出する検出装置であって、
前記第１の符号の符号反転長を計測して第１の計測値を得る手段と、
前記第２の符号の符号反転長を計測して第２の計測値を得る手段と、
前記第１の計測値と前記第２の計測値との比率が、前記第１の符号反転長と前記第２の符号反転長との比率に対して所定の誤差範囲内にあるかどうかを判定し、所定の誤差範囲内にある場合を同期信号検出パルスを得る論理判定手段を有する。
このようにすると、比較的安定して同期信号を検出することができ、ビットレートを得るにも有用となる。
【００１４】
【発明の実施の形態】
以下この発明の実施の形態を図面を参照して説明する。
（第１の実施の形態）
図１はこの発明の第１の実施の形態である。
【００１５】
図２は、この発明に関わる記録媒体あるいは伝送経路から送られてくる入力信号（再生信号あるは受信信号）のビットストリームに含まれる同期信号の符号例を示している。符号反転長としては１４Ｔ（１Ｔ：１ビットクロック周期）と、これに隣接する符号反転長４Ｔで規定されている。図２（Ａ）と図２（Ｂ）において、互いに逆相、つまり振幅極性が異なるの波形が示されているが、この波形は、前の符号極性が“０”で終わっているのか、“１”で終わっているのかに応じて使い分けられている。この符号反転長の和（１８Ｔ）は、ＲＬＬ変調された符号列に含まれる最大符号反転長（例えば１４Ｔ）の２倍より小に設定されている。
【００１６】
図３は、図１の各ブロックの出力信号Ａ〜Ｌのタイミングチャートの例を示している。
以下、これらの図を参照して説明する。図１において入力信号は、入力端子２０を介して波形等価器２１に入力されて波形等価され、この出力は２値化器２２に入力されて所定のレベルで峻別されて２値化され、この２値化信号（図３（Ｂ））は、エッジ検出器２３に入力される。そしてエッジ検出器２３から出力されたエッジ検出信号（図３（Ｃ））は、カウンタ２４、レジスタ２５、２６に入力される。
【００１７】
カウンタ２４は、基準クロックをカウントするものでエッジ検出信号が入力する毎に、そのカウント値がレジスタ２５に転送される。そしてカウンタ２４は、また初期値からの基準クロックのカウントを行う。レジスタ２６は、エッジ検出信号が入力する毎に、レジスタ２５の出力をラッチするようになっている。したがって、レジスタ２５、２６には、隣接する符号反転長をカウンタ２４で計測した値（図３（Ｄ）、図３（Ｅ））がラッチされることになる。
【００１８】
次に、レジスタ２５の出力は、比較器２７に入力されて、カウンタ２８のカウント出力（図３（Ｈ））と大小比較され、比較結果がレジスタ２５の出力が大きい場合に検出パルス（図３（Ｉ））を出力する。この検出パルスは、カウンタ２８に入力され、これによりカウンタ２８のカウント値は、例えば１つカウントアップする。よって、カウンタ２８は、レジスタ２５に保持される値がカウント値より大きいと、１つずつカウントアップする。ここでカウンタ２８のカウント期間は、計測期間制御器２９により規定されている。計測期間制御器２９は、基準クロック（図３（Ａ））に基づいて、所定期間（所定期間としては、少なくとも同期信号発生間隔以上が設定されている）のパルスを発生するもので、カウンタ２８はこの所定期間パルスで所定値にプリセットされている。したがって、カウンタ２８の出力値は、１計測期間開始からの符号反転長の最大計測値を反映した値となり、最終的には同期信号の１４Ｔを検出することができる。
【００１９】
上記の回路の場合、ピークホールドと異なり必ずしも計測最大値とはならない。これは、例えばディスクのディフェクト等により誤検出を防止するように設定するためである。上記のカウンタ２８におけ累進は、１クロックで２累進、３累進してもよく任意である。また複数クロックで１累進するものでもよくこの場合はディフェクトなどによる誤検出を軽減できる。
【００２０】
生成しているビットクロック周波数と、実際のビットレートとの大小関係のみを知りたい場合には、カウンタ２８に１４Ｔ内輪で近い値、例えば１２をプリセットするとよい。このようにするとカウンタ２８のカウント値が１４に到達するまでに必要な同期信号の入力回数を減らすことができる。つまり計測時間を短くすることができ、検出結果が得られるまでの遅れ時間を短縮できる。
【００２１】
次に、レジスタ２６の出力値（図３（Ｅ））は、１／４割算器３１、１／３割算器３２に入力されている。１／４割算器３１の出力は、比較器３３に入力されてレジスタ２５の出力と比較され、１／３割算器３２の出力は、比較器３４に入力されてレジスタ２５の出力と比較される。比較器３３は、レジスタ２５の出力が小さい場合に、アクティブ信号（図３（Ｆ））を出力する。このアクティブ信号出力タイミングは、調整のために１エッジ検出パルス分遅れる。比較器３４は、レジスタ２５の出力値が大きい場合に、アクティブ信号（図３（Ｇ））を出力する。このアクティブ信号出力タイミングも、調整のために１エッジ検出パルス分遅れる。
【００２２】
比較器３３、３４の出力が共にアクティブ信号となることは、レジスタ３６の出力値が、例えば１４であるとすると、レジスタ２５の出力が、３．５〜４．６６の間、つまり４もしくはこの近傍であることを検出したことを意味する。つまり、隣接する符号反転長の比率が、１：３〜１：４の範囲にあることを検出したことである。ここで図２に示した同期信号の隣接する符号反転長の比率は１：３．５であるから、比較器３３、３４の出力が共にアクティブ信号となることは、同期信号を検出したことである。このアクティブ信号、つまり検出信号は、論理積回路３５に入力される。この論理積回路３５には、比較器２７からの検出信号も入力されている。
【００２３】
論理積回路３５は、比較器２７、３３、３４の出力がすべてアクティブの場合に検出パルス（図３（Ｊ））を発生する。この検出パルスが発生することは、そに時点で確からしい、少なくとも１計測期間終了近傍にいては最も確からしい同期信号の符号反転長の計測値がレジスタ２５、２６に保持されたことを意味するものである。
【００２４】
そこで、レジスタ２５、２６の出力は、加算器３６に入力されており、その加算出力（図３（Ｋ））がレジスタ３７に供給されている。そしてレジスタ３７は、先の論理積回路３５からの検出パルスのタイミングで加算器３６の出力をラッチするように設定されている。加算器３６に与える一方のデータとしては、カウンタ２８の値を用いてもよい。このカウンタ２８は最大値（１４Ｔ）をホールドしているからである。
【００２５】
この結果、レジスタ３７に加算器３６の出力値を論理積の出力パルスにより保持したとき、レジスタ３７にはその時点で確からしい少なくとも１計測期間終了近傍においては最も確からしい同期信号長の計測値（図３（Ｌ））が保持されることになる。
【００２６】
レジスタ３７の出力は、さらに比較器３８にも入力される。比較器３８は、カウンタ３９の出力値とレジスタ３７の出力値の大小値を比較し、レジスタ３７の出力値が大の場合、検出パルスを発生する。カウンタ３９は、所定期間パルスで所定値にプリセットされ、比較器３８からの検出パルスで累進する。カウンタ３９の計測期間の制御は、計測期間制御器２９の出力により行われている。カウンタ３９の出力値は、１計測期間開始からの同期信号長の最大計測値を反映した値となる。最終的には同期信号長の１８Ｔ相当を検出することを期待する。ピークホールドと異なり必ずしも計測最大値とはならない。これは希であるが隣接する計測値が所定の比率にあるディスクのディフェクト等による誤検出を防止することである。この場合も累進は、１クロックで１累進でもよいし、例えば２クロック１累進でもよい。また複数クロックで１累進する場合、ディフェクトなどによる誤検出をより軽減できる。
【００２７】
生成しているビットクロック周波数と、実際のビットレートとの大小関係のみを知りたい場合には、カウンタ３９に１８Ｔ内輪で近い値、例えば１６をプリセットするとよい。このようにするとカウンタ３９のカウント値が１８に到達するまでに必要な同期信号の入力回数を減らすことができる。つまり計測時間を短くすることができ、検出結果が得られるまでの遅れ時間を短縮できる。
【００２８】
カウンタ３９の出力値は、レジスタ４０にも供給される、このレジスタ４０は、１計測期間終了時のカウンタ３９の出力値を保持する。レジスタ４０の出力値は、１計測期間における同期信号長の最終検出値となる。
【００２９】
このレジスタ４０の出力は、ビットレート変換器４１に供給される。ビットレート変換器４１では、入力値をＮとし、基準クロックの１周期をＴckとすると、ビットレートを（１８／Ｎ）×（１／ＴCK）で算出されている。
【００３０】
図４には上記の実施の形態の動作を示すフローチャートを示している。
図４においてステップＳ１では、カウンタ２４のカウント値がレジスタ２５に保持され、Ｘ０とされている。次に、ステップＳ２において、比較器２７によりＸ０とＣ０（Ｃ０はカウンタ２８の出力値）とが比較され、Ｘ０が大きい場合には、αがカウンタ２８の内容に加算され（ステップＳ３）、ステップＳ４においては、レジスタ２５の出力Ｘ０が、レジスタ２６の出力値Ｘ１を処理した値、つまり（Ｘ１／４）＜Ｘ０＜（Ｘ１／３）の範囲内にあるかどうかの判定が行われる。もしこの範囲内にＸ０があり、ＹＥＳの場合、ステップＳ５において、レジスタ２５、２６の出力が加算され加算器３６からＸ２が得られ、次に、このＸ２は、Ｃ１（カウンタ３９の出力値）より小さいかどうかの判定が行われる（ステップＳ６）。Ｘ２＜Ｃ１でありＹＥＳであれば、カウンタ３９の値にβが加算される（ステップＳ７）。
【００３１】
ステップＳ４、Ｓ６において、判定がＮＯであれば、ステップＳ８において所定の計測期間がオーバーしているかどうかの判定が行われる。オーバーしておりＹＥＳであれば、Ｃ１（カウンタ３９の値）を用いてビットレートを算出して出力する（ステップＳ９）。次に、先のＣ０、Ｃ１としてプリセット値Ｐ０、Ｐ１を設定し、また、計測期間をリセットし（ステップＳ１０、Ｓ１１）、カウンタ２５の値をカウンタ２６に移し（ステップＳ１２）、ステップＳ１に戻るようにしている。
【００３２】
上記の実施の形態においては、加算器３６においてレジスタ２５、２６の双方の出力値を加算し、この加算値を模擬的にカウンタ３９で生成し、この生成した値を演算することによりビットレートを計算したが、レジスタ２５、２６で得られる第１、第２の計測値のいずれか一方を用いて計算してもよい。あるいはカウンタ２８の値を用いて計算を行ってもよい。
【００３３】
カウンタ２８、比較器２７のループや、カウンタ３９、比較器３８のループはリミッタ機能を持つピークホールド部として機能し、設定された計測時間内で積分動作を得る。これによりカウンタ値に大きな誤りが発生することはない。カウンタ２８、比較器２７のループで所定の計測期間内で最大値を検出したとき（カウンタ２８の値が比較器１７の値より小さいとき）に、論理積回路３５の出力を許可するようにしているからである。
【００３４】
（第２の実施の形態）
図５は、この発明の他の実施の形態である。
上記の実施の形態では、同期信号の隣接する符号反転長の比率を検出する場合、１４Ｔ側の符号反転長を１／４倍、１／３倍して、検出した。しかしこの方式に限定されるものではなく、４Ｔ側の符号反転長を４倍、３倍にし比率を検出するようにしてもよい。図５において、図１と同一部分には同一符号を付して、説明は省略し、異なる部分について説明することにする。
【００３５】
即ち、この実施の形態ではレジスタ２５の出力値が、４倍の掛算器５１を介して比較器３３の一方の入力部に入力され、また３倍の掛算器５２を介して比較器３４の一方の入力部に入力されている。そして、比較器３３、３４の他方の入力部にはレジスタ２６の出力が入力されている。その他の構成は、先の第１の実施の形態と同じであり、動作も同じである。比較器３３は、レジスタ２６の出力値が掛算器５１の出力値よりも小さいときに、アクティブ信号を出力し、比較器３４は、レジスタ２６の出力値が掛算器５２の出力値よりも大きいときに、アクティブ信号を出力する。
【００３６】
比較器３３、３４から同時にアクティブ信号が得られたときは、レジスタ２６の出力Ｄが３×４（＝１２）＜Ｄ＜４×４（＝１６）であることを判定したときであり、Ｄとしては４Ｔが含まれる。
【００３７】
（第３の実施の形態）
図６は、さらにこの発明の他の実施の形態である。
上述した実施の形態では、エッジ間隔を計測するカウンタ２４が基準クロックに基づいて計測を行っている。したがって、カウンタ２４の出力は、絶対的な値である。これに対して、計測カウンタが相対的にエッジ間隔を計測するようにしてもよい。
【００３８】
図６の実施の形態では、ビットクロック生成器６１が設けられ、このビットクロック生成器６１は、２値化器２２の出力を用いてビット同期したクロックを生成し、このクロックをカウンタ６２に供給している。カウンタ６２は、エッジ検出器２３からのエッジ検出信号の入力タイミングで初期値となり、クロックをカウントしている。その他の大部分の構成は、図１に示した構成と同様であり、同一符号を付して説明は省略する。異なる部分を説明すると、この実施の形態はレジスタ４０の出力値が、比較器６３にて基準値と比較される。基準値としては、例えば、図２に示した同期信号の第１と第２の符号反転長の最大値１８が設定されている。この比較器６３からは、基準値ＲＥＦとレジスタ４０の出力値ＮＡが等しいことを示す比較結果１と、基準値ＲＥＦに対してレジスタ４０の出力値が大きい又は小さいを現す比較結果２を得ることができる。
【００３９】
この比較結果によりビットクロックが高いか、低いかを知ることができ、例えばビットクロック生成器の周波数制御等を行うことができる。つまり生成されたビットクロックの周波数のビットストリームのビットレートに対する大小関係を判別し、ビットクロック生成器の周波数を調整することができる。
【００４０】
（第４の実施の形態）
図７は、さらにまたこの発明の他の実施の形態である。
上記の実施の形態では、同期信号の隣接する符号反転長の比率を検出する場合、１４Ｔ側の符号反転長を１／４倍、１／３倍して、検出した。しかしこの方式に限定されるものではなく、４Ｔ側の符号反転長を４倍、３倍にし比率を検出するようにしてもよい。図７において、図６と同一部分には同一符号を付して、説明は省略し、異なる部分について説明することにする。
【００４１】
即ち、この実施の形態ではレジスタ２５の出力値が、４倍の掛算器７１を介して比較器３３の一方の入力部に入力され、また３倍の掛算器７２を介して比較器３４の一方の入力部に入力されている。そして、比較器３３、３４の他方の入力部にはレジスタ２６の出力が入力されている。その他の構成は、先の第１の実施の形態と同じであり、動作も同じである。比較器３３は、レジスタ２６の出力値が掛算器７１の出力値よりも小さいときに、アクティブ信号を出力し、比較器３４は、レジスタ２６の出力値が掛算器７２の出力値よりも大きいときに、アクティブ信号を出力する。
【００４２】
比較器３３、３４から同時にアクティブ信号が得られたときは、レジスタ２６の出力Ｄが３×４（＝１２）＜Ｄ＜４×４（＝１６）であることを判定したときであり、Ｄとしては４Ｔが含まれる。
【００４３】
上記の図６、図７の実施の形態においては、比較器６３を示したが、さらにレジスタ４０の出力を図１及び図５の実施の形態のようにビットレート変換器に入力するようにしてもよい。
【００４４】
図８は、この発明の装置を光学式ディスク再生装置に適用した場合の構成例である。光学式ディスク１０１はモータ１００により回転駆動され、ピックアップ１０２は光学式ディスク１０１の情報を読取り、波形成形器１０３に与える。波形成形器１０３の出力は２値化器１０４に入力されて２値化される。２値化された信号は、ビットクロック生成器１０５に入力され、ビットクロック生成のためのＰＬＬ回路に入力されるとともに、この発明に関わる同期及びビット情報検出装置１０６に入力される。同期及びビット情報検出装置１０６で検出された検出信号は、モータ制御器１０７に制御信号として与えられる。
【００４５】
図９は、さらに他の適用例である。
光学式ディスク１０１はモータ１００により回転駆動され、ピックアップ１０２は光学式ディスク１０１の情報を読取り、波形成形器１０３に与える。波形成形器１０３の出力は２値化器１０４に入力されて２値化される。２値化された信号は、ビットクロック生成器１０５に入力され、ビットクロック生成のためのＰＬＬ回路に入力されるとともに、この発明に関わる同期及びビット情報検出装置１０６に入力される。同期及びビット情報検出装置１０６で検出された検出信号は、ビットクロック生成器１０５の制御情報として用いられる。なおこのシステムはフィードフォワードタイプでもフィードバックタイプでもいずれでもよい。
【００４６】
なお、上述した各実施の形態においてにおいてビットレートを演算する場合、加算器３６の出力に基づいて演算を行ったが、これに限らず、レジスタ２５あるいは２６のいずれか一方を用いて演算を行うようにしてもよい。要は、同期信号が、隣合う符号反転長の比率に応じて確実に検出されていれば、演算結果を同じとなる。勿論、同期信号の符号波形（１４Ｔと４Ｔの組み合わせ）は、これ以外でもよい。
【００４７】
また比較器２７の論理積回路３５の出力は同期信号検出パルスであり、同期信号検出情報のみとしても利用できることは勿論である。さらに上記の実施の形態では、光学式ディスクからの再生信号の中の同期信号を検出し、ビットレートを得る装置として説明したが、記録媒体のみならず伝送経路の伝送信号の中の同期信号を検出し、ビットレートを得る装置として適用できることは勿論である。
【００４８】
【発明の効果】
以上説明したようにこの発明によれば、隣接する符号反転長の長さを節約したために、同様なパターンが主データの符号列の中に存在する可能性があるような場合にも、確実に同期情報及びビットレート情報を検出することができる。
【図面の簡単な説明】
【図１】この発明の一実施の形態を示す図。
【図２】この発明に係わるビットストリームの同期信号の符号波形例を示す図。
【図３】図１の装置の動作例を説明するために示したタイミングチャート。
【図４】同じく図１の装置の動作例を説明するために示したフローチャート。
【図５】この発明の他の実施の形態を示す図。
【図６】この発明のさらに他の実施の形態を示す図。
【図７】この発明のさらにまた他の実施の形態を示す図。
【図８】この発明の装置の使用例を示す図。
【図９】この発明の装置の他の使用例を示す図。
【図１０】同期信号と主データのビットストリーム例を示す図。
【図１１】従来の同期信号の符号波形例を示す図。
【図１２】主データの符号波形例を示す図。
【図１３】従来のビットレート検出装置の構成を示す図。
【図１４】図１３の装置の動作を説明するために示したタイミングチャート。
【符号の説明】
２１…波形等価器、２２…２値化器、２３…エッジ検出器、２４…カウンタ、２５、２６…レジスタ、２７…比較器、２８…カウンタ、２９…計測期間制御器、３１…１／４割算器、３２…１／３割算器、３３、３４…比較器、３５…論理積回路、３６…加算器、３７…レジスタ、３８…比較器、３９…カウンタ、４０…レジスタ、４１…ビットレート変換器、５１…４倍の掛算器、５２…３倍の掛算器、６１…ビットクロック生成器、６２…カウンタ、６３…比較器、７１…４倍の掛算器、７２…３倍の掛算器。

Claims

ラン・レングス・リミテッド（ＲＬＬ）変調された符号列に、第１の符号反転長を持つ第１の符号と、前記第１の符号に隣接し、第２の符号反転長を持つ第２の符号が同期信号として前記符号列に間欠的に挿入されており、少なくとも前記同期信号を検出する検出装置であって、
前記同期信号の第１の符号反転長を計測して第１の計測値を得る第１の計測手段と、
前記同期信号の第２の符号反転長を計測して第２の計測値を得る第２の計測手段と、
前記第１の計測値と前記第２の計測値との比率が、前記第１の符号反転長と前記第２の符号反転長との比率に対して所定の誤差範囲内にあるかどうかを判定し、所定の誤差範囲内にある場合に同期信号検出パルスを得る論理判定手段と、
前記同期信号検出パルスが得られたときの前記第１及び又は第２の計測値を利用してビットレートを演算するビットレート演算手段と
を有したことを特徴とする同期及びビット情報検出装置。
論理判定手段は、
前記第１の計測値を異なる第１、第２の整数値で割り算して第１、第２の値を得て、前記第２の計測値が第１、第２の値の間に存在するか否かを判定し、存在する場合に前記同期信号検出パルスを得ることを特徴とする請求項１記載の同期及びビット情報検出装置。
前記第１、第２の整数値は４と３であることを特徴とする請求項２記載の同期及びビット情報検出装置。
論理判定手段は、
前記第２の計測値に異なる第１、第２の整数値を掛算して第１、第２の値を得て、前記第１の計測値が第１、第２の値の間に存在するか否かを判定し、存在する場合に前記同期信号検出パルスを得ることを特徴とする請求項１記載の同期及びビット情報検出装置。
前記第１、第２の整数値は４と３であることを特徴とする請求項４記載の同期及びビット情報検出装置。
前記第１及び第２の計測手段は、前記符号列の符号反転長を逐次計測する連続計測手段からの逐次計測値を用いて前記第１、第２の計測値を得ていることを特徴とする請求項１記載の同期及びビット情報検出装置。
前記第１の計測手段は、
予め設定された所定期間毎にプリセットされる累進カウンタを含み、前記逐次計測値と前記累進カウンタの出力を比較し、前記逐次計測値が大きい場合に前記累進カウンタの値を予め設定した値だけ増加させるリミッタ構成を含むことを特徴とする請求項６記載の同期及びビット情報検出装置。
前記ビットレートを演算する演算手段は、
前記第１、第２の計測値を、加算器において加算し、前記同期信号検出パルスによりラッチ手段にラッチし、このラッチ値に基づいて前記ビットレートを計算することを特徴とする請求項１記載の同期及びビット情報検出装置。
前記ビットレートを演算する演算手段は、
前記ラッチ手段がラッチしたラッチ値とモニタカウンタのカウント値とを比較し、前記ラッチ値が大きいときのみ前記モニタカウンタのカウント値を所定値増加させる処理を所定計測期間行い、前記モニタカウンタに蓄積された値を用いて前記ビットレートを計算することを特徴とする請求項８記載の同期及びビット情報検出装置。
前記第１の計測手段は、
前記ビットストリームの符号反転長を逐次計測し、所定期間に計測された符号反転長のうち最大値を前記第１の計測値とする手段であることを特徴とする請求項１記載の同期及びビット情報検出装置。
前記第２の計測手段は、
前記第１の計測値を得た符号に隣接する符号の符号反転長を前記第２の計測値とすることを特徴とする請求項１０記載の同期及びビット情報検出装置。
前記第１及び第２の計測手段は、前記符号列の符号反転長を逐次計測する連続計測手段からの逐次計測値を用いて前記第１、第２の計測値を得ており、前記逐次計測手段は、前記符号列のエッジパルス間を計測する場合、基準クロックをカウントすることにより計測していることを特徴とする請求項１記載の同期及びビット情報検出装置。
前記第１及び第２の計測手段は、前記符号列の符号反転長を逐次計測する連続計測手段からの逐次計測値を用いて前記第１、第２の計測値を得ており、前記逐次計測手段は、前記符号列のエッジパルス間を計測する場合、前記符号列からビットクロックを生成するビットクロック生成器の出力ことにより計測し、前記ビットレート演算手段に対して、前記符号列の相対的なビットレートを演算させていることを特徴とする請求項１記載の同期及びビット情報検出装置。
前記ビットレート演算手段は、
得られたビットレート演算結果として、ビットレート値そのものを出力する手段を有することを特徴とする請求項１記載の同期及びビット情報検出装置。
前記ビットレート演算手段は、
得られたビットレート演算結果として、ビットレート値と基準値とを比較して、基準値に対する大小情報を出力する手段を有すること特徴とする請求項１記載の同期及びビット情報検出装置。
前記ビットレート演算手段の演算出力は、前記符号列の２値化出力を用いるデータクロック生成器の周波数制御部に供給されることを特徴とする請求項１記載の同期及びビット情報検出装置。
前記ビットレート演算手段の演算出力は、前記符号列の２値化出力の伝送速度制御に用いられることを特徴とする請求項１記載の同期及びビット情報検出装置。
前記ビットレート演算手段の演算出力は、前記符号列を発生する記録媒体の回転制御に用いられることを特徴とする請求項１記載の同期及びビット情報検出装置。
前記第１と第２の符号反転長の和は、ＲＬＬ変調された符号列に含まれる最大符号反転長の２倍より小に設定されていることを特徴とする請求項１記載の同期及びビット情報検出装置。