JPH0369069A - ディジタル信号再生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野〕 この発明は、フロッピーディスク、磁気カード、光カー
ド等の記録媒体に、ＭＦＭ変調方式、２７変調方式等に
より記録されたディジタル信号を再生するディジタル信
号再生装置に関する。

〔従来の技術〕

ディジタル信号の記録再生方式については、従来種々の
ものが提案されているが、記録媒体に記録されたディジ
タル信号を正しく復調するためには、記録媒体と読み取
りヘッドとの相対移動速度の変動による再生パルス幅の
変動や、媒体上の傷、ごみ等による信号の変動、欠落に
対する対策が必要である。

このようなことから、例えば特公昭５７−２４７００号
公報には、再生されたパルスと自己発振クロックとの位
相差をカウントし、そのカウント値を自己発振クロック
の周波数にフィードバックするＰＬＬ方式により再生パ
ルスと同期した読み取りクロックを得、これに基づいて
再生パルスを復調するようにしたものが提案されている
。

また、特開昭６２−２４１１７６号公報には、再生中の
パルス間隔からその時点におけるクロックビットの周期
を抽出して、その抽出したクロックビット周期の１／２
を基準周期とする補正クロックを生威し、この補正クロ
ックに基づいて読み取り窓信号を形成して再生パルスを
復調するようにしたものが提案されている。

〔発明が解決しようとする課題〕

しかしながら、特公昭５７−２４７００号公報における
ように、再生パルスと自己発振クロックとの位相差を自
己発振クロックの周波数にフィードバックして再生パル
スと同期した読み取りクロックを得るものにあっては、
再生パルスと読み取りクロックとの位相関係が一旦ずれ
ると、読み取りクロックを再び正しい位相関係に引き込
むまでに時間がかかり、またパルス幅の大きな速度変動
には追従が遅れるため、再生パルスを正しく復調できな
くなるという問題がある。

また、特開昭６２−２４１１７６号公報におけるように
、パルス到来時点でのパルス間隔からクロックビットの
周期を抽出して復調用窓を形成するものにあっては、各
パルス到来毎にクロック周期が変動するため、媒体の速
度変動等によりパルス位置が急激に変動した場合には誤
って復調してしまうという問題がある。例えば、パルス
位置が正常な位置より後ろにずれた場合には、該パルス
より前のパルス長は長くなり、後ろのパルス長は短くな
る。

このため、前のパルスによってクロック周期を長くする
と窓開期間にパルスが到来せず、正しい復調ができなく
なる。また、媒体上の傷やごみによるジッタ（単発の信
号のゆらぎ）により、例えば突然パルス幅が大きくなり
、その次のパルス幅が小さくなると、データウィンドウ
のなかにビットが納まらず、クロックビットとデータビ
ットとが反転して誤って復調してしまうという問題があ
る。

この発明は、このような従来の問題点に着目してなされ
たもので、記録媒体の読み取り速度が変動しても、また
媒体上の傷やごみ等により再生パルス幅が変動しても、
任意のセルフクロック方式で変調記録されたデータを常
に正しく復調できるよう適切に構成したディジタル信号
再生装置を提供することを目的とする。

〔課題を解決するための手段〕

上記目的を達成するため、この発明では記録媒体を読み
取って得られるアナログ信号を２値化して、該記録媒体
に記録されたディジタル信号を再生するディジタル信号
再生装置において、２値化した再生出力中のパルス間隔
を抽出するパルス間隔抽出手段と、このパルス間隔抽出
手段で抽出したパルス間隔の基本周期に対する倍数を検
出するパルス倍数検出手段と、予め定めた順次の複数個
の再生出力パルスに対するそれぞれのパルス間隔および
倍数に基づいて新たな基本周期を算出する基本周期算出
手段と、この基本周期算出手段で算出した基本周期の復
調クロックを生成するクロック生成手段と、このクロッ
ク生成手段で生成される復調クロックの位相を再生出力
パルスに所定の幅をもって同期させるクロック同期手段
とを具え、前記クロック生成手段で生成される復調クロ
ックに基づいて２値化した再生出力パルス列を復調する
よう構成する。

〔作　用〕

第１図はこの発明の概念図を示すものである。

再生ヘッドからの再生出力信号は、２値化した後パルス
間隔抽出手段１および同期手段２にそれぞれ供給し、パ
ルス間隔抽出手段１において再生出力信号中のパルス列
の各パルス間隔を順次計測してパルス倍数検出手段３に
供給する。パルス倍数検出手段３では、パルス間隔抽出
手段１からの各パルス間隔が予め設定された基本周期Ｔ
の何倍に当たるかを検出してその倍数を基本周期算出手
段４に供給する。基本周期算出手段４では、数パルス分
のパルス間隔およびそれぞれの基本周期Ｔに対する倍数
値に基づいて新たな基本周期Ｔ”を゛算出し、これをク
ロック生成手段５に供給すると共に、パルス倍数検出手
段３に次のパルス倍数を検出するための基本周期として
供給する。ここで、基本周期Ｔ゛は例えば数パルス分の
パルス間隔の和を、それぞれのパルス倍数の和で割るこ
とにより算出する。なお、この基本周期Ｔ゛は再生ヘッ
ドと記録媒体との相対速度変動によって変動するが、数
パルス分のパルスを用いて基本周期Ｔ゛を算出すること
により単発の変動成分を相殺することが可能となる。

クロック生成手段５では、基本周期算出手段４からの基
本周期Ｔ゛および同期手段２からの所要の同期信号に基
づいて再生出力パルス列を復調するための復調クロック
を生成して出力すると共に、該復調クロックおよびその
周期Ｔ”を同期手段２に供給する。

一方、同期手段２では、２値化した再生出力パルスと、
クロック生成手段５からの復調クロックおよびその周期
Ｔ゛とに基づいて所要の同期信号を得、これをクロック
生成手段５に供給して、クロック生成手段５においてそ
の復調クロックを再生出力パルスに所定の幅をもって同
期させるようにする。

このように、再生出力パルスの数パルス分のパルスを用
いて基本周期Ｔ゛を算出し、この基本周期Ｔ”を用いて
復調クロックを生成すると共に、この復調クロックを再
生出力パルスに所定の幅をもって同期させることにより
、再生ヘッドと記録媒体との相対速度変動にゆるやかに
追従し、かつ記録媒体上の傷、ごみ等による単発の再生
信号のゆらぎに左右されない復調クロックを得ることが
でき、再生信号を常に正確に復調することが可能となる
。

〔実施例］ 第２図はこの発明の一実施例を示すブロック図である。

記録媒体上の信号を読み取る磁気ヘッド、光学ヘッド等
の再生ヘッド１１からの再生信号は、増幅・２値化回路
１２で整形してパルス列の再生出力信号とし、これをパ
ルス間隔抽出回路１３および同期回路１４にそれぞれ供
給する。

パルス間隔抽出回路１３では、再生出力信号のパルス間
隔をカウンタにより順次計測し、その計測値ｐをパルス
倍数検出回路１５、記憶回路１６および基本周期算出回
路１７にそれぞれ供給する。

パルス倍数検出回路１５では、計測されたパルス間隔ｐ
を、後述するクロック生成回路から出力されるクロック
の現在の周期Ｔで割ることにより、パルス間隔ｐが周期
Ｔの何倍であるかの倍数ｎを演算し、これを記憶回路１
６および基本周期算出回路１７にそれぞれ供給する。

基本周期算出回路１７では、パルス間隔抽出回路１３お
よびパルス倍数検出回路■５からそれぞれ供給されるパ
ルス間隔ｐおよび倍数ｎと、それ以前において記憶回路
１６に記憶された予め定められた順次の複数個のパルス
間隔ｐおよび倍数ｎとに基づいて、すなわち順次の所定
数のパルス間隔ｐの和をそれぞれの倍数ｎの和で割るこ
とにより、新しい平均周期Ｔ゛を算出し、これをクロッ
ク生成回路１８および同期回路１４にそれぞれ供給する
と共に、パルス倍数検出回路１５に次のパルス倍数を検
出するための基本周期として供給する。このように、順
次の複数個のパルス間隔ｐの和と、それぞれの倍数ｎの
和とに基づいて新しい平均周期Ｔ゛を算出することによ
り、個々のパルスのジッタ成分を相殺した平均周期Ｔ゛
を得ることができる。

クロック生成回路１８では、基本周期算出回路１７から
の平均周期Ｔ゛および同期回路Ｉ４からの所要の同期信
号に基づいて再生出力パルス列を復調するための復調ク
ロックを生成して、該復調クロックを同期回路１４およ
び復調回路１９にそれぞれ供給する。

一方、同期回路１４では、２値化した再生出力パルス、
クロック生成回路１８からの復調クロックおよび基本周
期算出回路１７からの周期Ｔ゛に基づいて所要の同期信
号を得、これをクロック生成回路１８に供給して、クロ
ック生成回路１８においてその復調クロックを再生出力
パルスに所定の幅をもって同期させるようにすると共に
、この同期信号に基づいて復調信号を得、これを復調回
路１９に供給する。ここで、同期信号は、通常、再生出
力信号のパルスが到来したときに発生され、クロック生
成回路１８はこのパルスの到来毎に復調クロックに再同
期をかけるが、再生出力信号のパルスの到来位置により
、すなわちジッタの大きいパルスに対しては、同期信号
をずらして発生するか、あるいは同期信号を発生しない
ようにする。このようにして、復調クロックを再生出力
信号に所定の幅をもって同期させるようにする。

復調回路１９においては、制御回路２０からの復調開始
命令、終了命令等により、復調クロックを用いて復調信
号をサンプリングして、“０”、“１”のディジタルデ
ータの復調を行う。

第３図は以上説明したデータの復調に関する信号波形図
を示すもので、例えばＭＦＭ変調においては復調用デー
タからクロックビットを除去することでデータを得るこ
とができる。

以下、第２図に示したディジタル信号再生装置の各部の
具体的構成について説明する。

第４図は基本周期算出回路１７の一例の構成を示すもの
である。この基本周期算出回路１７は、パルス長レジス
タ２１、倍数レジスタ２２、パルス長加算回路２３、倍
数加算回路２４および割算回路２５を有する。パルス長
レジスタ２１は、例えばアップカウンタをもって構威し
、パルス間隔抽出回路１３からのパルス間隔ｐをラッチ
するようにする。また、倍数レジスタ２２は、例えばダ
ウンカウンタをもって構成し、パルス倍数検出回路１５
からの倍数ｎをラッチするようにする。

パルス長レジスタ２１でラッチしたパルス間隔ｐは記憶
回路１６に供給すると共に、パルス長加算回路２３に供
給する。同様に、倍数レジスタ２２でラッチして倍数ｎ
は記憶回路１６に供給すると共に、倍数加算回路２４に
供給する。

パルス長加算回路２３は、パルス長レジスタ２１からの
パルス間隔ｐ７と、記憶回路１６に記憶されているその
直前の順次の７個分のパルス間隔１’、、−＋〜Ｐ７−
７の合計８個のパルス間隔の和ＰＴを求め、これを割算
回路２５に供給するようにする。同様に、倍数加算回路
２４は倍数レジスタ２２からの倍数ｎ７と、記憶回路１
６に記憶されているその直前の順次の７個分の倍数ｎ７
−１〜ｆ’ｌｎ−？の合計８個の倍数の和ｎ。を求め、
これを割算回路２５に供給するようにする。

割算回路２５では、パルス長加算回路２３からのパルス
間隔の和ｐアと、倍数加算回路２４からの倍数の和ｎｔ
とに基づいてＰｔ／ｎｔを演算して新たな基本周期Ｔｏ
を求め、これを同期回路１４およびクロック生成回路１
８にそれぞれ供給すると共に、パルス倍数検出回路１５
にフィードバックして次のパルス倍数を検出するための
基本周期として用いるようにする。

このように、基本周期算出回路１７で算出した新たな基
本周期Ｔ”をパルス倍数検出回路１５にフィードバック
して次のパルス倍数を検出するための基本周期として用
いるようにすることにより、再生出力信号のパルス幅の
大きな変動にも追従することが可能となる。

第５図はクロック生成回路１８の一例の構成を示すもの
である。このクロック生成回路１８は、基本周期レジス
タ３１、ダウンカウンタ３２、トグルフリップフロップ
３３およびＯＲ回路３４を有する。基本周期レジスタ３
１には、基本周期算出回路１７からの基本周期Ｔｏを供
給してラッチさせ、同期回路１４から周期切換信号が到
来していないときはラッチした基本周期Ｔ”の１７２の
値を、周期切換信号が到来したときはラッチした基本周
期Ｔｏの１／４の値をダウンカウンタ３２に供給するよ
うにする。

ダウンカウンタ３２のロード端子には、同期回路１４か
らの同期信号をＯＲ回路３４を介して供給し、この同期
信号に基づいて基本周期レジスタ３１からの出力をロー
ドして、ロード後原振クロックによりダウンカウントを
開始させるようにする。また、ダウンカウンタ３２にお
いてカウントが終了した時点で発生するキャリー信号（
ＣＯ）は、トグルフリップフロップ３３に供給すると共
に、ＯＲ回路３４を介してダウンカウンタ３２のロード
端子に供給し、これによりトグルフリップフロップ３３
の出力を反転させると同時に、ダウンカウンタ３２に再
度基本周期レジスタ３１からの出力をロードしてダウン
カウントを開始させるようにする。

また、トグルフリップフロップ３３には、そのリセット
端子に同期回路Ｉ４からの同期信号を供給し、これによ
りトグルフリップフロップ３３をリセットするようにす
る。

このようにして、ダウンカウントが終了する毎にトグル
フリップフロップ３３の出力を反転させて復調クロック
を得ると共に、この復調クロックを同期回路１４からの
同期信号により再生出力信号に所定の幅をもって同期さ
せる。

以上のように、同期信号により復調クロックを生成する
ことにより、１個目の同腓信号で再生出力信号と復調ク
ロックとを同期させることができ、再生出力信号に対し
て直ちに引込みが可能となる。

第６図は同期回路１４の一例の構成を示すブロック図、
第７図はその動作を説明するための各部の信号波形図を
示すものである。この同期回路１４は、反転検出回路４
１、ダウンカウンタ４２、基本周期レジスタ４３、立下
り検出回路４４、ＡＮＤ回路４５〜４８、インバータ４
９，５０　、遅延回路５１およびＯＲ回路５２を有する
。クロック生成回路１８からの復調クロックは、反転検
出回路４１およびＡＮＤ回路４５．４６にそれぞれ供給
すると共に、インバータ４９を介してＡＮＤ回路４７お
よび４８にそれぞれ供給する。また、基本周期算出回路
１７からの基本周期Ｔ′は基本周期レジスタ４３に供給
してラッチし、そのラッチした基本周期Ｔ”の１７４の
値をダウンカウンタ４２に供給する。さらに、増幅・２
値化回路１２からの再生出力信号は、立下り検出回路４
４に供給して、その立下りに同期した同期パルスを得、
これをＡＮＤ回路４５〜４日にそれぞれ供給する。

反転検出回路４１では、復調クロックの立ち上がりおよ
び立ち下がりを検出してロードパルスを得、これをダウ
ンカウンタ４２に供給する。ダウンカウンタ４２では、
このロードパルスにより基本周期レジスタ４３からの基
本周期Ｔ′の１／４の値をロードしてダウンカウントを
開始させ、そのカウントの終了により発生するキャリー
信号（Ｃｏ）をダウンカウンタ４２のイネーブル端子、
ＡＮＤ回路４５．４７および遅延回路５１にそれぞれ供
給すると共に、インバータ５０を介してＡＮＤ回路４６
および４８にそれぞれ供給する。

ＯＲ回路５２には、ＡＮＤ回路４５，４７．４８の出力
を供給すると共に、ＡＮＤ回路４６の出力を遅延回路５
１を介して供給し、このＯＲ回路５２の出力を同期信号
として、またＡＮＤ回路４７の出力を周期切換信号とし
てクロック生成回路１８にそれぞれ供給するようにする
。

ここで、再生出力信号に変動要因がなく、ノ＜ルス間隔
が一定ならば再生出力信号の立ち下がりと復調クロック
の立ち下がりとは一致するが、この例では再生ヘッド１
１と記録媒体との相対速度変動、記録媒体上のごみや傷
等による再生出力信号の乱れを考慮し、復調クロックの
立ち下がりに対して±２５％内に再生出力信号の立ち下
がりが位置する場合には、正常区間として復調クロ・ン
クを再生出力信号に同期させる。

すなわち、第７図のパルスＡのように正常区間内に同期
パルスが位置する場合には、ＡＮＤ回路４５および４８
により、再生出力信号到来時の同期パルスをそのまま同
期信号としてクロック生成回路１８に供給する。これに
対し、パルスＢのようにその同期パルスが正常区間より
遅れてきた場合には、ＡＮＤ回路４７により同期パルス
を同期信号および周期切換信号として出力させて、これ
らをクロック生成回路１８に供給し、これによりクロッ
ク生成回路１８において基本周期レジスタ３１からラッ
チした基本周期Ｔ゛の１／４の値をダウンカウンタ３２
に供給するようにする。このようにすると、１回目の復
調クロック反転周期が早くなって、パルスＢが遅れずに
きた場合とほぼ同等の復調クロックを得ることができる
。また、逆にパルスＣのようにその同期パルスが正常区
間より早くきた場合には、ＡＮＤ回路４６から同期パル
スを出力させ、これを遅延回路５１によりＴ”Ｉ４遅ら
せて同期信号として出力させる。

以上のように、この実施例によれば、実際の再生出力信
号のパルス間隔を平均計算することにより復調クロック
の周期を求めるようにしたので、個々のパルスのジッタ
成分を相殺することができ、また常に再生出力信号と復
調クロックとの位相を合わせながらも、大きなジッタの
ものは選択して位相をずらして合わせることにより、再
生出力信号と復調クロックとを所定の幅をもって同期さ
せるようにしたので、記録媒体上のごみや傷等による誤
った信号に対して誤ロックすることなく、常に正しい信
号に追従する復調クロックを得ることができる。

なお、この発明は上述した実施例にのみ限定されるもの
ではなく、幾多の変形または変更が可能である。例えば
、上述した実施例では、正常区間以外でのパルスは遅れ
量を調整して同期させるようにしたが、第６図において
ＡＮＤ回路４６．４７および遅延回路５１を省略して、
正常区間以外のパルスは同期を行わないようにすること
もできる。

また、上述した実施例では、再生出力信号中のパルスｐ
、、−１〜Ｐｎ−＋の平均によってｐ７のときの基本周
期Ｔｏを求めるようにしたが、ｐ７−９〜ｐ７−１の平
均によってＴ’ｎ−ａのときの周期Ｔ”を求めるように
しても良い。この場合には、クロック生成回路１８に第
８図に示すように遅延回路３５を設け、これにより同期
回路１４からの同期信号および周期切換信号を再生出力
信号４個分遅延させて、Ｐｌｌ−？〜ｐ１−１の計算時
にＰｎ−４のパルス同期信号を発生させるようにすれば
良い。このように、予測平均により復調クロックの基本
周期を算出するようにすれば、より正確な基本周期を得
ることができると共に、一般にパルス幅はジッタ成分を
除き連続的に変動することを考慮すると、再生ヘッドと
記録媒体との相対速度変動に起因する再生出力信号のパ
ルス幅の変動にも容易に追従することができる。

さらに、上述した実施例では、正常区間外に再生出力信
号がきた場合、Ｔｏ／４の位相補償を行って復調クロッ
クをＴｏ／４早めたり、遅らせたりしたが、第６図の基
本周期レジスタ４３および遅延回路５１内のレジスタを
外部のｃｐｕ等から書き込めるようにして、位相補正量
をＴｏ／３やＴ’　１５等のように任意に設定するよう
構成することもできる。このようにすれば、再生出力信
号の特性にあったより正確な位相補正が可能となるので
、変動量の大きい再生出力信号に対しても、これを正し
く復調できる復調クロックを生成することができる。

また、上述した実施例では、基本周期を平均法により算
出するようにしたが、再生出力信号のパルス幅変動を予
測するもの、例えば２乗平均等の他のアルゴリズムによ
り算出するようにすることもできる。

〔発明の効果〕

以上のように、この発明によれば、予め定めた順次の複
数個の再生出力パルスに基づいて基本周期を算出してそ
の周期の復調クロックを生成すると共に、この復調クロ
ックの位相を再生出力パルスに所定の幅をもって同期さ
せるようにしたので、記録媒体と再生ヘッドとの相対速
度変動による再生出力パルス幅の変動に有効に追従し、
かつ記録媒体上のごみや傷等による再生出力パルス幅の
変動や欠落による影響を最小限に抑えた復調クロックを
得ることができ、したがって任意のセルフクロック方式
で変調記録されたデータを常に正しく復調することがで
きる。また、再生出力パルスに対して直ちに引込みがで
きるので、記録媒体に形成する引込みパターンを最小限
にでき、したがって記録媒体のデータ記録容量を拡大す
ることができる。

【図面の簡単な説明】

第１図はこの発明の概念図、 第２図はこの発明の一実施例を示すブロック図、第３図
はその動作を説明するための信号波形図、第４図は第２
図に示した基本周期算出回路の一例の構成を示すブロッ
ク図、 第５図は同しくクロック生成回路の一例の構成を示すブ
ロック図、 第６図は同じく同期回路の一例の構成を示すブロック図
、 第７図はその動作を説明するための各部の信号波形図、 第８図はこの発明の他の実施例におけるクロック生成回
路の構成を示すブロック図である。 １−・−パルス間隔抽出手段 ３−パルス倍数検出手段 ５−クロック生成手段 １２−増幅・２値化回路 １４−・−同期回路 １６−・−記憶回路 １８−　クロック生成回路 ２０−制御回路 ２−同期手段 ４・−・基本周期算出手段 １１−再生ヘッド １３・−・パルス間隔抽出回路 １５−パルス倍数検出回路 １７−基本周期算出回路 １９−復調回路 第３図 復ｇｉｇ用デーグ チ′−ヅ Ｉ。 ′Ｏ０ ′１” ′０“ｆ″ Ｏ゛ Ｏ゛ 第４図 ６ 第１図 第２図 第５図 第６図

Claims (1)

1. 【特許請求の範囲】 １、記録媒体を読み取って得られるアナログ信号を２値
   化して、該記録媒体に記録されたディジタル信号を再生
   するディジタル信号再生装置において、 ２値化した再生出力中のパルス間隔を抽出 するパルス間隔抽出手段と、 このパルス間隔抽出手段で抽出したパルス 間隔の基本周期に対する倍数を検出するパルス倍数検出
   手段と、 予め定めた順次の複数個の再生出力パルス に対するそれぞれのパルス間隔および倍数に基づいて新
   たな基本周期を算出する基本周期算出手段と、 この基本周期算出手段で算出した基本周期 の復調クロックを生成するクロック生成手段と、 このクロック生成手段で生成される復調ク ロックの位相を再生出力パルスに所定の幅をもって同期
   させるクロック同期手段とを具え、前記クロック生成手
   段で生成される復調ク ロックに基づいて２値化した再生出力パルス列を復調す
   るよう構成したことを特徴とするディジタル信号再生装
   置。