JPS6155824B2 - - Google Patents
Info
- Publication number
- JPS6155824B2 JPS6155824B2 JP53153888A JP15388878A JPS6155824B2 JP S6155824 B2 JPS6155824 B2 JP S6155824B2 JP 53153888 A JP53153888 A JP 53153888A JP 15388878 A JP15388878 A JP 15388878A JP S6155824 B2 JPS6155824 B2 JP S6155824B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- signal
- counter
- detection data
- synchronization signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 29
- 230000015654 memory Effects 0.000 claims description 15
- 238000005070 sampling Methods 0.000 claims 1
- 238000000605 extraction Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Synchronizing For Television (AREA)
- Television Signal Processing For Recording (AREA)
Description
【発明の詳細な説明】
本発明は、磁気テープから再生された映像信号
のようにノイズを含むパルス信号列から同期信号
をこのノイズと区別して抜取るのに適用されるパ
ルス信号抜取回路に関する。
のようにノイズを含むパルス信号列から同期信号
をこのノイズと区別して抜取るのに適用されるパ
ルス信号抜取回路に関する。
従来のパルス信号抜取回路は、第１図に示すよ
うに同期分離回路１によつて再生信号から同期信
号PSYを振幅分離し、この同期信号PSYをAFC
回路２に供給することによりウインドパルス
WNDを発生させ、アンドゲート３に同期信号
PSY及びウインドパルスWNDを供給することに
より水平周期の再生同期信号HDを得るようにす
る構成であつた。この構成では、AFC回路２に
対してノイズ信号も供給されることになる。
AFC回路は、耐雑音性を良くすることと、引込
み範囲を広くすること（或いは応答を速くするこ
と）との両者を共に良くすることは困難であり、
またアナログ的な閉ループを有しているために不
安定である欠点があつた。VTR（ビデオテープ
レコーダ）のひとつとして、通常の磁気テープの
走行速度の再生以外に、それより50倍にも走行速
度を早く或いは遅くして再生動作を行なうものが
ある。このような再生動作で得られる再生信号に
は、トラツク間の無信号領域をまたがつて磁気ヘ
ツドが磁気テープを走差するためにノイズが多く
含まれ、また水平同期信号の１周期が通常再生に
対して±50〔％〕も変化する。通常の再生動作と
このような50倍の高速或いは低速の再生動作との
何れの場合の再生信号からも正しく同期信号を抜
き取ることは、第１図に示すようなAFC回路２
を用いた構成によつては困難である。
うに同期分離回路１によつて再生信号から同期信
号PSYを振幅分離し、この同期信号PSYをAFC
回路２に供給することによりウインドパルス
WNDを発生させ、アンドゲート３に同期信号
PSY及びウインドパルスWNDを供給することに
より水平周期の再生同期信号HDを得るようにす
る構成であつた。この構成では、AFC回路２に
対してノイズ信号も供給されることになる。
AFC回路は、耐雑音性を良くすることと、引込
み範囲を広くすること（或いは応答を速くするこ
と）との両者を共に良くすることは困難であり、
またアナログ的な閉ループを有しているために不
安定である欠点があつた。VTR（ビデオテープ
レコーダ）のひとつとして、通常の磁気テープの
走行速度の再生以外に、それより50倍にも走行速
度を早く或いは遅くして再生動作を行なうものが
ある。このような再生動作で得られる再生信号に
は、トラツク間の無信号領域をまたがつて磁気ヘ
ツドが磁気テープを走差するためにノイズが多く
含まれ、また水平同期信号の１周期が通常再生に
対して±50〔％〕も変化する。通常の再生動作と
このような50倍の高速或いは低速の再生動作との
何れの場合の再生信号からも正しく同期信号を抜
き取ることは、第１図に示すようなAFC回路２
を用いた構成によつては困難である。
本発明はかかる点を考慮して、その間隔が予測
できないようなパルス信号をもノイズと区別して
抜き取ることができるパルス信号抜取回路を実現
せんとするものである。
できないようなパルス信号をもノイズと区別して
抜き取ることができるパルス信号抜取回路を実現
せんとするものである。
以下、第２図を参照して本発明の一実施例につ
いて説明する。第２図において、４で示される入
力端子には、再生信号から振幅分離された同期信
号PSYが供給され、この同期信号PSYが以下に述
べるようにして形成されるウインドパルスWND
と共にアンドゲート５に供給されることによつて
再生同期信号PHDが抜き取られて出力端子６に
生じる。また、７に示す端子には、第３図Ａに示
すように充分高い周波数（例えば通常の再生動作
時の水平周波数の1148倍）の基準信号REFSが供
給される。第３図Ｂに示すような同期信号PSYが
パルス発生器８に供給されることによつて第３図
Ｃに示すパルスWM1が発生し、これが遅延回路
９によつて僅に遅延された同図Ｄに示すパルス
WM2が発生する。
いて説明する。第２図において、４で示される入
力端子には、再生信号から振幅分離された同期信
号PSYが供給され、この同期信号PSYが以下に述
べるようにして形成されるウインドパルスWND
と共にアンドゲート５に供給されることによつて
再生同期信号PHDが抜き取られて出力端子６に
生じる。また、７に示す端子には、第３図Ａに示
すように充分高い周波数（例えば通常の再生動作
時の水平周波数の1148倍）の基準信号REFSが供
給される。第３図Ｂに示すような同期信号PSYが
パルス発生器８に供給されることによつて第３図
Ｃに示すパルスWM1が発生し、これが遅延回路
９によつて僅に遅延された同図Ｄに示すパルス
WM2が発生する。
カウンタ１０によつて同期信号PSYのパルス間
隔が検出される。カウンタ１０はパルスWM2に
よつてクリアされ、基準信号REFSを計数する。
カウンタ１０の並列出力（検出データ）がパルス
WM1によつてメモリー１１に書き込まれる。こ
れと共に、パルスWM1によつてメモリー１１の
内容がメモリー１２に転送される。メモリー１１
に蓄えられている検出データＸi+1とメモリー１
２に蓄えられている検出データＸiが比較回路１
３に供給される。メモリー１１，１２及び後述の
メモリー１５としては、レジスタを用いることが
できる。比較回路１３は、検出データＸi及びＸi+
１が略々等しいことを検出するもので、｜Ｘi−Ｘi
＋１｜＜Ｃ（Ｃは、１又は２のような頗る小さい定
数である）の関係のときに“１”となる比較出力
ENBLを発生し、これを判別用カウンタ１４に供
給する。判別用カウンタ１４には、同期信号PSY
がクロツク入力として供給される。この場合、比
較出力ENBLが“１”のときにのみ同期信号PSY
を数え、これが“０”に立下る時には、判別用カ
ウンタ１４がクリアされる。判別用カウンタ１４
は、数個例えば８個の同期信号PSYを数えたとき
に出力WM3を発生する。
隔が検出される。カウンタ１０はパルスWM2に
よつてクリアされ、基準信号REFSを計数する。
カウンタ１０の並列出力（検出データ）がパルス
WM1によつてメモリー１１に書き込まれる。こ
れと共に、パルスWM1によつてメモリー１１の
内容がメモリー１２に転送される。メモリー１１
に蓄えられている検出データＸi+1とメモリー１
２に蓄えられている検出データＸiが比較回路１
３に供給される。メモリー１１，１２及び後述の
メモリー１５としては、レジスタを用いることが
できる。比較回路１３は、検出データＸi及びＸi+
１が略々等しいことを検出するもので、｜Ｘi−Ｘi
＋１｜＜Ｃ（Ｃは、１又は２のような頗る小さい定
数である）の関係のときに“１”となる比較出力
ENBLを発生し、これを判別用カウンタ１４に供
給する。判別用カウンタ１４には、同期信号PSY
がクロツク入力として供給される。この場合、比
較出力ENBLが“１”のときにのみ同期信号PSY
を数え、これが“０”に立下る時には、判別用カ
ウンタ１４がクリアされる。判別用カウンタ１４
は、数個例えば８個の同期信号PSYを数えたとき
に出力WM3を発生する。
第３図Ｂに示す同期信号PSYの立下りの間隔が
カウンタ１０により検出され、検出データＸiが
発生すると、t1で示すタイミングで検出データＸi
がパルスWM1によつてメモリー１１に書込ま
れ、t2で示すタイミングでパルスWM2によつてカ
ウンタ１０がクリアされ、再び次の間隔がカウン
タ１０で検出され、検出データＸi+1が発生し、
同様に検出データＸi+1がt3で示すタイミングでメ
モリー１１に書込まれる。このt3で示すタイミン
グにおいて｜Ｘi−Ｘi+1｜＜Ｃの関係が成立して
いるか否かが比較回路１３で判別され、成立して
いる場合では、比較出力ENBLが“１”に立上
る。比較出力ENBLは、次の比較のタイミングま
でホールドされるので、次の比較のタイミングの
前の同期信号PSYの立下りを判別用カウンタ１４
が数える。
カウンタ１０により検出され、検出データＸiが
発生すると、t1で示すタイミングで検出データＸi
がパルスWM1によつてメモリー１１に書込ま
れ、t2で示すタイミングでパルスWM2によつてカ
ウンタ１０がクリアされ、再び次の間隔がカウン
タ１０で検出され、検出データＸi+1が発生し、
同様に検出データＸi+1がt3で示すタイミングでメ
モリー１１に書込まれる。このt3で示すタイミン
グにおいて｜Ｘi−Ｘi+1｜＜Ｃの関係が成立して
いるか否かが比較回路１３で判別され、成立して
いる場合では、比較出力ENBLが“１”に立上
る。比較出力ENBLは、次の比較のタイミングま
でホールドされるので、次の比較のタイミングの
前の同期信号PSYの立下りを判別用カウンタ１４
が数える。
このようにして略々等しい検出データが連続し
て８回得られるときには、この検出データが正規
の同期信号の間隔を示すものであると判別してメ
モリー１１に蓄えられている検出データをパルス
WM3によつてメモリー１５に書き込む。このメ
モリー１５に蓄積されている検出データは、パル
スWM2によつてカウンタ１６にロードされる。
検出データは、その“１”と“０”とが反転され
てカウンタ１６にロードされるので、カウンタ１
６に基準信号REFSがクロツク入力として供給さ
れることにより、検出データに相当する間隔でも
つてカウンタ１６から出力が発生する。このカウ
ンタ１６の出力がウインドパルス発生回路１７に
供給されることによつてウインドパルスWNDが
発生する。このウインドパルスWNDは、カウン
タ１６にロードされた検出データで定まるタイミ
ングを中心とする所定の期間で“１”となるパル
スである。このウインドパルスWNDがアンドゲ
ート５に供給されることで、ノイズと区別された
再生同期信号PHDを出力端子６に得ることがで
きる。ウインドパルスWNDのパルス幅を一定と
せずに、通常の磁気テープの走行速度の再生動作
時では、ノイズが少ないので狭くし、逆にノイズ
が多い高速或いは低速再生動作時では、広くする
ように可変としても良い。
て８回得られるときには、この検出データが正規
の同期信号の間隔を示すものであると判別してメ
モリー１１に蓄えられている検出データをパルス
WM3によつてメモリー１５に書き込む。このメ
モリー１５に蓄積されている検出データは、パル
スWM2によつてカウンタ１６にロードされる。
検出データは、その“１”と“０”とが反転され
てカウンタ１６にロードされるので、カウンタ１
６に基準信号REFSがクロツク入力として供給さ
れることにより、検出データに相当する間隔でも
つてカウンタ１６から出力が発生する。このカウ
ンタ１６の出力がウインドパルス発生回路１７に
供給されることによつてウインドパルスWNDが
発生する。このウインドパルスWNDは、カウン
タ１６にロードされた検出データで定まるタイミ
ングを中心とする所定の期間で“１”となるパル
スである。このウインドパルスWNDがアンドゲ
ート５に供給されることで、ノイズと区別された
再生同期信号PHDを出力端子６に得ることがで
きる。ウインドパルスWNDのパルス幅を一定と
せずに、通常の磁気テープの走行速度の再生動作
時では、ノイズが少ないので狭くし、逆にノイズ
が多い高速或いは低速再生動作時では、広くする
ように可変としても良い。
上述のメモリー１５に蓄えられている検出デー
タは、再生信号中の同期信号の周期を示すものに
他ならないので、検出データをＤ／Ａ変換器１８
に供給し、そのアナログ出力をアンプ１９を介す
ることにより検出電圧V1を得、この検出電圧V1
を比較回路２０に供給することで周波数検出出力
FDETを得ることができる。この検出出力FDET
は、VTRの再生動作が通常のものか、又は高速
（低速）再生動作かを示しており、再生信号の時
間軸補正その他の処理に用いることができる。ま
た、検出電圧V1は、AFC回路２１の誤差電圧と
しても使用されている。
タは、再生信号中の同期信号の周期を示すものに
他ならないので、検出データをＤ／Ａ変換器１８
に供給し、そのアナログ出力をアンプ１９を介す
ることにより検出電圧V1を得、この検出電圧V1
を比較回路２０に供給することで周波数検出出力
FDETを得ることができる。この検出出力FDET
は、VTRの再生動作が通常のものか、又は高速
（低速）再生動作かを示しており、再生信号の時
間軸補正その他の処理に用いることができる。ま
た、検出電圧V1は、AFC回路２１の誤差電圧と
しても使用されている。
AFC回路２１は、位相比較器２２と、ローパ
スフイルタ２３と、アンプ２４と、VCO（電圧
制御形可変周波数発振器）２５と、１／Ｎ分周器２６ とから構成されている。前述のようにして抜き取
られた再生同期信号PHDと１／Ｎ分周器２６の出力と が位相比較器２２に供給され、VCO２５から再
生同期信号PHDに同期したクロツクパルスPCLK
が発生するようになされている。このクロツクパ
ルスPCLKは、周波数検出出力FDETと同様に、
時間軸補正その他の処理に使用される。かかる
AFC回路２１のローパスフイルタ２３のカツト
オフ周波数、アンプ２４のゲイン等の値は、アン
プ２４から発生する誤差電圧V2によるロツク範
囲が狭くなるようなものに選定されている。そし
て、VCO２５に対しては、加算器２７により誤
差電圧V2と前述の検出電圧V1とを加え合わせて
なる制御電圧V3を供給する。また、VCO２５
は、第４図Ａに示すように制御電圧V3とその発
振周期Ｔとが比例するような特性とされている。
このようにすれば、簡単な構成により、全体とし
てロツク範囲が広く且つ擬似ロツクを起こしにく
く、応答性の早いAFC回路２１を構成すること
ができる。
スフイルタ２３と、アンプ２４と、VCO（電圧
制御形可変周波数発振器）２５と、１／Ｎ分周器２６ とから構成されている。前述のようにして抜き取
られた再生同期信号PHDと１／Ｎ分周器２６の出力と が位相比較器２２に供給され、VCO２５から再
生同期信号PHDに同期したクロツクパルスPCLK
が発生するようになされている。このクロツクパ
ルスPCLKは、周波数検出出力FDETと同様に、
時間軸補正その他の処理に使用される。かかる
AFC回路２１のローパスフイルタ２３のカツト
オフ周波数、アンプ２４のゲイン等の値は、アン
プ２４から発生する誤差電圧V2によるロツク範
囲が狭くなるようなものに選定されている。そし
て、VCO２５に対しては、加算器２７により誤
差電圧V2と前述の検出電圧V1とを加え合わせて
なる制御電圧V3を供給する。また、VCO２５
は、第４図Ａに示すように制御電圧V3とその発
振周期Ｔとが比例するような特性とされている。
このようにすれば、簡単な構成により、全体とし
てロツク範囲が広く且つ擬似ロツクを起こしにく
く、応答性の早いAFC回路２１を構成すること
ができる。
また、検出データをＤ／Ａ変換器１８に供給す
る前にROM等を用いて周波数を示す検出データ
に変換しても良い。このようにすれば、Ｄ／Ａ変
換器１８の出力は、周波数に比例した値となるの
で、AFC回路２１のVCO２５が第４図Ｂに示す
ような制御電圧V3とその発振周波数とが比例す
るような特性を有するものとされる。
る前にROM等を用いて周波数を示す検出データ
に変換しても良い。このようにすれば、Ｄ／Ａ変
換器１８の出力は、周波数に比例した値となるの
で、AFC回路２１のVCO２５が第４図Ｂに示す
ような制御電圧V3とその発振周波数とが比例す
るような特性を有するものとされる。
なお、所定回数連続した検出データを得てこれ
を比較するのに、第２図に示す構成と異なり、所
定回数分の検出データを保持する複数個のメモリ
ーを設け、その出力を比較する並列的比較を行な
う構成としても良い。また、パルス信号の間隔を
検出するカウンタとして、長い段数のものを用意
しておき、このカウンタから２個以上の検出デー
タを得るようにしても良い。要は、所定回数連続
して略々等しい検出データが発生することを判別
できれば良い。
を比較するのに、第２図に示す構成と異なり、所
定回数分の検出データを保持する複数個のメモリ
ーを設け、その出力を比較する並列的比較を行な
う構成としても良い。また、パルス信号の間隔を
検出するカウンタとして、長い段数のものを用意
しておき、このカウンタから２個以上の検出デー
タを得るようにしても良い。要は、所定回数連続
して略々等しい検出データが発生することを判別
できれば良い。
上述の本発明に依れば、ノイズが含まれている
と共に、その間隔が正確に予測できないパルス信
号列より、パルス信号の正規の間隔を検出するこ
とができ、これに基いてウインドパルスを発生さ
せることができる。従つてAFC回路２を使用す
る従来の構成と比べて、AFC回路２の特性を最
適なものとする設計の困難さや、AFC回路２が
アナログ的閉ループを有しているために避けるこ
とができない動作の不安定さによる悪影響を除去
することができる。
と共に、その間隔が正確に予測できないパルス信
号列より、パルス信号の正規の間隔を検出するこ
とができ、これに基いてウインドパルスを発生さ
せることができる。従つてAFC回路２を使用す
る従来の構成と比べて、AFC回路２の特性を最
適なものとする設計の困難さや、AFC回路２が
アナログ的閉ループを有しているために避けるこ
とができない動作の不安定さによる悪影響を除去
することができる。
なお、映像信号から再生同期信号PHDを抜き
取る場合に限らず、再生デジタル信号（データ）
から同期信号を抜き取る場合等に本発明を適用す
ることができ、上述と同様の効果を得ることがで
きる。
取る場合に限らず、再生デジタル信号（データ）
から同期信号を抜き取る場合等に本発明を適用す
ることができ、上述と同様の効果を得ることがで
きる。
第１図は従来のパルス信号抜取回路の一例のブ
ロツク図、第２図は本発明の一実施例のブロツク
図、第３図はその動作説明に用いるタイムチヤー
ト、第４図はVCOの特性の説明に用いる線図で
ある。 ４は同期信号の入力端子、６は抜き取られた再
生同期信号の出力端子、７は基準信号の入力端
子、１０は検出用カウンタ、１４は判別用カウン
タ、１７はウインドパルス発生回路、２１は
AFC回路である。
ロツク図、第２図は本発明の一実施例のブロツク
図、第３図はその動作説明に用いるタイムチヤー
ト、第４図はVCOの特性の説明に用いる線図で
ある。 ４は同期信号の入力端子、６は抜き取られた再
生同期信号の出力端子、７は基準信号の入力端
子、１０は検出用カウンタ、１４は判別用カウン
タ、１７はウインドパルス発生回路、２１は
AFC回路である。
Claims (1)
- １ 基準信号を計数することにより、入力パルス
信号列のパルス信号の間隔を検出するカウンタ
と、所定回数連続して略々等しい検出データが上
記カウンタから発生することを判別する手段と、
この判別出力によつて上記所定回数連続して発生
した検出データを保持するメモリーと、このメモ
リーに保持される検出データから上記パルス信号
を抜き取るためのウインド信号を発生する手段と
を備えたパルス信号抜取回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15388878A JPS5579583A (en) | 1978-12-12 | 1978-12-12 | Pulse signal sampling circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15388878A JPS5579583A (en) | 1978-12-12 | 1978-12-12 | Pulse signal sampling circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5579583A JPS5579583A (en) | 1980-06-16 |
| JPS6155824B2 true JPS6155824B2 (ja) | 1986-11-29 |
Family
ID=15572299
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15388878A Granted JPS5579583A (en) | 1978-12-12 | 1978-12-12 | Pulse signal sampling circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5579583A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0126143A4 (en) * | 1982-11-19 | 1985-06-10 | Gould Inc | SEALED NICKEL ZINC CELL. |
| JP2838995B2 (ja) * | 1995-12-27 | 1998-12-16 | 日本電気株式会社 | 水平同期信号発生回路 |
-
1978
- 1978-12-12 JP JP15388878A patent/JPS5579583A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5579583A (en) | 1980-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4203076A (en) | Clock pulse signal generator having an automatic frequency control circuit | |
| JPS6236430B2 (ja) | ||
| US3939438A (en) | Phase locked oscillator | |
| US4445092A (en) | Periodic pulse forming circuit | |
| JPH0339352B2 (ja) | ||
| JPS626393B2 (ja) | ||
| JPS63227184A (ja) | ビデオフオ−マツト信号処理方式 | |
| JP2683483B2 (ja) | 表示画像の歪みを補正する信号処理装置 | |
| JPH04985A (ja) | 時間軸誤差信号発生装置 | |
| JPS6155824B2 (ja) | ||
| US4866394A (en) | Phase synchronizing circuit for a time axis shift correcting circuit | |
| JPS5829113A (ja) | デジタル信号処理装置の同期回路 | |
| JP2871746B2 (ja) | クロック信号再生回路 | |
| JPH02186781A (ja) | 情報読取装置 | |
| JPH0441628Y2 (ja) | ||
| JPH0528659A (ja) | デイジタル信号再生装置 | |
| JPH0136381Y2 (ja) | ||
| JP2502742B2 (ja) | 水平同期信号検出装置 | |
| JPH01305785A (ja) | ジッタ補正装置 | |
| JPH07201137A (ja) | 位相同期ループのロック検出方法及びロック検出装置 | |
| JPS6245336Y2 (ja) | ||
| JPH0369069A (ja) | ディジタル信号再生装置 | |
| JPS63131787A (ja) | クロツク信号発生回路 | |
| JPH028385B2 (ja) | ||
| JPH0664846B2 (ja) | クロツク信号補間装置 |