JPH02186781A

JPH02186781A - 情報読取装置

Info

Publication number: JPH02186781A
Application number: JP1006265A
Authority: JP
Inventors: Yoshikiyo Konno; 紺野　義清
Original assignee: Pioneer Electronic Corp
Current assignee: Pioneer Corp
Priority date: 1989-01-13
Filing date: 1989-01-13
Publication date: 1990-07-23
Also published as: GB2227142B; DE3924202A1; DE3924202C2; GB2227142A; GB8915387D0; US5065385A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】技術分野本発明は、ディスク或いは磁気テープ等の記録媒体に記
録されている映像信号や音声信号等の情報を読み取る装
置に関する。

背景技術例えばビデオディスクプレーヤにおいては、ディスクを
回転駆動するスピンドルモータの回転速度を制御してデ
ィスクと信号読取手段としてのピツクアップの情報検出
点との相対速度を制御することによって時間軸の粗調整
がなされ、ピックアップによって得られた再生信号を可
変遅延素子に供給して再生信号の遅延時間を可変制御す
ることにより時間軸の微調整がなされている。この時間
軸の微調整用の可変遅延素子としてメモリを使用するこ
とが多くなっている。メモリを使用する場合は、再生信
号の時間軸変動に同期したパルスを生成し、このパルス
によって再生信号をメモリに書き込んだのち周波数が一
定の基準パルスによって読み出すことにより時間軸変動
に応じた時間だけ再生信号を遅延させて時間軸の微調整
を行なっているのである。

従来のかかるビデオディスクプレーヤを第３図に示す。

同図において、ディスク１はスピンドルモータ２によっ
て回転駆動される。このディスク１の回転に伴ってディ
スク１に記録されている信号がピックアップ３によって
読み取られる。ピックアップ３から出力されるＲＦ倍信
号、ＦＭ復調器等からなる復調回路５に供給される。こ
の復調回路５によってビデオ信号が復調されてＡ／Ｄ（
アナログ・ディジタル）変換器６及び同期分離回路７に
供給される。同期分離回路７においてはビデオ信号中の
水平同期信号が分離されて再生水平同期信号りとして出
力される。再生水平同期信号りは、書込クロック発生回
路８．書込アドレスカウントスタート信号発生回路９１
位相比較回路１０及びメモリコントローラ１１に供給さ
れる。

書込アドレスカウントスタート信号発生回路９は、例え
ば微分回路等からなっており、再生水平同期信号りに同
期して発生する負極性のパルスからなる書込アドレスカ
ウントスタート信号（以下、ＷＳＴ信号と称する）を出
力する構成となっている。

位相比較回路１０においては、再生水平同期信号りと基
準水平同期信号ｒとの位相比較がなされ、両信号間の位
相差に応じた信号が形成される。この位相比較回路１０
の出力は、スピンドルエラー信号としてサーボアンプ１
２を介してスピンドルモータ２に供給され、ディスク１
の回転速度制御がなされる。

また、書込クロック発生回路８においては、再生水平同
期信号りは位相比較回路１５に供給されて分局器１６の
出力との位相比較がなされ、両信号間の位相差に応じた
位相差信号が形成される。

この位相比較回路１５の出力は、ＶＣＯ（＠圧制御型発
振器）１７の制御入力になっている。ＶＣ０１７は、自
走周波数が色副搬送波の周波数ｆＳＣの４倍にほぼ等し
くなるように構成されている。

このＶＣＯ１７の出力は、分周器１６に供給されて例え
ば１／９１０に分周される。これら位相比較回路１５．
ＶＣＯ１７及び分周器１６によってＰＬＬ　（フェイズ
ロックドループ）が形成されており、ＶＣＯ１７から再
生水平同期信号りと位相が一致した信号が出力される。

このＶＣＯ１７の出力は、書込クロックとしてＩＨライ
ンメモリ２０に供給されると同時にサンプリングパルス
としてＡ／Ｄ変換器６に供給される。

Ａ／Ｄ変換器６においては、ＶＣＯ１７の出力によって
ビデオ信号のサンプリングがなされ、得られたサンプル
値に応じたディジタルデータが形成される。このＡ／Ｄ
変換器６の出力データは、ＩＨラインメモリ２０に供給
される。ＩＨラインメモリ２０には、書込クロックと共
にＷＳＴ信号、読出アドレスカウントスタート信号（以
下、Ｒ８Ｔ信号と称する）及び読出クロックが供給され
ている。ＩＨラインメモリ２０は、例えば１ライン分の
データを格納し得る容量のメモリと、ＷＳＴ信号によっ
てリセットされかつ書込クロックによって計数値が順次
変化する書込アドレスカウンタと、Ｒ５Ｔ信号によって
リセットされかっ読出クロックによって計数値が順次変
化する読出アドレスカウンタとを有し、書込クロックが
発生する毎に書込アドレスカウンタの出力データによっ
て示されるメモリのアドレスに入力データを書き込み、
読出クロックが発生する毎に読出アドレスカウンタの出
力データによって示されるアドレスに書き込まれている
データを読み出して出力するように構成されている。こ
のＩＨラインメモリ２０によって時間軸の微調整がなさ
れるようになっている。

１Ｈラインメモリ２０から読み出されたデータは、フィ
ールドメモリ２１に供給される。フィールドメモリ２１
は、例えばラインメモリ２０と記憶容量が異なるだけで
同様に構成されている。このフィールドメモリ２１には
メモリコントローラ１１から制御用の各種信号が供給さ
れている。メモリコントローラ１１には、色副搬送波の
周波数の４倍の周波数４ｆｓｃの基準信号を発生する水
晶発振器等からなる基準信号発生回路２３の出力が供給
されている。メモリコントローラ１１において、４　ｆ
ｓｃの基準信号は、制御信号発生回路１１１に供給され
ると共にＮＡＮＤ　（否定論理積）ゲート１１２の一人
力になっている。制御信号発生回路１１１は、各種制御
信号を４ｆＳｃの基準信号によって生成してフィールド
メモリ２１に供給することによりフィールドメモリ２１
において入力データが所定のアドレスから順に順次書き
込まれると共に書き込まれたデータが図示せぬ操作部に
よって指定された動作モードに応じた順序で順次読み出
されるようにする構成となっている。

また、ＮＡＮＤゲート１１２を経た４ｆｓｃの基準信号
は、分周器１１３に供給されて１／９１０に分周される
。分周器１１３は、例えば９１０進カウンタからなって
おり、計数値の最上位桁に対応する信号を出力する構成
となっている。この分周器１１３の出力は、反転回路１
１４に供給される。反転回路１１４は、例えば移相指令
が発生する毎に交互に分周器１１３の出力及びこの分周
器１１３の出力を反転して得られる信号を出力するよう
に構成されており、移相指令が発せられる毎に反転回路
１１４の出力が反転してπだけ移相する。この反転回路
１１４の出力は、スピンドル基準信号として各部に供給
される。従って、ＮＡＮＤゲート１１２の他方の入力端
子に論理“１”信号が供給されている限り、基準信号が
分周器１１３に供給されて、所定周波数のスピンドル基
準信号が発生する。

一方、単安定マルチバイブレータ（以下、単安定マルチ
と略記する）１１６は、スキャン、静止画再生、倍速再
生等の特殊再生モードのときに発生ずるジャンプ指令パ
ルスａの先頭エツジによってトリガされて所定パルス幅
の負極性の単発パルスを発生する。この負極性の単発パ
ルスのパルス幅は、ピックアップ３の情報検出点の１回
のトラックジャンプに要する時間より長く設定されてい
る。この負極性の単発パルスは、Ｄ形フリップフロップ
１１７のＤ入力端子に供給される。Ｄ形フリップフロッ
プ１１７のクロック入力端子ＣＫには再生水平同期信号
りがインバータ１１・８を介して供給されている。Ｄ形
フリップフロップ１１７のＱ出力は、ＮＡＮＤゲート１
１２の他方の入力端子に供給されている。

よって、ジャンプ指令パルスａが発生してから最初の再
生水平同期信号りの発生時にＤ形フリップフロップ１１
７がリセット状態となり、分周器１１３のカウント動作
が停止される。ジャンプ動作の終了後において、単安定
マルチ１１６の出力である単発パルスの消滅後の最初の
再生水平同期信号りによってＤ形フリップフロップ１１
７がセット状態となり、分周器１１３のカウント動作が
再開される。この分周器１１３の出力が移相回路１１４
を介してスピンドル基準信号となっているので、スピン
ドル基準信号のジャンプ動作直後における再生水平同期
信号りに対する位相がジャンプ動作直前における再生水
平同期信号りに対する位相に一致するように変化するこ
ととなる。後述する如くこのスピンドル基準信号に同期
してＲ８Ｔ信号が発生し、かつ再生水平同期信号りに同
期してＷＳＴ信号が発生するため、ジャンプ直後のＲ３
Ｔ信号とＷＳＴ信号間の時間差がジャンプ直前のＲ３Ｔ
信号とＷＳＴ信号間の時間差に一致することとなる。

スピンドル基準信号は、再生水平同期信号りと共に移相
指令発生回路１１５に供給される。移相指令発生回路１
１５は、スピンドル基準信号及び再生水平同期信号りに
よってＷＳＴ信号及びＲ８Ｔ信号のうちの一方が発生し
たのち他方が発生する前に再び発生したことを検出して
移相指令信号を出力するように構成されている。

メモリコントローラ１１において生成されたスピンドル
基準信号は、Ｒ５Ｔ信号発生回路２４及び基準同期信号
発生回路２５に供給される。Ｒ３Ｔ信号発生回路２４は
、例えば微分回路からなっており、スピンドル基準信号
の立ち下がりエツジに同期してＲＳＴ信号を出力する構
成となっている。

また、メモリコントローラ１１から出力された移相指令
信号は、移相制御回路２６に供給される。

移相制御回路２６は、例えば移相指令信号の発生時から
スピンドル基準信号の周期に等しい時間に亘って取り込
み動作指令信号を出力するように構成されている。この
移相制御回路２６の出力は、基準同期信号発生回路２５
に供給される。基準同期信号発生回路２５は、取り込み
動作指令信号が供給されているときスピンドル基準信号
を取り込み、基準水平同期信号「として出力するように
構成されている。この基準信号発生回路２５としては、
例えば４ｆｓｃの基準信号によってカウントアツプし、
計数値データの最上位ビットに対応する信号を基準水平
同期信号「として出力する９１０進カウンタ等からなり
、移相制御回路２６から取り込み動作指令信号が出力さ
れているときにスピンドル基準信号の立ち下がりエツジ
によって計数値がリセットされるように構成された回路
を使用することができる。

一方、フィールドメモリ２１から読み出されたデータは
、Ｄ／Ａ変換器２７に供給されてアナログ信号に変換さ
れる。このＤ／Ａ変換器２７から再生ビデオ信号が出力
される。

以上の構成において、通常のプレイ動作中は、再生水平
同期信号りから得られるＷＳＴ信号とＲＳＴ信号発生回
路２４から出力されるＲ３Ｔ信号間に平均してＩＨ／２
（〜３２μｓ）の時間差があるとき再生ビデオ信号のジ
ッタの許容範囲が最大となる。このため、Ｒ８Ｔ信号に
同期したスピンドル基準信号が基準水平同期信号「とし
て取り込まれたのち基準水平同期信号ｒと再生水平同期
信号りとの位相差に応じたスピンドルエラー信号が位相
比較回路１０によって生成され、スピンドルモータ２の
回転速度が制御されることによりＷＳＴ信号とＲＳＴ信
号間の時間差が平均してＩＨ／２になるようになってい
るのである。

しかしながら、ＣＬｖ（線速度一定）ディスクの記録情
報の読み取り中にジャンプ動作がなされると、再生水平
同期信号りが不連続となって再生水平同期信号りの周期
が乱れ、スピンドル基準信号と基準水平同期信号１間に
位相差が生じる。そうすると、ＷＳＴ信号とＲＳＴ信号
間の時間差が乱れ、Ｒ３Ｔ信号を基準にしてＷＳＴ信号
の発生タイミングが早くなったり遅くなったりする。し
かしながら、ＷＳＴ信号及びＲ３Ｔ信号のうちの一方が
発生したのち他方が発生する前に再び発生すると、メモ
リコントローラ１１から出力されるスピンドル基準信号
が反転すると共に移相指令信号が出力され、反転された
スピンドル基準信号が基準水平同期信号「として取り込
まれＷＳＴ信号とＲＳＴ信号間の時間差が再びＩＨ／２
に等しくなるのである。

ところが、以上の如き従来の装置においては、ＷＳＴ信
号及びＲＳＴ信号のうちの一方が発生したのち他方が発
生する前に再び発生したとき始めて移相指令信号が出力
されるので、例えば−回読み出されたアドレスの内容が
書き換えられる前に再び読み出されて２Ｈ間同−の像が
再生されるという問題点があった。

発明の概要本発明は、上記した点に鑑みてなされたものであって、
２Ｈに亘って誤って同一画像がモニタ上に形成されるの
を防止することができる情報読取装置を提供することを
目的とする。

本発明による情報読取装置においては、読取信号から得
られる再生同期信号と基準同期信号との位相差に応じて
時間軸の粗調整を行ない、再生同期信号に基づく書込ク
ロック信号によって読取信号のサンプリングを行なって
得たデータを再生同期信号に同期したＷＳＴ信号によっ
てメモリの所定アドレスから順に順次書き込んだのちジ
ャンプ指令に応じて位相が変化するスピンドル基準信号
に同期したＲ３Ｔ信号によって所定アドレスから順に順
次読み出すことにより時間軸の微調整を行なうに当って
、ＷＳＴ信号及びＲＳＴ信号のうちの一方の発生時点と
他方の発生時点との時間間隔が所定時間以下になったと
き基準同期信号の位相がスピンドル基準信号の位相に対
して所定の関係になるようにしている。

実施例以下、本発明の実施例につき第１図及び第２図を参照し
て詳細に説明する。

第１図に示す如く、ディスク１．スピンドルモータ２．
ピックアップ３．復調回路５．Ａ／Ｄ変換器６．同期分
離回路７．書込クロック発生回路８、ＷＳＴ信号発生回
路９．移相比較回路１０゜メモリコントローラ１１．サ
ーボアンプ１２．ＩＨラインメモリ２０．フィールドメ
モリ２１．基準信号発生回路２３．Ｒ５Ｔ信号発生回路
２４゜基準同期信号発生回路２５．移相制御回路２６及
びＤ／Ａ変換器２７は第３図の装置と同様に接続されて
いる。しかしながら、本例においてはＷＳＴ信号は、単
安定マルチ３１のトリガ入力端子及びゲート回路３２の
一方の入力端子に供給される。

また、Ｒ８Ｔ信号は、単安定マルチ３３のトリガ入力端
子及びゲート回路３４の一方の入力端子に供給される。

単安定マルチ３１．３３は、反転時間が例えば約１０μ
ｓになるように構成されている。これら単安定マルチ３
１．３３のＱ出力は、それぞれゲート回路３４．３２の
他方の入力端子に供給されている。ゲート回路３２．３
４は、−方の入力端子に供給された信号と他方の入力端
子に供給された信号の反転信号との論理積をとって得ら
れる信号を出力する構成となっている。これらゲート回
路３２．３４から出力される正極性のパルスは、論理和
回路３５を介して移相指令信号Ｓとして移相制御回路２
６に供給される。

以上の構成における各部の動作を第２図を参照して説明
する。第２図において、（Ａ）及び（Ｂ）は、それぞれ
ＲＳＴ信号及びＷＳＴ信号の発生タイミングを示し、（
Ｃ）及び（Ｄ）は、単安定マルチ３１及び３３のＱ出力
の反転タイミングを示し、（Ｅ）は、移相指令信号Ｓの
発生タイミングを示している。

復調回路４から出力される再生ビデオ信号のジッタは、
ディスク１の偏心によって最大的３０μ５ｐ−ｐとなり
、スピンドル基準信号に同期して所定の周期で発生する
ＲＳＴ信号に対して再生水平同期信号りに同期したＷＳ
Ｔ信号は同図（Ｂ）に示す如くジッタ範囲Ｔ内のいずれ
かのタイミングで発生する可能性がある。しかしながら
、スピンドル基準信号と基準水平同期信号「の位相が一
致している場合は、ＷＳＴ信号とＲＳＴ信号間の時間差
は、再生水平同期信号りと基準水平同期信号１間の位相
差に対応した値すなわち平均ＩＨ／２となり（時刻ｔｌ
ｌ　　ｔ２）、ＷＳＴ信号とＲＳＴ信号間の時間差が１
０μｓ以下になることはなく、移相指令信号Ｓは発生し
ない。しかしながら、ＣＬＶディスクの記録情報の読み
取り中のスキャンモード等におけるジャンプ動作によっ
て再生水平同期信号りが不連続となって再生水平同期信
号りの周期が乱れ、スピンドル基準信号と基準水平同期
信号１間に位相差が生じる。そうすると、再生水平同期
信号りに同期したＷＳＴ信号とスピンドル基準信号に同
期したＲ３Ｔ信号間の時間差が乱れる。このとき、例え
ばＲ８Ｔ信号が発生してから１０μｓ以内にＷＳＴ信号
が発生すると（時刻ｔ３）、この時刻ｔ３においては単
安定マルチ３３のＱ出力が高レベルとなっているのでこ
のＷＳＴ信号がゲート回路３２及び論理和回路３５を経
て移相指令信号Ｓとして出力される。そうすると、基準
同期信号発生回路２５においてスピンドル基準信号が基
準水平同期信号ｒとして取り込まれて基準水平同期信号
ｒの位相がスピンドル基準信号の位相に一致してＷＳＴ
信号とＲＳＴ信号間の時間差の平均が再生水平同期信号
りと基準水平同期信号１間の位相差に対応した値（ＩＨ
／２）になり、ＩＨラインメモリ２０におけるデータの
２度読みが防止される。

尚、上記実施例においては単安定マルチ３１゜３３の反
転時間は、１０μｓであるとしたが、単安定マルチ３１
．３３の反転時間は１５μｓ以下のいずれの値であって
もよく、再生ビデオ信号のジッタの許容範囲等に応じて
設定することが望ましい。

発明の効果以上詳述した如く本発明による情報読取装置においては
、読取信号から得られる再生同期信号と基準同期信号と
の位相差に応じて時間軸の粗調整を行ない、再生同期信
号に基づく書込クロック信号によって読取信号のサンプ
リングを行なって得たデータを再生同期信号に同期した
ＷＳＴ信号によってメモリの所定アドレスから順に順次
書き込んだのちジャンプ指令に応じて位相の変化するス
ピンドル基準信号に同期したＲ５Ｔ信号によって所定ア
ドレスから順に順次読み出すことにより時間軸の微調整
を行なうに当って、ＷＳＴ信号及びＲＳＴ信号のうちの
一方の発生時点と他方の発生時点との時間間隔が所定時
間以下になったとき基準同期信号の位相がスピンドル基
準信号の位相に対して所定の関係になるようにしている
。従って、本発明による情報読取装置においては、ＣＬ
Ｖディスクの記録情報の読み取り中のジャンプ動作等に
よってＷＳＴ信号及び：ｌｋ＃ＲＳ　Ｔ信号のうちの一
方の発生時点と他方の発生時点との時間間隔が所定時間
以下になったとき再生同期信号の基準同期信号に対する
位相と再生同期信号のスピンドル基準信号に対する位相
とが所定の関係になって再生同期信号に同期したＷＳＴ
信号とスピンドル基準信号に同期したＲ３Ｔ信号間の時
間差の平均を再生同期信号と基準同期信号間の位相差に
対応した値すなわちＩＨ／２にすることができることと
なる。この結果、本発明による情報読取装置においては
、ＷＳＴ信号及びＲ８Ｔ信号のうちの一方が発生したの
ち他方が発生する前に再び発生するという現象が防止さ
れ、時間軸の微調整用のメモリにおいて一回読み出され
たアドレスの内容が書き換えられる前に再び読み出され
て２Ｈ間同−の像が再生されることはないのである。

【図面の簡単な説明】第１図は、本発明の一実施例を示すブロック図、第２図
は、第１図の各部の動作を示すタイミングチャート、第
３図は、従来の情報読取装置を示すブロック図である。主要部分の符号の説明３・・・・・・ピックアップ８・・・・・・書込クロック発生回路９・・・・・・ＷＳＴ信号発生回路１１・・・・・・メモリコントローラ２４・・・・・・ＲＳＴ信号発生回路２５・・・・・・基準同期信号発生回路３１．３３・・
・・・・単安定マルチ３２．３４・・・・・・ゲート回路３５・・・・・・論理和回路

Claims

【特許請求の範囲】

記録媒体の記録信号を読み取る信号読取手段と、ジャン
プ指命に応じて位相が変化するスピンドル基準信号を生
成するスピンドル基準信号生成手段と、所定周波数の基
準同期信号を発生する基準同期信号発生手段と、前記信
号読取手段によって読み取られた読取信号から得られる
再生同期信号と前記基準同期信号との位相差に応じて時
間軸の粗調整を行なう粗調手段と、前記再生同期信号に
基づく書込クロック信号によって前記読取信号のサンプ
リングを行なって得たデータを前記再生同期信号に同期
した書込アドレスカウントスタート信号によってメモリ
の所定アドレスから順に順次書き込んだのち前記スピン
ドル基準信号に同期した読取アドレスカウントスタート
信号によって前記所定アドレスから順に順次読み出すこ
とにより時間軸の微調整を行なう微調手段とを有する情
報読取装置であって、前記書込アドレスカウントスター
ト信号及び前記読出アドレスカウントスタート信号のう
ちの一方の発生時点と他方の発生時点との時間間隔が所
定時間以下になったとき移相指令を発生する移相指令発
生手段を備え、前記基準同期信号発生手段は、前記移相
指令に応答して前記基準同期信号の位相が前記スピンド
ル基準信号の位相に対して所定の関係になるように前記
基準同期信号を移相せしめることを特徴とする情報読取
装置。