JPH0487488A - 時間軸補正回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は時間軸補正回路に関し、特にＬＤプレーヤ等
の再生映像信号の時１ｍ軸を補正する時間軸補正回路に
関する。

（従来の技術） ＬＤプレーヤ等からの再生映像信号は、ディスクの偏心
等に起因して時間軸が変動する。この時間軸変動の補正
は、従来、可変遅延線フィールドメモリ（デジタルＴ　
Ｂ　Ｃ：　Ｔｉｍｅ　Ｂａ５ｅ　Ｃｏｒｒｅｃｔｏｒ）
を用いて行われる。

第２図には、従来のＬＤプレーヤの基本椙成図が示され
ている。

ディスク１からピックアップ２を介して読み出された信
号は、映像信号再生回路３で再生された後、Ａ／Ｄ変換
器４と同期分前回ｉ７に送出される。

同期分離回路７は、再生映像信号から水平同期信号と垂
直同期信号とを分離する。同期分離回路７からの水平同
期信号と基準同期信号発生回路１０からの基準同期信号
とに基づいて、ディスクモーター制御回路９は、ディス
ク１のモーターの回転を制御する。

同期分離回路７で分離された水平同期信号と基準同期信
号発生回路１０からの基準クロック信号は、ＴＢＣメモ
リコントロール回路８に供給される。

ＴＢＣメモリコントロール回路８は、Ａ／Ｄ変換器４と
Ｄ／Ａ変換器６の動作タイミングおよびフィールドメモ
リ５の書き込み、読みだしタイミングを制御する。すな
わち、映像信号再生口Ｈ３からの映像信号は、コントロ
ール回路８からのタイミングでＡ／Ｄ変換された後、フ
ィールドメモリ５に書き込み、読み出しされ、Ｄ／Ａ変
換器６でアナログ信号に変換されて、時間軸が補正され
た映像信号が出力される。

（発明が解決しようとする課題） 上述のように、従来の時間軸補正回路は、フィールドメ
モリを可変遅延線とするデジタルＴＢＣを採用している
が、書き込み映像信号と読み出だし映像信号との時間差
がメモリの許容値以上でないと動作しない、特に、特殊
再生時には両信号の時間差が近接してしまい、問題が生
じる。

この時間差をメモリの許容値以上にするためには、ＬＤ
プレーヤにおいてはディスクモータ制御の基準信号とし
て垂直同期信号を用いなくてはならない。

しかしながら、垂直同期信号は６０　Ｈｚと水平同期信
号の１５ＫＨｚと比較してはるかに低い周波数であるた
め、ディスクモータの制御性が損なわれてしまうという
問題がある。

そこで、この発明の目的は、メモリへの書き込み映像信
号と読み出だし映像信号の時間差が近接した場合であっ
ても、ディスクモータ制御の制御性を損なわずにフィー
ルドメモリをデジタルＴＢＣの可変遅延線として用いる
ことができる時ｒｒｆＩ軸補正回路を提供することにあ
る。

（課題を解決するための手段） 前述の課題を解決するため、この発明による時間軸補正
回路は、 映像信号をメモリに書き込み、所定のタイミング信号で
読み出して時間軸の補正を行う時間軸補正回路において
、 前記書き込んだ映像信号と前記読み出した映像信号との
位相差を検出する位相差検出回路と、前記位相差検出回
路により検出された位相差が予め定めた値以下になった
ときに前記位相差を大きくするように前記書き込みタイ
ミングを規定する基準信号を制御する補正回路と、 を備えて構成される。

（作用） この発明では、フィールドメモリへの映像信号の書き込
み、読み出しにより時間軸の補正を行う映像信号の時間
軸補正回路で、書き込み映像信号と読み出し映像信号と
の位相差を検出し、検出された位相差が予め定めた値以
下になったときに書き込みタイミングを規定する基準信
号を制御して両信号の位相差−を大きくするようにして
上記問題点を解決している。

（実施例） 次に、この発明について図面を参照しながら詳細に説明
する。

第１図は、この発明による時間軸補正回路の一実施例を
示す構成ブロックである。

第１図において、第２図と同一符号を付与された構成部
は第２図と同様構成部を示す。

ディスク１からピックアップ２を介して読み出された信
号から映像信号再生回路３で再生された映像信号はＡ／
Ｄ９換器４に供給される。

同期分離回路７は、再生映像信号から分離した水平同期
信号をディスクモータｆｆｔ！Ｉ御回Ｒ９とＴＢＣメモ
リコントロール回路８に、垂直同期信号を位相差挟出回
ｉｌｌに送出する。

基準同期信号発生回路１０からは、基準垂直同期信号や
基準クロック信号がＴＢＣメモリコントロール回路８に
、基準水平同期信号が抵抗Ｒを介してディスクモータ制
御回路９に供給される。

位相差検出回路１１は、Ａ／Ｄ変換器４への入力映像信
号から同期分離回路７で分離された垂直同期信号と、基
準同期信号発生回路１０からの基準垂直同期信号との間
の位相差を検出し、位相差が予め定めた値以下になった
ときに一定幅のパルス信号をダイオードＤのアノード側
に供給する。

ダイオードＤのカソード側は抵抗Ｒとディスクモータ制
御回路９との接続点に接続されている。

以上のように構成された回路において、ディスクモータ
制御回路９には再生映像信号の水平同期信号と基準水平
同期信号が供給されており、入力映像信号と基準垂直同
期信号との位相差が小さくなると、位相差検出回路１１
から出力されるパルスに基づくダイオードＤの働きによ
りディスクモータ制御回路９には基準水平同期信号が入
力されなくなる。その結果、ディスクモータの回転は、
基準水平同期信号が入力されない間（位相差検出回路１
１かへパルスが出力されている間）、遅くなって入力映
像信号と基準同期信号との位相差は大きくなり、前述の
ようなフィールドメモリの許容値以内の時間差（位相差
）となることに起因する不都合を回避できる。

（考案の効果） 以上説明したように、この発明による時間軸補正回路は
、再生映像信号の垂直同期信号と基準垂直同期信号との
位相差が所定値以内に至ったときに、基準水平同期信号
のディスクモータ制御回路９への入力供給を制限してデ
ィスク回転速度を低下させているので、特殊再生時等の
ように書き込み映像信号と読み出し映像信号が近接した
場合であっても、常にメモリ許容値以上の時間差を維持
することができる。したがって、デジタルＴＢＣの機能
を損なうことがなく、水平同期信号によるディスクモー
タ制御が可能となるので制御性も損なうことがない。

【図面の簡単な説明】

第１図は、この発明による時間軸補正回路の一実施例の
ＬＤプレーヤの適用例を示す構成ブロック図、第２図は
従来の時間軸補正回路の同様適用例の構成ブロック図で
ある。 １・・ディスク、２−・・ピックアップ、３・・・映像
信号再生回路、４・・・Ａ／Ｄ変換器、５・・・フィー
ルドメモリ、６・・・Ｄ／Ａ変換器、７・・・同期分離
回路、 ８・・・ＴＢＣメモリコントロール回路、９・・・ディ
スクモータ制御回路、 １０・・・基準同期信号発生回路、 １１・・・位相差検出回路、 Ｄ・・・ダイオード、Ｒ・・・抵抗。

Claims (1)

1. 【特許請求の範囲】 映像信号をメモリに書き込み、所定のタイミング信号で
   読み出して時間軸の補正を行う時間軸補正回路において
   、 前記書き込んだ映像信号と前記読み出した映像信号との
   位相差を検出する位相差検出回路と、前記位相差検出回
   路により検出された位相差が予め定めた値以下になった
   ときに前記位相差を大きくするように前記書き込みタイ
   ミングを規定する基準信号を制御する補正回路と、 を備えて成ることを特徴とする時間軸補正回路。