JPH0136381Y2 - - Google Patents
Info
- Publication number
- JPH0136381Y2 JPH0136381Y2 JP1981151876U JP15187681U JPH0136381Y2 JP H0136381 Y2 JPH0136381 Y2 JP H0136381Y2 JP 1981151876 U JP1981151876 U JP 1981151876U JP 15187681 U JP15187681 U JP 15187681U JP H0136381 Y2 JPH0136381 Y2 JP H0136381Y2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- signal
- frequency
- supplied
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 2
- 101100350613 Arabidopsis thaliana PLL1 gene Proteins 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
Description
【考案の詳細な説明】
VTRにより再生されたカラー映像信号のジツ
タ（時間軸変動）を除去するにはTBCが使用さ
れるが、このTBCは例えば第１図に示すように
構成されている。
タ（時間軸変動）を除去するにはTBCが使用さ
れるが、このTBCは例えば第１図に示すように
構成されている。
すなわち、第１図において、VTRからのカラ
ー映像信号Scが、入力端子１を通じ、さらに入
力プロセツサ２を通じてＡ−Ｄコンバータ３に供
給されてデジタル信号Sdとされ、この信号Sdが
メモリ４に書き込まれる。そして、信号Sdは、
メモリ４から読み出され、この読み出された信号
SdがＡ−Ｄコンバータ５に供給されてアナログ
のカラー映像信号Scとされ、この信号Scがプロ
セツサ６を通じて出力端子７に取り出される。
ー映像信号Scが、入力端子１を通じ、さらに入
力プロセツサ２を通じてＡ−Ｄコンバータ３に供
給されてデジタル信号Sdとされ、この信号Sdが
メモリ４に書き込まれる。そして、信号Sdは、
メモリ４から読み出され、この読み出された信号
SdがＡ−Ｄコンバータ５に供給されてアナログ
のカラー映像信号Scとされ、この信号Scがプロ
セツサ６を通じて出力端子７に取り出される。
また、入力プロセツサ２からの信号Scがバー
ストゲート回路１１に供給されてバースト信号
Sbが取り出され、このバースト信号SbがPLL１
２に供給されて信号Sbに同期し、かつ、信号Sb
のＮ倍（Ｎは２以上の整数で例えばＮ＝４）の周
波数のパルスPwが形成され、このパルスPwがシ
ーケンスコントローラ１３を通じてＡ−Ｄコンバ
ータ３にクロツクパルスとして供給されると共
に、メモリ４に書き込み時のクロツクパルスとし
て供給される。従つて、端子１のカラー映像信号
Scにジツタがあつても、そのジツタに対応して
パルスPwの周波数ないし位相が変化してメモリ
４への信号Sdの書き込みが行われるので、メモ
リ４に書き込まれている信号Sdの間隔は一定で
ある。
ストゲート回路１１に供給されてバースト信号
Sbが取り出され、このバースト信号SbがPLL１
２に供給されて信号Sbに同期し、かつ、信号Sb
のＮ倍（Ｎは２以上の整数で例えばＮ＝４）の周
波数のパルスPwが形成され、このパルスPwがシ
ーケンスコントローラ１３を通じてＡ−Ｄコンバ
ータ３にクロツクパルスとして供給されると共
に、メモリ４に書き込み時のクロツクパルスとし
て供給される。従つて、端子１のカラー映像信号
Scにジツタがあつても、そのジツタに対応して
パルスPwの周波数ないし位相が変化してメモリ
４への信号Sdの書き込みが行われるので、メモ
リ４に書き込まれている信号Sdの間隔は一定で
ある。
そして、端子１５に基準となる安定な周波数及
び位相の垂直同期パルスPv、水平同期パルスPh、
色副搬送波Ssが供給され、その信号Ssが信号形
成回路１４に供給されて信号SsのＮ倍の周波数
のパルスPrが形成され、このパルスPrがコント
ローラ１３を通じてメモリ４に読み出し時のクロ
ツクパルスとして供給されると共に、Ｄ−Ａコン
バータ５にクロツクパルスとして供給される。従
つて、端子７にはジツタのないカラー映像信号
Scが取り出される。
び位相の垂直同期パルスPv、水平同期パルスPh、
色副搬送波Ssが供給され、その信号Ssが信号形
成回路１４に供給されて信号SsのＮ倍の周波数
のパルスPrが形成され、このパルスPrがコント
ローラ１３を通じてメモリ４に読み出し時のクロ
ツクパルスとして供給されると共に、Ｄ−Ａコン
バータ５にクロツクパルスとして供給される。従
つて、端子７にはジツタのないカラー映像信号
Scが取り出される。
なお、このとき、入力プロセツサ２において
は、コンバータ３に供給される信号Scから同期
パルス及びバースト信号Sbが除去され、出力プ
ロセツサ６においては、信号Scに端子１５から
の同期パルス、Pv，Ph及びバースト信号が付加
される。
は、コンバータ３に供給される信号Scから同期
パルス及びバースト信号Sbが除去され、出力プ
ロセツサ６においては、信号Scに端子１５から
の同期パルス、Pv，Ph及びバースト信号が付加
される。
また、入力プロセツサ２からの信号Scが同期
分離回路２１に供給されて大平同期パルスQhが
取り出され、このパルスQhが位相周波数弁別回
路２２に供給されると共に、端子１５からの水平
同期パルスPhが弁別回路２２に供給されてパル
スQh，Phは位相及び周波数が比較される。この
場合、端子１に信号Scを供給しているVTRが通
常の再生モードであれば、信号Scにはジツタし
か含まれないので、パルスQh，Phの位相ないし
周波数は接近していて差は小さく、VTRがサー
チモードであれば、VTRからの信号Scの時間軸
は通常の再生モードのときよりも大きく変化して
いるので、パルスQh，Phの位相ないし周波数は
大きく異なり、その差は大きくなつている。
分離回路２１に供給されて大平同期パルスQhが
取り出され、このパルスQhが位相周波数弁別回
路２２に供給されると共に、端子１５からの水平
同期パルスPhが弁別回路２２に供給されてパル
スQh，Phは位相及び周波数が比較される。この
場合、端子１に信号Scを供給しているVTRが通
常の再生モードであれば、信号Scにはジツタし
か含まれないので、パルスQh，Phの位相ないし
周波数は接近していて差は小さく、VTRがサー
チモードであれば、VTRからの信号Scの時間軸
は通常の再生モードのときよりも大きく変化して
いるので、パルスQh，Phの位相ないし周波数は
大きく異なり、その差は大きくなつている。
そこで、このパルスQh，Phの位相なしい周波
数の差が弁別回路２２において弁別され、その検
出出力がコントローラ１３に供給されて通常の再
生モードとサーチモードとでメモリ４に対する信
号Sdのアクセスが最適な状態に切り換えられる。
数の差が弁別回路２２において弁別され、その検
出出力がコントローラ１３に供給されて通常の再
生モードとサーチモードとでメモリ４に対する信
号Sdのアクセスが最適な状態に切り換えられる。
ところで、上述の位相周波数弁別回路２２とし
ては、例えば第２図に示すようなICが使用され
ている。このICは、アメリカ特許第3610954号明
細書に開示されている位相比較回路を具体化した
ものであり、各社から種々市販されている。そし
て、このICの出力Ｕ，Ｄには、入力パルスQh，
Phの周波数の大小関係及び位相の進み遅れの関
係に応じて、入力パルスQhとPhとの位相差を示
す信号が択一的に出力されるようになつている。
また、このICでは、入力であるパルスQh，Phの
立ち下がりで状態が変化するので、弁別出力Ｕ，
ＤはパルスQh，Phごとに得られることになる。
従つて、コントローラ１３において、弁別出力
Ｕ，Ｄを処理するとき、これをCPUにより処理
しようとしても、信号Ｕ，Ｄの変化速度（周波
数）が早くてCPUでは処理できない。
ては、例えば第２図に示すようなICが使用され
ている。このICは、アメリカ特許第3610954号明
細書に開示されている位相比較回路を具体化した
ものであり、各社から種々市販されている。そし
て、このICの出力Ｕ，Ｄには、入力パルスQh，
Phの周波数の大小関係及び位相の進み遅れの関
係に応じて、入力パルスQhとPhとの位相差を示
す信号が択一的に出力されるようになつている。
また、このICでは、入力であるパルスQh，Phの
立ち下がりで状態が変化するので、弁別出力Ｕ，
ＤはパルスQh，Phごとに得られることになる。
従つて、コントローラ１３において、弁別出力
Ｕ，Ｄを処理するとき、これをCPUにより処理
しようとしても、信号Ｕ，Ｄの変化速度（周波
数）が早くてCPUでは処理できない。
この考案は、このような問題点を解決しようと
するものである。
するものである。
以下その一例について説明しよう。
第３図において、弁別回路２２の出力信号Ｕ，
ＤがＤフリツプフロツプ回路３１，３２のＤ入力
に供給されると共に、水平同期パルスPhが立ち
下がりトリガタイプの単安定マルチバイブレータ
３３に供給されて第４図に示すようパルスPhに
同期し、デユーテイーレシオがほぼ50％のパルス
Pm、すなわち、パルスPhのほぼ中央位置で立ち
上がるパルスPmが形成され、このパルスPmが
フリツプフロツプ回路３１，３２にクロツクとし
て供給され、信号Ｕ，ＤはパルスPmの立ち上が
りによりフリツプフロツプ回路３１，３２にラツ
チされる。ところで、パルスPmのデユーテイー
レシオは上述の50％に限定されるものではなく、
パルスPmの立ち上がりのタイミングが信号Ｕま
たはＤの低レベルの最小期間、すなわち信号Ｕと
Ｄとの最小位相差の期間を避ける値であればいず
れでもよい。そして、このフリツプフロツプ回路
３１，３２のラツチ出力Qu，Qdが入力ポート４
２を通じてCPU４１に供給される。なお、この
CPU４１はコントローラ１３の一部を構成する
ものである。
ＤがＤフリツプフロツプ回路３１，３２のＤ入力
に供給されると共に、水平同期パルスPhが立ち
下がりトリガタイプの単安定マルチバイブレータ
３３に供給されて第４図に示すようパルスPhに
同期し、デユーテイーレシオがほぼ50％のパルス
Pm、すなわち、パルスPhのほぼ中央位置で立ち
上がるパルスPmが形成され、このパルスPmが
フリツプフロツプ回路３１，３２にクロツクとし
て供給され、信号Ｕ，ＤはパルスPmの立ち上が
りによりフリツプフロツプ回路３１，３２にラツ
チされる。ところで、パルスPmのデユーテイー
レシオは上述の50％に限定されるものではなく、
パルスPmの立ち上がりのタイミングが信号Ｕま
たはＤの低レベルの最小期間、すなわち信号Ｕと
Ｄとの最小位相差の期間を避ける値であればいず
れでもよい。そして、このフリツプフロツプ回路
３１，３２のラツチ出力Qu，Qdが入力ポート４
２を通じてCPU４１に供給される。なお、この
CPU４１はコントローラ１３の一部を構成する
ものである。
また、この例においては、クロツク形成回路３
５においてクロツクCLKが形成され、このクロ
ツクCLKがアンド回路３６，３７に供給される
と共に、信号Qu，Qdがアンド回路３６，３７に
供給され、そのアンド出力がカウンタ３８，３９
に供給される。従つて、カウンタ３８はQu＝
“１”のときクロツクCLKをカウントし、カウン
タ３９はQd＝“１”のときクロツクCLKをカウン
トする。そして、これらカウンタ３８，３９のカ
ウント出力が入力ポート４３，４４を通じて
CPU４１に供給される。
５においてクロツクCLKが形成され、このクロ
ツクCLKがアンド回路３６，３７に供給される
と共に、信号Qu，Qdがアンド回路３６，３７に
供給され、そのアンド出力がカウンタ３８，３９
に供給される。従つて、カウンタ３８はQu＝
“１”のときクロツクCLKをカウントし、カウン
タ３９はQd＝“１”のときクロツクCLKをカウン
トする。そして、これらカウンタ３８，３９のカ
ウント出力が入力ポート４３，４４を通じて
CPU４１に供給される。
このような構成によれば、信号Ｕ，Ｄを同期パ
ルスPhのほぼ中央の位置でラツチした信号Qu，
Qdは、信号Ｕ，Ｄの周波数の大小関係で弁別さ
れたものとなり、信号Ｕ，Ｄの差の周波数で変化
する。従つて、信号Qu，Qdの周波数は低く、
CPU４１により処理することができる。
ルスPhのほぼ中央の位置でラツチした信号Qu，
Qdは、信号Ｕ，Ｄの周波数の大小関係で弁別さ
れたものとなり、信号Ｕ，Ｄの差の周波数で変化
する。従つて、信号Qu，Qdの周波数は低く、
CPU４１により処理することができる。
すなわち、信号Qu，Qdの周期は、パルスQhと
Phとの周期の誤差が累積されて１水平期間にな
る周期に等しいので、 〔Ｔ：信号Qu，Qdの周期 ｘ：パルスQhの誤差〔％〕 ｍ：周期Ｔの中に入るパルスPhの数〕 とすると、 ｘ／100×63.5μ〔秒〕×ｍ＝63.5μ〔秒〕 ∴Ｔ＝100×63.5μ／ｘ〔秒〕 となり、この周期ＴはCPU４１に処理のできる
速度である。特に、パルスQh，Phの周波数が接
近しているときの精度が高い。
Phとの周期の誤差が累積されて１水平期間にな
る周期に等しいので、 〔Ｔ：信号Qu，Qdの周期 ｘ：パルスQhの誤差〔％〕 ｍ：周期Ｔの中に入るパルスPhの数〕 とすると、 ｘ／100×63.5μ〔秒〕×ｍ＝63.5μ〔秒〕 ∴Ｔ＝100×63.5μ／ｘ〔秒〕 となり、この周期ＴはCPU４１に処理のできる
速度である。特に、パルスQh，Phの周波数が接
近しているときの精度が高い。
こうして、この考案によれば、市販の位相周波
数弁別回路のICによつても容易にパルスQh，Ph
の周波数の大小関係で弁別された差の周波数を得
ることができ、CPU４１にとつて同期パルスQh，
Phの周波数が高くても、その処理を行うことが
できる。しかも、そのための構成は簡単である。
数弁別回路のICによつても容易にパルスQh，Ph
の周波数の大小関係で弁別された差の周波数を得
ることができ、CPU４１にとつて同期パルスQh，
Phの周波数が高くても、その処理を行うことが
できる。しかも、そのための構成は簡単である。
第１図、第２図、第４図はこの考案を説明する
ための図、第３図はこの考案の一例の系統図であ
る。 ２２は位相周波数弁別回路である。
ための図、第３図はこの考案の一例の系統図であ
る。 ２２は位相周波数弁別回路である。
Claims (1)
- 【実用新案登録請求の範囲】 基準パルス及び比較パルスが供給され、上記基
準パルスと上記比較パルスとの間の周波数の大小
関係及び位相の進み遅れの関係に応じて上記基準
パルスと上記比較パルスとの位相差を示す信号を
第１及び第２の出力端子に択一的に出力する位相
周波数弁別回路と、 上記基準パルスに応じた所定のタイミングでパ
ルス信号を形成するパルス信号形成回路と、 上記位相周波数弁別回路の上記第１及び第２の
出力端子からの出力信号を上記パルス信号形成回
路からのパルス信号によつてラツチする第１及び
第２のラツチ回路とを有し、 この第１及び第２のラツチ回路から上記基準パ
ルスと上記比較パルスとの周波数の大小関係が弁
別された、上記基準パルスと上記比較パルスとの
周波数差を示す出力を得るようにした周波数差の
弁別回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15187681U JPS5857176U (ja) | 1981-10-13 | 1981-10-13 | 周波数差の弁別回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15187681U JPS5857176U (ja) | 1981-10-13 | 1981-10-13 | 周波数差の弁別回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5857176U JPS5857176U (ja) | 1983-04-18 |
| JPH0136381Y2 true JPH0136381Y2 (ja) | 1989-11-06 |
Family
ID=29944555
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15187681U Granted JPS5857176U (ja) | 1981-10-13 | 1981-10-13 | 周波数差の弁別回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5857176U (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3599102A (en) * | 1970-01-26 | 1971-08-10 | Cincinnati Milacron Inc | Digital phase detector |
| JPS5371555A (en) * | 1976-12-08 | 1978-06-26 | Hitachi Ltd | Digital mixer |
| JPS55108400A (en) * | 1979-02-10 | 1980-08-20 | Hirosayu Maejima | Device for folding clothing that is already washed |
| JPS56106722A (en) * | 1980-09-19 | 1981-08-25 | Gunze Kk | Folding device for sock* etc* |
-
1981
- 1981-10-13 JP JP15187681U patent/JPS5857176U/ja active Granted
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3599102A (en) * | 1970-01-26 | 1971-08-10 | Cincinnati Milacron Inc | Digital phase detector |
| JPS5371555A (en) * | 1976-12-08 | 1978-06-26 | Hitachi Ltd | Digital mixer |
| JPS55108400A (en) * | 1979-02-10 | 1980-08-20 | Hirosayu Maejima | Device for folding clothing that is already washed |
| JPS56106722A (en) * | 1980-09-19 | 1981-08-25 | Gunze Kk | Folding device for sock* etc* |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5857176U (ja) | 1983-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4520394A (en) | Horizontal scanning frequency multiplying circuit | |
| US5025496A (en) | Odd/even field detector for video signals | |
| JPH0136381Y2 (ja) | ||
| US5963267A (en) | Delay correction circuit | |
| US4364091A (en) | Equalizing pulse removal circuit | |
| JPS5923496B2 (ja) | タイミング抽出方式 | |
| JPH0119789B2 (ja) | ||
| JPS6216682A (ja) | 同期分離回路 | |
| JPH03154593A (ja) | Ｖｔｒの再生モード識別回路 | |
| JPS5829113A (ja) | デジタル信号処理装置の同期回路 | |
| JP2643247B2 (ja) | デジタル同期検出装置 | |
| JPH0218636B2 (ja) | ||
| JPH0585982B2 (ja) | ||
| JPS6012870A (ja) | 垂直同期分離装置 | |
| JPH0247653Y2 (ja) | ||
| JP2635669B2 (ja) | 信号検出回路 | |
| JPH0724833Y2 (ja) | クロック信号再生回路 | |
| JP2679391B2 (ja) | 水平同期信号発生回路 | |
| JPS602710Y2 (ja) | 自動位相制御装置 | |
| JPS6116678A (ja) | フイ−ルド同期信号発生回路 | |
| JP2667506B2 (ja) | 標準信号判別回路 | |
| JP2809746B2 (ja) | 標準信号判別回路 | |
| JP2532413B2 (ja) | カウンタ装置 | |
| JPS58200673A (ja) | スタ−トタイミング決定回路 | |
| JPH07226860A (ja) | Ｐｌｌ回路 |