JP2635669B2

JP2635669B2 - 信号検出回路

Info

Publication number: JP2635669B2
Application number: JP63078868A
Authority: JP
Inventors: 光雲河野
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1988-03-31
Filing date: 1988-03-31
Publication date: 1997-07-30
Anticipated expiration: 2012-07-30
Also published as: JPH01252090A

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）この発明は、例えば、ビデオテープレコーダ（以下、
VTRと記す）において、映像信号に色信号が含まれるか
否かを検出するのに好適な信号検出回路に関する。

（従来の技術）例えば、VTRにおいては、ACC回路を設け、色信号を一
定レベルにして記録、再生するようになっている。しか
し、テレビジョン放送が白黒放送の場合は、このACC回
路によって色雑音信号が増幅され、白黒画像に色雑音妨
害を生じさせてしまう。このため、VTRでは、色信号検
出回路およびカラーキラー回路を設け、色信号検出回路
によって、映像信号に色信号が含まれているか否かを検
出し、含まれていなければ、ACC回路で、色信号出力を
カットするようになっている。

第５図に従来の色信号検出回路の構成を示す。

この第５図において、ACK（自動カラーキラー）同期
検波回路11には、色信号とこの色信号に自動位相制御ル
ープ（以下、APCループと記す）によって同期させられ
た3.58MHzの基準信号が供給される。この基準信号は、
例えば、図示しない水晶発振器から出力される。ACK同
期検波回路11は、バーストゲートパルスBGに従って、色
信号に含まれるカラーバースト信号と上記基準信号とを
同期検波する。この同期検波出力はホールドコンデンサ
12に保持される。この保持電圧は、比較回路13にて基準
電圧V1と比較される。

通常は、カラーバースト信号と基準信号とが同期して
いるため、コンデンサ12の保持電圧はハイレベル（Ｈ）
となる。そして、この電圧は基準電圧V1よりも高いの
で、比較回路13の出力はハイレベル（Ｈ）となる。

一方、色信号が非常に小さかったり、この色信号に基
準信号が同期していない場合は、同期検波出力がローレ
ベル（Ｌ）となる。これにより、比較回路13の出力もロ
ーレベル（Ｌ）となる。このとき、図示しないカラーキ
ラー回路が働いて色信号出力をカットする。これによ
り、白黒画面に対する色雑音妨害が防止される。

なお、比較回路13の出力がローレベル（Ｌ）となった
とき、基準電圧V1のレベルを少し上げることにより、色
信号カット動作にヒステリシス特性を持たせ、誤動作防
止効果を高めることもある。

基準信号は、上記の如く、APCループを使って色信号
に同期させられる。このAPCループの応答を早くするた
めに、ID同期検波回路14、コンデンサ15、比較回路16、
アンド回路17、SRフリップフロップ回路18を使って、色
信号と基準信号との位相差が90゜を越えたとき、基準信
号の位相を反転するようになっている。

ID同期検波回路14は、ACK同期検波回路11と同様、バ
ーストゲート周期で入力信号と基準信号とを同期検波す
る。但し、この場合、ID同期検波回路14の出力端子に
は、ホールドコンデンサではなく、平滑コンデンサ15が
接続される。

通常、コンデンサ15の平滑出力は、正極性の信号であ
る。従って、この場合、比較回路16の基準電圧V2を平滑
出力のバイアスレベルよりも低く設定することにより、
比較回路13の出力は、ローレベル（Ｌ）となる。

一方、APC動作が乱れて入力信号と基準信号との位相
差が90゜を越えると、平滑出力は負極性の信号となる。
これにより、コンデンサ15の平滑出力が基準電圧V2より
低くなり、比較回路16からハイレベル（Ｈ）のパルスが
得られる。このパルスが、アンド回路17とSRフリップフ
ロップ回路18を使って波形成形され、いわゆるバースト
IDパルスとして使用される。すなわち、このバーストID
パルスが出力されると基準信号の位相が反転させられ、
位相引込み動作の迅速化が図られる。

なお、アンド回路17とSRフリップフロップ回路18によ
って、比較回路16の出力パルスを波形成形するのは、バ
ーストIDパルスにチャタリングが生じるのを防ぐためで
ある。

すなわち、第６図に示すように、比較回路16の出力パ
ルスは、バーストゲートパルスBGによってゲートを開か
れたアンド回路を通って、SRフリップフロップ回路18を
セット状態にする。このSRフリップフロップ回路18は、
バーストゲートBGの立下がりのタイミングでリセットさ
れる。したがって、第６図に示すように比較回路16の出
力パルスにチャタリングＣがあっても、このチャタリン
グＣは、バーストIDパルスには現われない。

（発明が解決しようとする課題）以上従来の色信号検出回路の構成を説明したが、この
色信号検出回路の場合、ACK同期検波回路11とID回路検
波回路14との２つの同期検波回路を必要とするため，こ
れを集積回路（以下、ICと記す）化する場合、２つのコ
ンデンサ12,15を外付けする必要があり、外付けピンが
多くなるとい問題があった。

そこで、この発明は、コンデンサを外付けするための
ピン数を減らすことができる信号検出回路を提供するこ
とを目的とする。

［発明の構成］（課題を解決するための手段）上記目的を達成するためにこの発明は、入力信号とこの入力信号に自動位相制御ループを使っ
て同期させられた第１の基準信号とを所定の周期でゲー
トして同期検波する同期検波手段と、この同期検波手段の検波出力と第２の基準信号あるい
は第３の基準信号とをレベル比較し、上記入力信号と上
記第１の基準信号とが所定の同期状態にあることを示す
第１のパルスあるいは上記入力信号と上記第１の基準信
号との位相差が90゜を越えたことを示す第２のパルスを
発生する比較手段と、上記第１のパルスが所定回数連続して発生する状態
が、上記同期検波手段のゲート周期より長い期間に所定
回数存在するか否かを判定することにより、上記入力信
号の有無を判定する手段とを設けるようにしたものであ
る。

（作用）上記構成によれば、入力信号が存在する場合は、上記
第２のパルスがほとんど出力されず、上記第１のパルス
が多く出力されるので、上記第１のパルスが連続して所
定回数出力される状態が上記ゲート周期より長い期間に
所定回数生じるという条件が満たされる。

一方、入力信号が無い場合は、上記第２のパルスが多
く出力されるので、上記条件を満たすことができない。

したがって、同期検波出力から上記第1,第２のパルス
を作り、その出力状況を上記条件に従って判定すれば、
上記入力信号の有無を判別することができる。

そして、このような構成によれば、同期検波手段が１
つで済むので、検波用のコンデンサも１つで済み、IC化
に際してコンデンサ接続用のピン数を減らすことができ
る。

（実施例）以下、図面を参照しながらこの発明の実施例を詳細に
説明する。

第１図は、この発明の一実施例の構成を示す回路図で
ある。

この第１図において、ID検波回路21、コンデンサ22、
比較回路23、アンド回路24、SRフリップフロップ回路25
は、先の第５図のID検波回路14、コンデンサ15、比較回
路16、アンド回路17、SRフリップフロップ回路18と同
様、色信号と基準信号との位相差が90゜を越えると、基
準信号の位相を反転させるためのバーストIDパルスを出
力する。すなわち、ID検波回路21には、色信号と3.58MH
zの基準信号が供給される。このID検波回路21には、さ
らに、カラーバースト信号期間を示すバーストゲートパ
ルスBGが供給される。ID検波回路21は、このバーストゲ
ートパルスBGに従って、色信号に含まれるカラーバース
ト信号と基準信号とをID同期検波する。比較回路23は、
この同期検波出力と基準電圧V2とをレベル比較し、同期
検波出力が基準電圧V2より小さい期間ハイレベル（Ｈ）
となるパルスを出力する（以下、このパルスを負パルス
という）。この状態は、入力信号と基準信号との位相差
が90゜を越えた時に相当する。この比較回路23から出力
される負パルスは、バーストゲートパルスBGによってゲ
ートを開かれたアンド回路24を通って、SRフリップフロ
ップ回路25のセット端子に供給される。SRフリップフロ
ップ回路25は、負パルスの立ち上がりのタイミングでセ
ットされ、インバータ35で反転されたバーストゲートパ
ルスBGの立上がりのタイミングでリセットされる。これ
により、SRフリップフロップ回路のＱ出力端子からは、
負パルスの立ち上がりタイミング（開始タイミング）で
立上がり、位相反転されたバーストゲートパルスBGの立
下がりタイミング（終了タイミング）で立ち下がるバー
ストIDパルスが得られる。以下、このバーストIDパルス
を負バーストIDパルスと記す。この負バーストIDパルス
は、上記の如く、基準信号の位相を反転するバーストID
パルスとして使われる。

ID同期検波回路21の同期検波出力は、さらに、比較回
路27の正相入力端子に供給され、基準電圧V1と比較され
る。これにより、この比較回路27からは、同期検波出力
が基準電圧V1より大きい期間、ハイレベル（Ｈ）となる
ようなパルスが得られる（以下、このパルスを正パルス
と記す）。この状態は、色信号と基準信号とが所定の同
期状態にある場合に相当する。この比較回路27から出力
される正パルスは、バーストゲートパルスBGを使ってア
ンド回路28、SRフリップフロップ回路29により波形成形
され、バーストIDパルスとして出力される。以下、この
IDパルスを正バーストIDパルスと記す。

ID検波回路21の同期検波出力の出力パターンとして
は、次のようなパターン（１），（２），（３），
（４）が考えられる。

（１）第２図（ｂ）の示すように、正パルスがほぼ連続
的に現われるパターンこのパターンは、色信号と基準信号との同期状態が正
常な状態にある場合、例えば、通常の再生を行っている
場合に得られる。

（２）第２図（ｃ）に示すように、負パルスより正パル
スの方い多いが、負パルスもかなりの割合いで含まれる
パターンこのパターンは、特殊再生などを行っている場合に得
られる。

（３）第２図（ｄ）に示すように、正パルスと負パルス
が入り乱れているパターンこのパターンは、色信号の代わりに、基準信号とビー
トを起こすような非同期信号が混入する場合に得られ
る。

（４）第２図（ｅ）に示すように、正パルスも負パルス
も出ないパターンこの場合は、雑音信号もでない。これは、雑音信号が
コンデンサ22によってアース側に逃されるからである。

第１図の回路は、上記４つのパターンを判別し、
（１），（２）のパターンの場合は、色信号有りとの検
出出力を得、（３），（４）のパターンの場合は、色信
号無しとの検出出力を得るようになっている。

ここで、（２），（３）のパターンに着目すると、
（２）のパターンが得られる特殊再生時には、ノイズバ
ーに相当するところで負パルスが出たりするが、それ以
外の部分では、正パルスが連続する。その連続する期間
は、20倍速再生まで考えても12H（1Hは１水平走査期
間）はある。（３）のパターンが得られる非同期時に
は、そのビート周波数としては、APCの引込み範囲を800
Hzとすると、800Hz以上を考えればよい。この場合、正
パルスは9H以下しか続かない。したがって、負パルスの
間に正パルスが10H続き、かつこれが１垂直走査期間（1
Tv）に数回存在することを検出すれば、（２）のパター
ンと（３）のパターンを判別することができる。

以下、上記（１），（２）のパターンと（３），
（４）のパターンとを判別する構成を説明する。

SRフリップフロップ29のＱ出力端子から得られる正バ
ーストIDパルスは、カウンタ30でカウントされる。この
カウンタ30は、カウント値が所定値になると、パルスを
発生するとともに、オア回路31を介して与えられる上記
負バーストIDパルスあるいは60Hzの基準パルスRPによっ
てリセットされる。この基準パルスRPは、ヘッドスイッ
チングパルスSWPを微分・整流回路32で微分および全波
整流することにより得られる。ここで、ヘッドスイッチ
ングパルスSWPは、２つの回転ヘッドの回転位相に同期
した周波数30Hzのパルスである。このヘッドスイッチン
グパルスSWPを第２図（ａ）に示す。

カウンタ30の出力パルスは、カウンタ33によってカウ
ントされる。このカウンタ33は、上記基準パルスRPによ
りリセットされる。このカウンタ33のカウント出力は、
そのリセット直前に、上記基準パルスRPに従ってホール
ド回路34にホールドされる。このホールド値が所定の値
以上のとき、ホールド回路34から色信号有りとの検出結
果が出力され、所定の値未満のとき、色信号無しとの検
出結果が出力される。

第３図にカウンタ30,33およびホールド回路34具体的
構成を説明する。

以下、この第３図の構成および動作を第４図のタイミ
ングチャートを参照しながら説明する。

まず、カウンタ33は、４つのＤフリップフロップ回路
301,302,303,304およびアンド回路304によって構成さ
れ、カウンタ33は、インバータ331、Ｄフリップフロッ
プ回路332,333,334およびアンド回路335によって構成さ
れる。ホールド回路34は、アンド回路341、SRフリップ
フロップ回路342およびＤフリップフロップ回路343によ
って構成されている。

まず、第４図（ａ）に示す基準パルスRPによってカウ
ンタ30,33およびホールド回路34のSRフリップフロップ
回路342がリセットされる。この後、カウンタ30は第４
図（ｂ）に示す正バーストIDパルスのカウントを開始す
る。この正IDパルスを10個カウントしたとき、第４図
（ｅ）に示すように、アンド回路305からパルスが出力
される。これが、次段のカウンタ33のカウント入力とな
ってこのカウンタ33のカウント値が進む。この後も、カ
ウンタ30は正バーストIDパルスのカウントを続けるが、
ここで、第４図（ｃ）に示すように、負バーストIDパル
スが現われると、リセットされる。第４図（ｄ）にＤフ
リップフロップ回路302がリセットされる様子を示す。

一方、負バーストIDパルスが現われない場合は、カウ
ンタ30は正バーストIDパルスを1/16分周する。したがっ
て、次に、アンド回路305からパルスが出力されのは、
カウンタ30が16個目の正バーストIDパルスをカウントし
たときである。

カウンタ33はカウンタ30の出力パルスを７個カウント
したとき、そのアンド回路335の出力が、第４図（ｆ）
に示すように、ハイレベル（Ｈ）となり、SRフリップフ
ロップ回路342を、第４図（ｇ）に示すように、セット
状態とする。

次の基準パルスRPが1Tv後に再びカウンタ30,33および
ホールド回路34をリセットすると同時に、SRフリップフ
ロップ回路342のリセット直前のデータが、第４図
（ｈ）に示すように、Ｄフリップフロップ回路343にホ
ールドされる。

上記構成によれば、同期検波出力のパターンのうち、
（３），（４）のパターンに対しては、カウンタ30のア
ンド回路305からパルスが出力されないので、カウンタ3
3のカウントは進まない。仮に、パルスがいくつかの出
力されても、これが７個に満たなければ、ホールド回路
34のSRフリップフロップ回路342がセット状態とされな
いので、Ｄフリップフロップ回路343のＱ出力は、ロー
レベルのままである。

一方、（２）のパターンで、SRフリップフロップ回路
342のセットが最も遅れるは、正バーストIDパルスは25
個現われ、次に負バーストIDパルスが来る場合である。
これは、182（＝26×７）Ｈ目である。これでも、1Tv
（＝262.5H）よりも十分短い。（１）のパターンに対し
ては、106（＝10＋16×６）Ｈ目にSRフリップフロップ
回路342のセットが行われる。したがって、（１），
（２）のパターンに対しては、Ｄフリップフロップ回路
343のＱ出力はハイレベルとなる。

以上から、Ｄフリップフロップ回路343のＱ出力によ
って、色信号が有るか否かを判断することができる。

以上述べたようにこの実施例は、同期検波出力と基準
電圧V1、V2とをレベル比較することにより、色信号と基
準信号とが所定の同期状態にあることを示す正パルスお
よび色信号と基準信号との位相差が90゜を越えたことを
示す負パルスを作り、色信号が存在する場合は、正パル
スがかなりの割合いで連続することを着目し、正パルス
が連続して10回以上出力される状態が1Tvの期間に７回
以上存在するか否かを判定することにより、色信号の有
無を判定するようにしたものである。

このような構成によれば、同期検波回路がID同期検波
回路21の１つで済み、これにより、検波用のコンデンサ
としてコンデンサ22の１つで済むので、IC化に際してコ
ンデンサ接続用のピン数を減らすことができる。

なお、この発明は、色信号検出回路以外の信号検出回
路にも適用可能なことは勿論である。

［発明の効果］以上述べたようにこの発明によれば、色信号を１つの
同期検波回路で検出することができるので、IC化に際し
て、検波用のコンデンサ接続用のピン数を減らすことが
できる。

【図面の簡単な説明】

第１図はこの発明の一実施例の構成を示す回路図、第２
図は第１図の動作を説明するためのタイミングチャー
ト、第３図は第１図の一部の具体的構成の一例を示す回
路図、第４図は第３図の動作を説明するためのタイミン
グチャート、第５図は従来の色信号検出回路の構成を示
す回路図、第６図は第５図の動作を説明するためのタイ
ミングチャートである。 21……ID検波回路、22……コンデンサ、23,27……比較
回路、24、28……アンド回路、25,29……SRフリップフ
ロップ回路、30,33……カウンタ,32……微分回路、34…
…ホールド回路、301,302,303,304,332,333,334,343…
…Ｄフリップフロップ回路、305,335,341……アンド回
路、331……インバータ。

Claims

(57)【特許請求の範囲】

【請求項１】入力信号とこの入力信号に自動位相制御ル
ープを使って同期させられた第１の基準信号とを所定の
周期でゲートして同期検波する同期検波手段と、この同期検波手段の検波出力と第２の基準信号とをレベ
ル比較し、上記入力信号と上記第１の基準信号とが所定
の同期状態にあるとき、パルスを出力する第１の比較手
段と、上記同期検波手段の検波出力と第３の基準信号とをレベ
ル比較し、上記入力信号と上記第１の基準信号との位相
差が90゜を越えたとき、上記第１の基準信号の位相を反
転させるためのパルスを出力する第２の比較手段と、上記第１の比較手段の出力パルスをカウントし、そのカ
ウント値が所定値になったとき、パルスを発生する第１
のカウント手段と、この第１のカウント手段の出力パルスをカウントする第
２のカウント手段と、上記第２の比較手段の出力パルスに従って、上記第１の
カウント手段を初期状態に設定する第１の初期状態設定
手段と、上記同期検波手段のゲート周期より周期が長い第４の基
準信号で上記第１のカウント手段および上記第２のカウ
ント手段を初期状態に設定する第２の初期状態設定手段
と、この第２の初期状態設定手段によって初期状態に設定さ
れる直前の上記第２のカウント手段のカウント値が所定
値になっているか否かを判定することにより、上記入力
信号が有るか否かを判定する判定手段とを具備したこと
を特徴とする信号検出回路。