JPH0664846B2 - クロツク信号補間装置 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、磁気テープ等を記録媒体として用いたディジ
タル磁気記録再生装置における復調回路の再生クロック
信号を補間するクロック信号補間装置に関するものであ
る。

従来の技術 近年、大容量低価格の記録媒体である磁気テープを用い
た磁気記録再生装置の進展には著しいものがある。

しかしながら、磁気テープの持つ本質的問題点として巻
き取り時間により発生する高速アクセスの困難さが挙げ
られる。この問題点解決のため、通常よく用いられる手
段として、磁気テープ上の特定トラックに、タイムコー
ド等磁気テープの番地信号を記録する方法があり、磁気
テープが異なる各種の速度で走行中においても再生し、
アクセスのための制御情報として用いるものである。例
えば、VTRにおけるSMPTEタイムコード等がそれに当た
り、タイムコード等のディジタルデータがFM変調（BI−
PHAS MARK）で記録される。これら記録された信号は、
テープの低速走行から高速走行へと比率にして100倍以
上の幅広いテープ速度に追従して安定確実に復調される
ことが必要である。このため、従来より数多くのFM記録
信号の復調回路が提供され、タイムコード読み取り装置
として実用化されてきている。（例えば、小川武「ビデ
オ編集技術」（昭57.4.20），兼六館出版,PP57−60） FM復調の主な処理手順は、記録された信号の基本周期よ
りロック成分を抽出し、データ中の“1"成分を検出する
ことにある。

ところで、磁気テープ等の記録媒体を用いた信号の記録
再生過程においては、ドロップアウトの発生による再生
データの欠落現象は避け難く、特に、長周期のバースト
的ドロップアウトが発生すると、復調はもちろん、クロ
ック抽出さえも不可能になってしまう。再生回路系は、
抽出クロックを中心にして動作しているため、クロック
抽出が止まると系全体の動作が停止してしまい、バース
ト的ドロップアウトを起こした部分のデータ補正すら困
難になるという現象が発生する。

このため従来、定速走行時には位相同期系回路（Phase
Lock Loop:PLL）を用いて、欠落クロックの補間および
クロックのジッター成分抑圧が行なわれていた。

発明が解決しようとする問題点 しかしながら、PLLを用いたクロック補間回路において
は、PLLの同期引き込み範囲による追従可能なクロック
周波数範囲に自ら限界があり、前記のタイムコード等の
情報を記録した信号の再生におけるような、再生クロッ
クの周波数比率が100倍以上となるような幅広い周波数
範囲への追従は極めて困難であった。

本発明は上記問題点に鑑みてなされたもので、PLLとは
全く別の構成でPLLのようにクロックのジッター成分抑
圧効果はないが、幅広い周波数範囲に渡って欠落クロッ
クの補間を行い、回路系全体の動作停止という最悪の事
態を避けることのできるクロック信号補間装置を提供す
るものである。

問題点を解決するための手段 この目的を達成するために、本発明のクロック信号補間
装置は、クロック周期監視手段としてのクロック周期計
測回路およびクロック周期値保持回路と、クロック欠落
判定手段としての第１の比較回路および比較係数設定回
路と、欠落クロック発生手段としての第１および第２の
オフセット回路、２の補数カウンターおよび第２の比較
回路から構成されている。

作 用 本発明は上記の構成によって、クロックの周期を常に計
測・保持して監視を行い、一定周期内に後続クロックが
発生しない場合はクロック欠落と判定し欠落直前でのク
ロック周期で、次のクロックを検出するまで、クロック
の自動発生を行い、幅広いクロック周波数範囲に追従し
てクロック補間を行うこととなる。

実施例 以下本発明の一実施例について、図面を参照しながら説
明する。

第１図は本発明の一実施例におけるクロック信号補間装
置の構成を示すブロック図である。第１図において、11
はクロック周期計測回路、12はクロック周期値保持回
路、13は第１比較回路、14は比較係数設定回路、15は第
１オフセット回路、16は２の補数形式で動作するカウン
ター、17は第２比較回路、18が第２オフセット回路であ
る。

以上のように構成されたクロック信号補間装置につい
て、以下その動作につき、第２図に示すタイミングチャ
ートと共に説明する。

まず、欠落を伴った再生クロックａが、ｎビット（ｎは
整数）の２進カウンターより成るクロック周期計測回路
11に入力される。クロック周期計測回路11では、各クロ
ック周期毎に再生クロックａの立上りもしくは立下りエ
ッジでｎビット２進カウンターをリセットしながら、別
系統の高周波クロックｈにより、再生クロック周期の計
測を行う。この時、リセット信号が加えられる直前のｎ
ビット２進カウンターによるクロック周期ｂの計測値を
同じくｎビットのフリップフロップより成るクロック周
期値保持回路12に記憶させる。

次に、クロック周期値保持回路12により記憶されたクロ
ック周期値ｃの値Tiを、乗算器より成る比較係数設定回
路14によりｋ倍（ｋ＞１）し、第１比較回路13の一方の
入力とする。そして、クロック周期計測回路11によるク
ロック周期計測値ｂを第１比較回路13のもう一方の入力
とする。そして後続のクロックが欠落なく来れば、すな
わち後続のクロック周期値Ti_{＋ １}がｋ×Tiの値より小さ
ければ、クロック周期値保持回路12へTi_{＋ １}がの値が新
たに保持され、そしてクロック周期検出回路11内のカウ
ンターはリセットされ再び計測を行う。ところが後続の
クロックが欠落すれば、すなわち、後続クロックの計測
値Ti_{＋ １}がｋ×Tiと等しくなっても再生クロックの立上
りもしくは立下り信号が検出されなければ第１比較回路
13より一致信号が出力され、クロック周期計測回路11の
計測停止信号ｄとなる。すなわち、クロック周期計測回
路11内のｎビット２進カウンターは（ｋ×Ti）の値で停
止し、クロック周期値保持回路12には、ｃのクロック周
期値ｃの値Tiがそのまま保持される。

そして、クロック周期値ｃの値Tiは、まず、正規化のた
め第１のオフセット回路15により 倍される。すなわち、２の補数形式による の値が、２の補数カウンター16へのプリセットデータｐ
となる。プリセットデータｐは、再生クロックａの立上
りもしくは立下りが検出された場合、または後述する第
２比較回路17の一致出力、すなわちプリセット信号ｆが
発生した場合に２の補数カウンター16へプリセットされ
る。２の補数カウンター16はプリセットデータｐ を初期値としてカウントを開始し、そのカウント出力が
第２比較回路17の一方の入力となる。また、同時に、ク
ロック周期値ｃの値Tiは、第２オフセット回路18により
（1/2）倍される。すなわち、２の補数形式による（1/2
Ti）の値が、第２比較回路17のもう一方の入力となる。

の値よりカウント開始した２の補数カウンター16は、カ
ウンター出力の値として、負数から“0"を経て正数値へ
と移行し、再生クロックに欠落がない限り、次の再生ク
ロックの立上りもしくは立下りで、後続のクロック周期
値の 倍値 をプリセットして、再度カウントを開始する。再生クロ
ックに欠落があった場合は、２の補数カウンター16は第
２オフセット回路18で設定された（1/2Ti）の値までカ
ウントを続け、カウント出力が（1/2Ti）の値に一致す
ると、第２比較回路17より一致出力、すなわち、２の補
数カウンター16へのプリセット信号が出され、再度、プ
リセットデータｐの値 をプリセットしてカウントを開始する。そして、再生ク
ロックの欠落状態が復帰するまでこの動作を続行する。

２の補数カウンター16は、第１オフセット回路15および
第２オフセット回路18で規定された負数 から正数（1/2Ti）の範囲を、２の補数形式でカウント
アップするため、その符号ビットすなわち、２の補数カ
ウンター16の最上位ビット（Most Significant Bit:MS
B）が、再生クロックａの欠落を補う信号、すなわち補
間クロックｇとして利用できる。また、第１オフセット
回路15および第２オフセット回路18により、２の補数カ
ウンター16の動作範囲を から（1/2Ti）へと正規化したことにより、補間クロッ
クｇのデューティ比として50％に近いものを得ることが
可能であり、かつ、再生クロックａの欠落開始時および
復帰時に、補間クロックｇとして乱れの少ないものを得
ることができる。

また、追従できる再生クロックａの周波数範囲は、高周
波クロックｈの周波数Ｆと、クロック周期計測回路11内
の２進カウンターおよび２の補数カウンター16の構成ビ
ット数で決定されるが、共にｎビットとすれば、比較係
数設定回路14の比較係数をｋとして、追従できる最低周
波数fminは、上記カウンターがオーバーフローを起こす
限界として、次式で与えられる。

fmin＝ｋ・Ｆ／2n ………………（１） なお、クロック周期計測回路11内のカウンターにおい
て、電源投入時等初期状態でのオーバーフローによる誤
動作を防ぐための、カウンターが最大値に到達した時点
で最大値保持等の保護回路を持たせることはもちろん可
能である。

また、追従できる最大周波数fmaxは、クロック周期値ｃ
の分解能を４ビット保証するとして、次式で与えられ
る。

fmax＝Ｆ／２^４ …………………（２） 以上のように、本実施例によれば、幅広い周波数範囲に
追従できるクロック信号補間回路を設計問題として任意
の範囲で構成可能であり、また、計測したクロック周期
値ｃを、第1,第２オフセット回路15,18により正規化
し、さらに、２の補数カウンター16でカウントしたこと
により、補間クロックｇとしてデューティ比が50％に近
く、かつ、再生クロックａの欠落発生・復帰時での乱れ
の少ない補間クロックを得ることができる。

なお、本実施例では、比較係数設定回路14において比較
係数を一般的にｋ（ｋ＞１）とおいたが、ｋの２のべき
乗に選べば、クロック周期値ｃのシフトだけで対応可能
であり乗算器は不要となって回路規模の大幅な削減が可
能である。

発明の効果 本発明は、再生クロックの周期を監視する手段としての
クロック周期計測手段およびクロック周期値保持手段
と、クロック欠落判定手段としての比較回路および比較
係数設定回路と、そして欠落クロック発生手段としての
オフセット回路，比較回路および２の補数カウンターと
を設けることにより、幅広い再生クロック周波数範囲に
渡って欠落クロックの補間を行うことができ、さらにク
ロック周期値保持回路によって得られた値を、欠落クロ
ック発生手段内のオフセット回路により正規化して、２
の補数形式でカウントしたことにより、再生クロック欠
落時・復帰時にも乱れが少なく安定した補間クロックを
発生させるという効果を得ることが出来る優れたクロッ
ク信号補間装置を実現できるものである。

【図面の簡単な説明】

第１図は本発明の一実施例におけるクロック信号補間装
置のブロック図、第２図は第１図の動作を示すタイミン
グチャートである。 11……クロック周期計測回路、12……クロック周期値保
持回路、13,17……比較回路、14……比較係数設定回
路、15,18……オフセット回路、16……２の補数カウン
タ。

Claims (1)

【特許請求の範囲】
1. 【請求項１】欠落を伴なった第１のクロック信号の立上
   りもしくは立下りでリセットされるとともに、高周波の
   第２のクロック信号をカウントする機能を有するクロッ
   ク周期計測手段と、このクロック周期計測手段の出力の
   リセットされる直前の出力の値を保持するクロック周期
   値保持手段と、このクロック周期値保持手段で保持され
   た値に一定の係数を乗じる比較係数設定手段と、この比
   較係数設定手段の出力と、前記クロック周期計測手段の
   出力とを比較して、一致すれば前記クロック周期計測手
   段の動作を停止させる信号を発生する第１の比較手段
   と、前記クロック周期値保持手段で保持された値に の値を乗じる第１のオフセット手段と、同じく、（1/
   2）の値を乗じる第２のオフセット手段と、前記第１の
   オフセット手段の出力をプリセット値として、前記欠落
   を伴った第１のクロック信号の立上りもしくは立下ちで
   プリセットを行い、このプリセット値を初期値として、
   前記高周波の第２のクロック信号を２の補数形式でカウ
   ントする機能を有する２の補数カウンターと、この２の
   補数カウンターの出力と、前記第２のオフセット手段の
   出力とを比較して、一致すれば、前記２の補数カウンタ
   ーへのプリセット信号を発生する第２の比較手段とを備
   え、前記２の補数カウンターの最上位ビットを、前記欠
   落を伴なった第１のクロック信号の欠落を補うクロック
   補間信号とすることを特徴とするクロック信号補間装
   置。