KR860003534Y1 - 카운터를 이용한 데이터 구분기 - Google Patents
카운터를 이용한 데이터 구분기 Download PDFInfo
- Publication number
- KR860003534Y1 KR860003534Y1 KR2019840014360U KR840014360U KR860003534Y1 KR 860003534 Y1 KR860003534 Y1 KR 860003534Y1 KR 2019840014360 U KR2019840014360 U KR 2019840014360U KR 840014360 U KR840014360 U KR 840014360U KR 860003534 Y1 KR860003534 Y1 KR 860003534Y1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- counter
- clock
- circuit
- data
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/073—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a memory management context, e.g. virtual memory or cache management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0793—Remedial or corrective actions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0614—Improving the reliability of storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0674—Disk device
- G06F3/0676—Magnetic disk device
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Quality & Reliability (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
내용 없음.
Description
제 1 도는 본 고안에 의한 데이터 구분기의 블럭도
제 2 도는 기억장치에 사용되는 신호 및 요구되는 데이터 독출 클럭을 나타내는 파형도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 추출신호 동기회로 2 : 카운터 초기치 선정회로
3 : 클럭선정회로 4 : 16비트 카운터
5 : 보상 및 상태기억회로 6 : 데이터 독출클럭발생회로
본 고안은 카운터를 이용한 데이터 구분기에 관한 것으로서, 특히 자기 기억 매체에 기록된 신호를 받아서 이를 데이터와 클럭으로 구분하기 위하여 데이터 독출클럭을 발생하는 데이터 구분기에 관한 것이다.
자기 기억 매체에 클럭(동기신호)을 포함한 데이터 신호를 기록했다가 일를 재생(독출)하는 과정에서는 기록된 신호에서 데이터와 클럭을 구분해야 하며 이를 얼마만큼 신뢰성 있게 실행하느냐에 따라 그 기억 장치의 성능이 좌우되는 것이다.
종래 기술에서는, 아날로그 회로인 PLL(Phase Locked Loop)을 사용하여 기억장치에서 발생하는 에러를 추적, 보상하면서 데이터와 클럭을 구분하는 데이터 구분기가 사용되어 왔다. 그런데 종래 장치의 중심이 되는 PLL은 자신이 갖는 추적범위에 속하는 것에 대해서만 추적을 할 수 있기 때문에 만족할 만한 보상을 기대할 수 없을 뿐만 아니라 회로 자체가 아날로그 이기 때문에 디지틀 로직에 비하여 신뢰도 및 잡음 마진(noise margin)에서 성능이 뒤떨어지고 있다.
이에 대하여 본 고안에서는 기억장치가 갖는 여러가지 에러의 요인을 감안하여 이를 보상하면서 데이터와 클럭을 신뢰성 있게 구분하는 데이터 구분기를 제공하는데 그 목적이 있다.
다음은 상기한 본 고안의 목적을 달성할 수 있는 실시예를 첨부도면에 의거하여 상세하게 설명한 것이다.
본 고안에 의한 데이터 구분기의 블럭도가 도시된 제 1 도에서, 추출신호 동기회로(1)는 기억장치에서 추출된 신호를 본 고안의 회로가 갖는 클럭에 동기를 맞추는 회로이다. 카운터 초기치 선정회로(2)는 기억장치에서 추출된 신호의 특성에 따라 매순간 마다 보상을 행하기 위해 필요한 초기치를 선택하는 회로이며, 클럭선정회로(3)는 사용하고자 하는 기억 장치의 종류에 따라 이에 대한 동기용 클럭이 바뀌어야 하므로 이를 해결하는 회로로서 여러가지 기억장치를 동시에 사용할 수 있게 하고 있다. 16비트 카운터(4)는 기억장치에서 추출된 신호를 추적하여 보상에 필요한 신호를 발생하는 회로이며, 보상 및 상태기억회로(5)는 상기한 카운터(4)에서 주어진 추적치를 이용하여 보상을 하고 다음에 위해 그 상태를 기억하는 회로이다. 데이터 독출 클럭 발생회로(6)는 카운터(4)에서 추적한 신호를 이용해서 데이터와 클럭을 구분하는데 필요한 데이터 독출용 클럭을 발생하는 회로이다.
기억 장치에 신호를 기억하고 재생하는 과정에서 생각할 수 있는 여러가지 에러 요인중 가장 심각한 것으로서 보상을 필요로 하는 것이 자속(磁束)간의 상호 간섭과 기억장치의 구동 모터의 속도 변화이다.
그중 자속간의 상호간섭은 다른 방법에 의해 보상을 할 수 있으므로, 본 고안에서는 기억장치의 구동모터속도 변화와, 기억매체를 서로 다른 기억장치에서 호환성을 갖고 사용할 때 발생하는 기억장치간의 차이에서 오는 에러를 보상하는 것에 주안점을 두고 있다.
제 2 도에서 보는 바와 같이, 기억장치에서 사용되는 신호는 일정한 신호간의 간격을 유지하고 있지만 이것이 재생되어 나올 때는 신호간의 간격에 차이가 생기게 된다.
이와 같이 에러를 포함하는 추출신호를 동기회로(1)를 이용하여 본 고안에 의한 데이터 구분기의 클럭에 동기시킨다. 동기된 신호의 A점(제 2 도)에서 카운터(4)에 초기치를 입력한다. 이때, 초기치는 사용하고자 하는 기억장치에 따라 변경할 수도 있지만, 여기서는 설명의 편의상 8로 한다. 이 값이 클럭에 맞추어 카운트되어 캐리(carry)가 발생되며, 이 캐리는 데이터 독출 클럭발생회로(6)에 입력되어 데이터 독출 클럭을 발생시킨다. 또한, 같은 순간에 보상 및 상태기억 회로(5)는 현재 갖고 있는 상태 기억 플랙을 조사하여 카운터(4)의 카운트 값을 줄일 것이냐를 결정하게 된다.
만약 추출신호 동기회로(1)에서 동기된 추출신호가 원래상태보다 조밀하게 구성되어 나오면 카운터(4)의 카운트 값을 16보다 작게 하여 추출신호의 상태에 맞는 데이터 독출 클럭을 발생할 수 있게 한다. 만약 추출신호가 원래 상태보다 느슨할 경우에는, 카운터(4)의 ENABLE 단자를 이용하여 카운터(4)를 잠시 정지시킴으로써 16보다 큰 카운트 값을 카운트하는 효과를 나타내어 추출신호의 상태를 보상해 준다.
위의 과정이 바로 전에 추출된 신호의 상태에 따라 다이나믹하게 반복되면서 보상되게 된다.
그러면, 바로 전에 추출된 신호의 상태를 검출하는 방법에 대해서 알아 보기로 한다.
앞에서 제 2 도의 A점(추출신호가 시작되는 점)에서 카운터(4)에 초기치를 입력한다고 설명한 바 있다.
이때 A점까지 카운터(4)가 카운트한 값을 비교하면 제 2 도의 점 C와 점 A간의 시간을 알 수 있고 이 값이 곧 점 A와 A, 즉 추출신호의 각 신호간의 간격을 알 수 있는 기준이 된다. 매 A점에서 이 값을 얻어서 그 다음의 값이 얻어질 때까지의 보상기준으로 사용하고 있다. 이때, 이 기준치를 앞 신호 하나만 사용할 경우 혹시 중간에 에러로 인하여 예상치 않은 값이 얻어지면 그 다음 신호에 직접적인 영향이 미치므로 본 고안에서는 연속되는 두개의 추출신호에서 얻어진 값을 조합하여 이용하고 있다. 즉, 보상 및 상태기억회로(5) 내의 플랙은 각각 2비트씩 구성되어 있다. 그리고 본 고안에서 사용되는 클럭선정회로(3)의 클럭은 사용하고자 하는 추출 신호간격(제 2 도의 A점 간의 간격)을 32등분하는 클럭이다. 또한, 추출신호가 조금도 원상태를 훼손하지 않았다면 카운터(4)로 계속 카운트하면 매 캐리마다 데이터 독출클럭을 발생시킬 수 있게 된다.
상기한 바와 같은 본 고안의 구성에 의하면, 추출신호의 상태를 즉각적으로 감지하여 보상할 수 있을 뿐만 아니라 회로 자체도 디지틀 회로로 구성되어 있기 때문에 신뢰도와 잡음 마진면에서도 우수한 특성을 나타낸다.
Claims (1)
- 자기 기억 매체에 기록된 신호를 데이터와 동기용 클럭신호로 구분하는 회로에 있어서, 기억장치에서 추출된 신호를 받아 동기용 클럭에 동기를 맞추는 추출신호 동기회로(1)와, 추출신호의 보상에 필요한 초기치를 선정하는 카운터 초기치 선정회로(2)와, 기억장치의 종류에 따라 동기용 클럭을 선정하는 클럭선정회로(3)와, 추출신호를 추적하여 보상에 필요한 신호를 발생하는 카운터(4)와, 상기한 카운터(4)에서 주어진 추적치를 이용하여 보상을 하고 다음 보상을 위해 그 상태를 기억하는 보상 및 상태기억회로(5)와, 상기한 카운터(4)에서 추적한 신호를 이용해서 데이터와 클럭을 구분하는데 필요한 데이터 독출용 클럭을 발생하는 데이터 독출 클럭 발생회로(6) 등으로 구성되어 추출신호가 나타나는 순간을 감지하여 그 때의 카운트 값을 이용하여 바로 다음에 나오는 추출신호까지를 보상하도록 한 것을 특징으로 하는 카운터를 이용한 데이터 구분기.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019840014360U KR860003534Y1 (ko) | 1984-12-29 | 1984-12-29 | 카운터를 이용한 데이터 구분기 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019840014360U KR860003534Y1 (ko) | 1984-12-29 | 1984-12-29 | 카운터를 이용한 데이터 구분기 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR860008480U KR860008480U (ko) | 1986-07-24 |
KR860003534Y1 true KR860003534Y1 (ko) | 1986-12-11 |
Family
ID=70158415
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019840014360U KR860003534Y1 (ko) | 1984-12-29 | 1984-12-29 | 카운터를 이용한 데이터 구분기 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR860003534Y1 (ko) |
-
1984
- 1984-12-29 KR KR2019840014360U patent/KR860003534Y1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR860008480U (ko) | 1986-07-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4872073A (en) | Apparatus for playback of magnetically recorded data having a variable input rate | |
US4009490A (en) | PLO phase detector and corrector | |
EP0044713B1 (en) | Circuit arrangements for processing digital data | |
JPS645274A (en) | Recording information reproducing device | |
KR100232423B1 (ko) | 광디스크용 재생속도 제어장치 | |
KR100329400B1 (ko) | 엠베디드-서보,구역-데이타기록디스크드라이브장치에 있어서 스플릿포맷의신뢰할수 있는 시간영역구분회로및그방법 | |
US5204787A (en) | Time base correcting apparatus with means for inhibiting memory write and read addresses to prevent address overlap | |
US5786953A (en) | Arrangement for reproducing n digital signals having n phase-locked loops each including a phase shifter, controlled by an integrating element, arranged between a VCO output and a phase detector | |
US5280396A (en) | Video signal processing apparatus for correcting time base of video signal | |
US5036508A (en) | Spindle servo unit for disk playing device | |
KR860003534Y1 (ko) | 카운터를 이용한 데이터 구분기 | |
KR860002813A (ko) | 시간축보정장치(時間軸補正裝置) | |
US5751509A (en) | Drum servo system using a PLL with frequency divided reference clock signals as an input | |
US4325090A (en) | Device for synchronizing a clock pulse generator with a serial data signal | |
US3996612A (en) | Test code generator | |
JPS59185035A (ja) | 光情報記録再生方法 | |
JPH0376556B2 (ko) | ||
JP2791509B2 (ja) | デジタル信号復調装置 | |
JP3184051B2 (ja) | 時間軸補正回路 | |
JPH0546755B2 (ko) | ||
JPH01155571A (ja) | クロック発生回路 | |
JPS5921113B2 (ja) | 映像信号の記録装置 | |
JPH069107B2 (ja) | 時間軸補正装置 | |
JPS5823996B2 (ja) | 映像信号の記録装置 | |
JPH0585982B2 (ko) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
REGI | Registration of establishment | ||
FPAY | Annual fee payment |
Payment date: 19900108 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |