JP2798718B2 - ディジタル信号再生装置 - Google Patents

ディジタル信号再生装置

Info

Publication number
JP2798718B2
JP2798718B2 JP20380389A JP20380389A JP2798718B2 JP 2798718 B2 JP2798718 B2 JP 2798718B2 JP 20380389 A JP20380389 A JP 20380389A JP 20380389 A JP20380389 A JP 20380389A JP 2798718 B2 JP2798718 B2 JP 2798718B2
Authority
JP
Japan
Prior art keywords
pulse
clock
circuit
signal
basic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP20380389A
Other languages
English (en)
Other versions
JPH0369069A (ja
Inventor
加織 市川
則幸 大塚
益典 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Optic Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Optic Co Ltd filed Critical Olympus Optic Co Ltd
Priority to JP20380389A priority Critical patent/JP2798718B2/ja
Publication of JPH0369069A publication Critical patent/JPH0369069A/ja
Application granted granted Critical
Publication of JP2798718B2 publication Critical patent/JP2798718B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Signal Processing For Digital Recording And Reproducing (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、フロッピーディスク、磁気カード、光カ
ード等の記録媒体に、MFM変調方式、2−7変調方式等
により記録されたディジタル信号を再生するディジタル
信号再生装置に関する。
〔従来の技術〕
ディジタル信号の記録再生方式については、従来種々
のものが提案されているが、記録媒体に記録されたディ
ジタル信号を正しく復調するためには、記録媒体と読み
取りヘッドとの相対移動速度の変動による再生パルス幅
や変動や、媒体上の傷、ごみ等による信号の変動、欠落
に対する対策が必要である。
このようなことから、例えば特公昭57−24700号公報
には、再生されたパルスと自己発振クロックとの位相差
をカウントし、そのカウント値を自己発振クロックの周
波数にフィードバックするPLL方式により再生パルスと
同期した読み取りクロックを得、これに基づいて再生パ
ルスを復調するようにしたものが提案されている。
また、特開昭62−241176号公報には、再生中のパルス
間隔からその時点におけるクロックビットの周期を抽出
して、その抽出したクロックビット周期の1/2を基準周
期とする補正クロックを生成し、この補正クロックに基
づいて読み取り窓信号を形成して再生パルスを復調する
ようにしたものが提案されている。
〔発明が解決しようとする課題〕
しかしながら、特公昭57−24700号公報におけるよう
に、再生パルスと自己発振クロックとの位相差を自己発
振クロックの周波数にフィードバックして再生パルスと
同期した読み取りクロックを得るものにあっては、再生
パルスと読み取りクロックとの位相関係が一旦ずれる
と、読み取りクロックを再び正しい位相関係に引き込む
までに時間がかかり、またパルス幅の大きな速度変動に
は追従が遅れるため、再生パルスを正しく復調できなく
なるという問題がある。
また、特開昭62−241176号公報におけるように、パル
ス到来時点でのパルス間隔からクロックビットの周期を
抽出して復調用窓を形成するものにあっては、各パルス
到来毎にクロック周期が変動するため、媒体の速度変動
等によりパルス位置が急激に変動した場合には誤って復
調してしまうという問題がある。例えば、パルス位置が
正常な位置より後ろにずれた場合には、該パルスより前
のパルス長は長くなり、後ろのパルス長は短くなる。こ
のため、前のパルスによってクロック周期を長くすると
窓開期間にパルスが到来せず、正しい復調ができなくな
る。また、媒体上の傷やごみによるジッタ(単発の信号
のゆらぎ)により、例えば突然パルス幅が大きくなり、
その次のパルス幅が小さくなると、データウィンドウの
なかにビットが納まらず、クロックビットとデータビッ
トとが反転して誤って復調してしまうという問題があ
る。
この発明は、このような従来の問題点に着目してなさ
れたもので、記録媒体の読み取り速度が変動しても、ま
た媒体上の傷やごみ等により再生パルス幅が変動して
も、任意のセルフクロック方式で変調記録されたデータ
を常に正しく復調できるよう適切に構成したディジタル
信号再生装置を提供することを目的とする。
〔課題を解決するための手段〕
上記目的を達成するため、この発明では記録媒体を読
み取って得られるアナログ信号を2値化して、該記録媒
体に記録されたディジタル信号を再生するディジタル信
号再生装置において、2値化した再生出力中のパルス間
隔を抽出するパルス間隔抽出手段と、このパルス間隔抽
出手段で抽出したパルス間隔の基本周期に対する倍数を
検出するパルス倍数検出手段と、予め定めた順次の複数
個の再生出力パルスに対するそれぞれのパルス間隔およ
び倍数に基づいて新たな基本周期を算出する基本周期算
出手段と、この基本周期算出手段で算出した基本周期の
復調クロックを生成するクロック生成手段と、このクロ
ック生成手段で生成される復調クロックの位相を再生出
力パルスに所定の幅をもって同期させるクロック同期手
段とを具え、前記クロック生成手段で生成される復調ク
ロックに基づいて2値化した再生出力パルス列を復調す
るよう構成する。
〔作 用〕
第1図はこの発明の概念図を示すものである。再生ヘ
ッドからの再生出力信号は、2値化した後パルス間隔抽
出手段1および同期手段2にそれぞれ供給し、パルス間
隔抽出手段1において再生出力信号中のパルス列の各パ
ルス間隔を順次計測してパルス倍数検出手段3に供給す
る。パルス倍数検出手段3では、パルス間隔抽出手段1
からの各パルス間隔が予め設定された基本周期Tの何倍
に当たるかを検出してその倍数を基本周期算出手段4に
供給する。基本周期算出手段4では、数パルス分のパル
ス間隔およびそれぞれの基本周期Tに対する倍数値に基
づいて新たな基本周期T′を算出し、これをクロック生
成手段5に供給すると共に、パルス倍数検出手段3に次
のパルス倍数を検出するための基本周期として供給す
る。ここで、基本周期T′は例えば数パルス分のパルス
間隔の和を、それぞれのパルス倍数の和で割ることによ
り算出する。なお、この基本周期T′は再生ヘッドと記
録媒体との相対速度変動によって変動するが、数パルス
分のパルスを用いて基本周期T′を算出することにより
単発の変動成分を相殺することが可能となる。
クロック生成手段5では、基本周期算出手段4からの
基本周期T′および同期手段2からの所要の同期信号に
基づいて再生出力パルス列を復調するための復調クロッ
クを生成して出力すると共に、該復調クロックおよびそ
の周期T′を同期手段2に供給する。
一方、同期手段2では、2値化した再生出力パルス
と、クロック生成手段5からの復調クロックおよびその
周期T′とに基づいて所要の同期信号を得、これをクロ
ック生成手段5に供給して、クロック生成手段5におい
てその復調クロックを再生出力パルスに所定の幅をもっ
て同期させるようにする。
このように、再生出力パルスの数パルス分のパルスを
用いて基本周期T′を算出し、この基本周期T′を用い
て復調クロックを生成すると共に、この復調クロックを
再生出力パルスに所定の幅をもって同期させることによ
り、再生ヘッドと記録媒体との相対速度変動にゆるやか
に追従し、かつ記録媒体上の傷、ごみ等による単発の再
生信号のゆらぎに左右されない復調クロックを得ること
ができ、再生信号を常に正確に復調することが可能とな
る。
〔実施例〕
第2図はこの発明の一実施例を示すブロック図であ
る。記録媒体上の信号を読み取る磁気ヘッド、光学ヘッ
ド等の再生ヘッド11からの再生信号は、増幅・2値化回
路12で整形してパルス列の再生出力信号とし、これをパ
ルス間隔抽出回路13および同期回路14にそれぞれ供給す
る。
パルス間隔抽出回路13では、再生出力信号のパルス間
隔をカウンタにより順次計測し、その計測値pをパルス
倍数検出回路15、記憶回路16および基本周期算出回路17
にそれぞれ供給する。
パルス倍数検出回路15では、計測されたパルス間隔p
を、後述するクロック生成回路から出力されるクロック
の現在の周期Tで割ることにより、パルス間隔pが周期
Tの何倍であるかの倍数nを演算し、これを記憶回路16
および基本周期算出回路17にそれぞれ供給する。
基本周期算出回路17では、パルス間隔抽出回路13およ
びパルス倍数検出回路15からそれぞれ供給されるパルス
間隔pおよび倍数nと、それ以前において記憶回路16に
記憶された予め定められた順次の複数個のパルス間隔p
および倍数nとに基づいて、すなわち順次の所定数のパ
ルス間隔pの和をそれぞれの倍数nの和で割ることによ
り、新しい平均周期T′を算出し、これをクロック生成
回路18および同期回路14にそれぞれ供給すると共に、パ
ルス倍数検出回路15に次のパルス倍数を検出するための
基本周期として供給する。このように、順次の複数個の
パルス間隔pの和と、それぞれの倍数nの和とに基づい
て新しい平均周期T′を算出することにより、個々のパ
ルスのジッタ成分を相殺した平均周期T′を得ることが
できる。
クロック生成回路18では、基本周期算出回路17からの
平均周期T′および同期回路14からの所要の同期信号に
基づいて再生出力パルス列を復調するための復調クロッ
クを生成して、該復調クロックを同期回路14および復調
回路19にそれぞれ供給する。
一方、同期回路14では、2値化した再生出力パルス、
クロック生成回路18からの復調クロックおよび基本周期
算出回路17からの周期T′に基づいて所要の同期信号を
得、これをクロック生成回路18に供給して、クロック生
成回路18においてその復調クロックを再生出力パルスに
所定の幅をもって同期させるようにすると共に、この同
期信号に基づいて復調信号を得、これを復調回路19に供
給する。ここで、同期信号は、通常、再生出力信号のパ
ルスが到来したときに発生され、クロック生成回路18は
このパルスの到来毎に復調クロックに再同期をかける
が、再生出力信号のパルスの到来位置により、すなわち
ジッタの大きいパルスに対しては、同期信号をずらして
発生するか、あるいは同期信号を発生しないようにす
る。このようにして、復調クロックを再生出力信号に所
定の幅をもって同期させるようにする。
復調回路19においては、制御回路20からの復調開始命
令、終了命令等により、復調クロックを用いて復調信号
をサンプリングして、“0",“1"のディジタルデータの
復調を行う。
第3図は以上説明したデータの復調に関する信号波形
図を示すもので、例えばMFM変調においては復調用デー
タからクロックビットを除去することでデータを得るこ
とができる。
以下、第2図に示したディジタル信号再生装置の各部
の具体的構成について説明する。
第4図は基本周期算出回路17の一例の構成を示すもの
である。この基本周期算出回路17は、パルス長レジスタ
21、倍数レジスタ22、パルス長加算回路23、倍数加算回
路24および割算回路25を有する。パルス長レジスタ21
は、例えばアップカウンタをもって構成し、パルス間隔
抽出回路13からのパルス間隔pをラッチするようにす
る。また、倍数レジスタ22は、例えばダウンカウンタを
もって構成し、パルス倍数検出回路15からの倍数nをラ
ッチするようにする。
パルス長レジスタ21でラッチしたパルス間隔pは記憶
回路16に供給すると共に、パルス長加算回路23に供給す
る。同様に、倍数レジスタ22でラッチして倍数nは記憶
回路16に供給すると共に、倍数加算回路24に供給する。
パルス長加算回路23は、パルス長レジスタ21からのパ
ルス間隔pnと、記憶回路16に記憶されているその直前の
順次の7個分のパルス間隔pn-1〜pn-7の合計8個のパル
ス間隔の和pTを求め、これを割算回路25に供給するよう
にする。同様に、倍数加算回路24は倍数レジスタ22から
の倍数nnと、記憶回路16に記憶されているその直前の順
次の7個分の倍数nn-1〜nn-7の合計8個の倍数の和nT
求め、これを割算回路25に供給するようにする。
割算回路25では、パルス長加算回路23からのパルス間
隔の和pTと、倍数加算回路24からの倍数の和nTとに基づ
いてpT/nTを演算して新たな基本周期T′を求め、これ
を同期回路14およびクロック生成回路18にそれぞれ供給
すると共に、パルス倍数検出回路15にフィードバックし
て次のパルス倍数を検出するための基本周期として用い
るようにする。
このように、基本周期算出回路17で算出した新たな基
本周期T′をパルス倍数検出回路15にフィードバックし
て次のパルス倍数を検出するための基本周期として用い
るようにすることにより、再生出力信号のパルス幅の大
きな変動にも追従することが可能となる。
第5図はクロック生成回路18の一例の構成を示すもの
である。このクロック生成回路18は、基本周期レジスタ
31、ダウンカウンタ32、トグルフリップフロップ33およ
びOR回路34を有する。基本周期レジスタ31には、基本周
期算出回路17からの基本周期T′を供給してラッチさ
せ、同期回路14から周期切換信号が到来していないとき
はラッチした基本周期T′の1/2の値を、周期切換信号
が到来したときはラッチした基本周期T′の1/4の値を
ダウンカウンタ32に供給するようにする。
ダウンカウンタ32のロード端子には、同期回路14から
の同期信号をOR回路34を介して供給し、この同期信号に
基づいて基本同期レジスタ31からの出力をロードして、
ロード後原振クロックによりダウンカウントを開始させ
るようにする。また、ダウンカウンタ32においてカウン
トが終了した時点で発生するキャリー信号(CO)は、ト
グルフリップフロップ33に供給すると共に、OR回路34を
介してダウンカウンタ32のロード端子に供給し、これに
よりトグルフリップフロップ33の出力を反転させると同
時に、ダウンカウンタ32に再度基本周期レジスタ31から
の出力をロードしてダウンカウントを開始させるように
する。
また、トグルフリップフロップ33には、そのリセット
端子に同期回路14からの同期信号を供給し、これにより
トグルフリップフロップ33をリセットするようにする。
このようにして、ダウンカウントが終了する毎にトグ
ルフリップフロップ33の出力を反転させて復調クロック
を得ると共に、この復調クロックを同期回路14からの同
期信号により再生出力信号に所定の幅をもって同期させ
る。
以上のように、同期信号により復調クロックを生成す
ることにより、1個目の同期信号で再生出力信号と復調
クロックとを同期させることができ、再生出力信号に対
して直ちに引込みが可能となる。
第6図は同期回路14の一例の構成を示すブロック図、
第7図はその動作を説明するための各部の信号波形図を
示すものである。この同期回路14は、反転検出回路41、
ダウンカウンタ42、基本周期レジスタ43、立下り検出回
路44、AND回路45〜48、インバータ49,50、遅延回路51お
よびOR回路52を有する。クロック生成回路18からの復調
クロックは、反転検出回路41およびAND回路45,46にそれ
ぞれ供給すると共に、インバータ49を介してAND回路47
および48にそれぞれ供給する。また、基本周期算出回路
17からの基本周期T′は基本周期レジスタ43に供給して
ラッチし、そのラッチした基本周期T′の1/4の値をダ
ウンカウンタ42に供給する。さらに、増幅・2値化回路
12からの再生出力信号は、立下り検出回路44に供給し
て、その立下りに同期した同期パルスを得、これをAND
回路45〜48にそれぞれ供給する。
反転検出回路41では、復調クロックの立ち上がりおよ
び立ち下がりを検出してロードパルスを得、これをダウ
ンカウンタ42に供給する。ダウンカウンタ42では、この
ロードパルスにより基本周期レジスタ43からの基本周期
T′の1/4の値をロードしてダウンカウントを開始さ
せ、そのカウントの終了により発生するキャリー信号
(CO)をダウンカウンタ42のイネーブル端子、AND回路4
5,47および遅延回路51にそれぞれ供給すると共に、イン
バータ50を介してAND回路46および48にそれぞれ供給す
る。
OR回路52には、AND回路45,47,48の出力を供給すると
共に、AND回路46の出力を遅延回路51を介して供給し、
このOR回路52の出力を同期信号として、またAND回路47
の出力を周期切換信号としてクロック生成回路18にそれ
ぞれ供給するようにする。
ここで、再生出力信号に変動要因がなく、パルス間隔
が一定ならば再生出力信号の立ち下がりと復調クロック
の立ち下がりとは一致するが、この例では再生ヘッド11
と記録媒体との相対速度変動、記録媒体上のごみや傷等
による再生出力信号の乱れを考慮し、復調クロックの立
ち下がりに対して±25%内に再生出力信号の立ち下がり
が位置する場合には、正常区間として復調クロックを再
生出力信号に同期させる。
すなわち、第7図のパルスAのように正常区間内に同
期パルスが位置する場合には、AND回路45および48によ
り、再生出力信号到来時の同期パルスをそのまま同期信
号としてクロック生成回路18に供給する。これに対し、
パルスBのようにその同期パルスが正常区間より遅れて
きた場合には、AND回路47により同期パルスを同期信号
および周期切換信号として出力させて、これらをクロッ
ク生成回路18に供給し、これによりクロック生成回路18
において基本周期レジスタ31からラッチした基本周期
T′の1/4の値をダウンカウンタ32に供給するようにす
る。このようにすると、1回目の復調クロック反転周期
が早くなって、パルスBが遅れずにきた場合とほぼ同等
の復調クロックを得ることができる。また、逆にパルス
Cのようにその同期パルスが正常区間より早くきた場合
には、AND回路46から同期パルスを出力させ、これを遅
延回路51によりT′/4遅らせて同期信号として出力させ
る。
以上のように、この実施例によれば、実際の再生出力
信号のパルス間隔を平均計算することにより復調クロッ
クの周期を求めるようにしたので、個々のパルスのジッ
タ成分を相殺することができ、また常に再生出力信号と
復調クロックとの位相を合わせながらも、大きなジッタ
のものは選択して位相をずらして合わせることにより、
再生出力信号と復調クロックとを所定の幅をもって同期
させるようにしたので、記録媒体上のごみや傷等による
誤った信号に対して誤ロックすることなく、常に正しい
信号に追従する復調クロックを得ることができる。
なお、この発明は上述した実施例にのみ限定されるも
のではなく、幾多の変形または変更が可能である。例え
ば、上述した実施例では、正常区間以外でのパルスは遅
れ量を調整して同期させるようにしたが、第6図におい
てAND回路46,47および遅延回路51を省略して、正常区間
以外のパルスは同期を行わないようにすることもでき
る。
また、上述した実施例では、再生出力信号中のパルス
pn-7〜pn-1の平均によってpnのときの基本周期T′を求
めるようにしたが、pn-7〜pn-1の平均によってpn-4のと
きの周期T″を求めるようにしても良い。この場合に
は、クロック生成回路18に第8図に示すように遅延回路
35を設け、これにより同期回路14からの同期信号および
周期切換信号を再生出力信号4個分遅延させて、pn-7
pn-1の計算時にpn-4のパルス同期信号を発生させるよう
にすれば良い。このように、予測平均により復調クロッ
クの基本周期を算出するようにすれば、より正確な基本
周期を得ることができると共に、一般にパルス幅はジッ
タ成分を除き連続的に変動することを考慮すると、再生
ヘッドと記録媒体との相対速度変動に起因する再生出力
信号のパルス幅の変動にも容易に追従することができ
る。
さらに、上述した実施例では、正常区間外に再生出力
信号がきた場合、T′/4の位相補償を行って復調クロッ
クをT′/4早めたり、遅らせたりしたが、第6図の基本
周期レジスタ43および遅延回路51内のレジスタを外部の
CPU等から書き込めるようにして、位相補正量をT′/3
やT′/5等のように任意に設定するよう構成することも
できる。このようにすれば、再生出力信号の特性にあっ
たより正確な位相補正が可能となるので、変動量の大き
い再生出力信号に対しても、これを正しく復調できる復
調クロックを生成することができる。
また、上述した実施例では、基本周期を平均法により
算出するようにしたが、再生出力信号のパルス幅変動を
予測するもの、例えば2乗平均等の他のアルゴリズムに
より算出するようにすることもできる。
〔発明の効果〕
以上のように、この発明によれば、予め定めた順次の
複数個の再生出力パルスに基づいて基本周期を算出して
その周期の復調クロックを生成すると共に、この復調ク
ロックの位相を再生出力パルスに所定の幅をもって同期
させるようにしたので、記録媒体と再生ヘッドとの相対
速度変動による再生出力パルス幅の変動に有効に追従
し、かつ記録媒体上のごみや傷等による再生出力パルス
幅の変動や欠落による影響を最小限に抑えた復調クロッ
クを得ることができ、したがって任意のセルフクロック
方式で変調記録されたデータを常に正しく復調すること
ができる。また、再生出力パルスに対して直ちに引込み
ができるので、記録媒体に形成する引込みパターンを最
小限にでき、したがって記録媒体のデータ記録容量を拡
大することができる。
【図面の簡単な説明】
第1図はこの発明の概念図、 第2図はこの発明の一実施例を示すブロック図、 第3図はその動作を説明するための信号波形図、 第4図は第2図に示した基本周期算出回路の一例の構成
を示すブロック図、 第5図は同じくクロック生成回路の一例の構成を示すブ
ロック図、 第6図は同じく同期回路の一例の構成を示すブロック
図、 第7図はその動作を説明するための各部の信号波形図、 第8図はこの発明の他の実施例におけるクロック生成回
路の構成を示すブロック図である。 1……パルス間隔抽出手段、2……同期手段 3……パルス倍数検出手段、4……基本周期算出手段 5……クロック生成手段、11……再生ヘッド 12……増幅・2値化回路、13……パルス間隔抽出回路 14……同期回路、15……パルス倍数検出回路 16……記憶回路、17……基本周期算出回路 18……クロック生成回路、19……復調回路 20……制御回路
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−241176(JP,A) 特開 昭62−241178(JP,A) 特開 昭63−261577(JP,A) 特開 昭63−161568(JP,A) (58)調査した分野(Int.Cl.6,DB名) G11B 20/10 - 20/14

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】記録媒体を読み取って得られるアナログ信
    号を2値化して、該記録媒体に記録されたディジタル信
    号を再生するディジタル信号再生装置において、 2値化した再生出力中のパルス間隔を抽出するパルス間
    隔抽出手段と、 このパルス間隔抽出手段で抽出したパルス間隔の基本周
    期に対する倍数を検出するパルス倍数検出手段と、 予め定めた順次の複数個の再生出力パルスに対するそれ
    ぞれのパルス間隔および倍数に基づいて新たな基本周期
    を算出する基本周期算出手段と、 この基本周期算出手段で算出した基本周期の復調クロッ
    クを生成するクロック生成手段と、 このクロック生成手段で生成される復調クロックの位相
    を再生出力パルスに所定の幅をもって同期させるクロッ
    ク同期手段とを具え、 前記クロック生成手段で生成される復調クロックに基づ
    いて2値化した再生出力パルス列を復調するよう構成し
    たことを特徴とするディジタル信号再生装置。
JP20380389A 1989-08-08 1989-08-08 ディジタル信号再生装置 Expired - Lifetime JP2798718B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20380389A JP2798718B2 (ja) 1989-08-08 1989-08-08 ディジタル信号再生装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20380389A JP2798718B2 (ja) 1989-08-08 1989-08-08 ディジタル信号再生装置

Publications (2)

Publication Number Publication Date
JPH0369069A JPH0369069A (ja) 1991-03-25
JP2798718B2 true JP2798718B2 (ja) 1998-09-17

Family

ID=16479992

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20380389A Expired - Lifetime JP2798718B2 (ja) 1989-08-08 1989-08-08 ディジタル信号再生装置

Country Status (1)

Country Link
JP (1) JP2798718B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0528659A (ja) * 1991-05-16 1993-02-05 Olympus Optical Co Ltd デイジタル信号再生装置
JPH05217171A (ja) * 1992-02-04 1993-08-27 Olympus Optical Co Ltd 光学的情報記録再生装置の情報再生回路

Also Published As

Publication number Publication date
JPH0369069A (ja) 1991-03-25

Similar Documents

Publication Publication Date Title
CA1214264A (en) Digital data detecting apparatus
US7469367B2 (en) Phase error determination method and digital phase-locked loop system
US6633443B1 (en) Peak shift correction circuit and magnetic storage medium playback apparatus
JP3395210B2 (ja) 同期信号検出器及び同期信号検出方法
JP2798718B2 (ja) ディジタル信号再生装置
US5291526A (en) Digital signal reproducing apparatus for reducing influence by jitter
JPH036694B2 (ja)
EP0206221A2 (en) Apparatus for recording and reproducing digital signal
US5293549A (en) Digital signal apparatus for correctly demodulating data despite a fluctuation in reading rate or variation in regenerated pulse duration due to abnormalities in a recording medium from which data is being read
JP3662985B2 (ja) 同期及びビット情報検出装置
US5694064A (en) Peak detection circuit and magnetic storage medium playback apparatus
EP0700045A2 (en) Reference clock generation circuit
JP3315134B2 (ja) 多トラック位相同期装置
KR100339347B1 (ko) 디브이씨알(dvcr)의데이타복원장치
JP3809965B2 (ja) データ検出装置
JP2942696B2 (ja) 光ディスクからのデータ再生システム
JP3688997B2 (ja) ディジタル位相ロックループ回路
JP3646614B2 (ja) 信号サンプリング装置
JPH0664859B2 (ja) 記憶装置
JPH0664846B2 (ja) クロツク信号補間装置
JPS62241176A (ja) 再生復調装置
JPS60257616A (ja) パルス発生回路
JPS595965B2 (ja) デイジタル記録におけるクロツク信号抽出回路
JPH0343814B2 (ja)
JPS6155824B2 (ja)