KR100339347B1 - 디브이씨알(dvcr)의데이타복원장치 - Google Patents

Abstract

본 발명은 디지털 신호의 자기기록재생시 노이즈 및 타이밍 에러에 의한 오검출을 최소화하도록 한 DVCR의 데이터 복원장치에 관한 것이다.

종래의 기술은 타이밍 지터에 의한 타이밍 에러로 인해 데이터의 오검출을 유발하게 되며, 샘플링 순간에 데이터가 노이즈에 의해 오검출될 가능성을 내포하고 있던 점을 감안하여 본 발명은 DVCR의 데이터 복원장치에 있어서, 재생신호의 클럭복원출력을 각각 서로 다른 딜레이 타임으로 딜레이하는 복수개의 딜레이부, 재생신호의 정류출력을 상기 딜레이부로 부터의 각각의 클럭을 이용하여 샘플링하는 복수개의 샘플 앤드 홀드부, 상기 샘플 앤드 홀드부의 각 샘플들의 딜레이 타임을 맞추기 위해 샘플 앤드 홀드부의 출력을 딜레이하는 복수개의 역 딜레이부, 상기 역 딜레이부의 출력을 가산하는 가산기, 상기 가산기의 출력을 설정된 기준전압과 비교하는 비교기를 구비하거나 상기 가산기 및 비교기 대신에 상기 역 딜레이부의 출력을 설정된 기준전압과 비교하는 복수개의 비교기, 상기 비교기의 출력신호 중 가장 가능성이 큰 쪽을 선택하여 출력하는 데이터 판별부를 구비하여 동일 클럭을 이용하여 3개 이상의 샘플을 취해 그 샘플 값들을 평균하여 일정 레벨로 비교함으로써 타이밍 에러에 의한 데이터 오검출과 노이즈에 의한 데이터의 오검출을 최소화 할 수 있도록 한 것이다. 그리고 본 발명은 디지털 자기기록재생시스템에서 재생신호처리뿐만 아니라 다른 매체의 신호처리에도 적용 가능하다.

Description

디브이씨알(DVCR)의 데이터 복원장치

본 발명은 DVCR의 데이터 복원장치에 관한 것으로서, 더욱 상세하게는 디지털 신호의 자기기록재생시 노이즈 및 타이밍 에러에 의한 오검출을 최소화하도록 한 DVCR의 데이터 복원장치에 관한 것이다.

일반적으로 디지털 신호의 기록재생시 재생출력신호는 전자변환계(헤드, 테이프 등)의 특성에 의해 원리적으로 비대칭이 되며 기록매체 내에서의 자화반전위치의 차이가 남에 따라 재생신호에 왜곡이 발생한다.

또한, 전자변환계의 협대역 특성에 의해 펄스간 간섭이 발생하여 재생 파형의 피크 쉬프트, 레벨변동 등의 현상이 나타남에 따른 고 밀도 기록재생에 제한을 받는다.

한편, 제 1 도는 일반적인 기록재생시스템의 개략구성을 보인 것이며, 제 2 도 (가), (나)는 제 1 도에 의한 시스템에서의 입출력 파형을 나타낸 것으로, 제 2 도에서 볼 수 있듯이 단 파장에 의한 연속펄스간에 간섭이 발생하여 진폭저하, 피크 쉬프트 등의 왜곡특성이 나타나고 기록펄스 폭 보다 넓은 폭을 갖게 되어 피크 위치의 위상 변별이나 진폭에 의해 원래의 신호를 복원하는 것이 상당히 어렵게 된다.

이러한 신호는 사실상 등화기에 의해 보상되지만 데이터 복원 상에 오검출을 유발할 가능성을 갖게 된다.

한편, 종래의 검출방식으로 진폭검출방식을 제 3 도의 데이터 복원장치를 일예로 살펴보면 다음과 같다.

우선, 제 4 도 (가)의 입력 데이터가 (나)의 NRZI신호로 변형되어 테이프에 기록된 신호는 재생 시 재생증폭기(AMP1)에 의해 증폭되고 등화기(1)에 의해 보상되며, 보상된 신호는 차동증폭기(DAMP1)를 통해 위상이 반전된 신호와 비반전된 신호를 내보낸다(제 4 도(다),(라)).

상기 차동증폭기(DAMP1)의 출력은 비교기(COMP1),(COMP2)를 통해 설정되어 있는 기준전압(Vref1)과 비교되어 디지털 신호로 이진화된다(제 4 도 (마),(바)).

이 이진화된 신호는 다시 오아 게이트(OR1)를 통과하며, 이 오아 게이트(OR1)의 출력(제 4 도(사))은 클럭 발생기(2)에 의해 발생된 클럭으로 D플립플롭(DFF1)을 통해 래치되어 최종출력을 얻게 되며, 제 4 도 (아)와 (차)는 클럭의 타이밍을 나타낸 것이고, (자)는 오아 게이트(OR1)의 출력이 노이즈에 의해 커럽트(Corrupt)된 경우를 보인 것이다.

한편, 고 밀도 기록의 경우 신호간 간섭이 심하여 신호에 왜곡을 일으키게 된다. 이러한 왜곡현상은 클럭 복원에 영향을 주어 결국 복원된 클럭에 타이밍 지터를 내포하게 되며, 타이밍 지터에 의한 타이밍 에러는 데이터를 오검출하게 된다.

따라서 제 4 도 (사)와 (아)를 보면, (아)의 경우 타이밍 에러를 일으킨 경우로서 원래의 위치(a)에 있어야 할 위치가 Δt만큼 변화된 상황을 보여준다. 이때 원래의 위치에서 데이터를 래치하면 1로 올바른 데이터를 복원하겠으나 타이밍 에러에 의해 0으로 복원됨을 알 수 있다.

그리고, (자), (차)는 노이즈에 영향을 받은 데이터를 클럭으로 래치할 경우 노이즈에 의해 데이터의 오류판정을 하게 됨을 알 수 있다.

상기에서 살펴본 바와 같이 DVCR에서 고밀도 기록에 의한 신호간 간섭의 증가로 신호에 왜곡을 일으키게 되며, 이러한 왜곡현상은 클럭복원에 영향을 주어 복원된 클럭에 타이밍 지터를 내포하게 된다.

그러나 종래의 기술은 복원된 클럭으로 신호를 한 번 샘플링하는데 이때 복원된 클럭의 타이밍 지터에 의한 타이밍 에러로 인해 데이터의 오검출을 유발하게 되며, 또한 샘플링 순간에 데이터가 노이즈에 의해 오검출 될 가능성을 내포하고 있는 문제점이 있었다.

본 발명은 이러한 문제점을 해결하기 위한 것으로, 본 발명의 목적은 동일 클럭을 이용하여 3개 이상의 샘플을 취해 그 샘플 값들을 평균하여 일정 레벨로 비교함으로써 타이밍 에러에 의한 데이터의 오검출과 노이즈에 의한 데이터의 오검출을 최소화할 수 있도록 한 DVCR의 데이터 복원장치를 제공함에 있다.

이러한 목적을 달성하기 위한 본 발명의 특징은 DVCR의 데이터 복원장치에 있어서, 재생신호의 클럭복원 출력을 각각 서로 다른 딜레이 타임으로 딜레이하는 복수개의 딜레이부와, 재생신호의 정류출력을 상기 딜레이부로 부터의 각각의 클럭을 이용하여 샘플링하는 복수개의 샘플 앤드 홀드부와, 상기 샘플 앤드 홀드부에 의해 샘플링된 각 샘플들의 딜레이 타임을 맞추기 위해 샘플 앤드 홀드부의 출력을 딜레이하는 복수개의 역 딜레이부와, 상기 역 딜레이부의 출력을 가산하는 가산기와, 상기 가산기의 출력을 설정된 기준전압과 비교하는 비교기를 구비하는 DVCR의데이터 복원장치에 있다.

본 발명의 다른 특징은 DVCR의 데이터 복원장치에 있어서, 재생신호의 클럭 복원 출력을 각각 서로 다른 딜레이 타임으로 딜레이하는 복수개의 딜레이부와, 재생신호의 정류출력을 상기 딜레이부로 부터의 각각의 클럭을 이용하여 샘플링하는 복수개의 샘플 앤드 홀드부와, 상기 샘플 앤드 홀드부에 의해 샘플링된 각 샘플들의 딜레이 타임을 맞추기 위해 샘플 앤드 홀드부의 출력을 딜레이하는 복수개의 역 딜레이부와, 상기 역 딜레이부의 출력을 설정된 기준전압과 비교하는 복수개의 비교기와, 상기 비교기의 출력신호 중 가장 가능성이 큰 쪽을 선택하여 출력하는 데이터 판별부를 구비하는 DVCR의 데이터복원장치에 있다.

이하, 본 발명의 실시 예를 첨부도면을 참조로 하여 상세히 설명한다.

우선, 본 발명의 동작원리를 살펴보기 전에 기본적인 원리를 먼저 살펴보면 다음과 같다.

제 5 도는 타이밍 에러에 의한 데이터 오검출을 최소화하는 원리를 보인 것으로, 제 5도 (가)는 입력 데이터이고, (나)는 기록 전류 파형을 나타낸 것이며, (다)는 재생출력신호를 나타낸 것이다.

(다)에서 a는 최적 타이밍 위치를 나타내며 c는 타이밍 에러가 발생한 위치를 나타낸다.

이러한 상태에서 종래 기술에 의하면 타이밍 에러에 의해 발생한 샘플링 위치 c는 데이터 1을 0으로 판단하게 된다.

이 타이밍 에러에 의한 오검출을 최소화하는 방법은 샘플링 위치 c를 기준으로 Δt 만큼 앞선 시간 c -Δt, Δt만큼 뒤진 시간 c +Δt에서 샘플링을 취한 샘플값을 이용하는 것이 기본원리이다.

제 5 도 (다)에서 X1은 c -Δt에서의 샘플값이고, X2는 c에서의 샘플값이며, X3는 c +Δt에서의 샘플값을 나타내며, Y는 샘플링된 샘플값들의 합이다.

그리고 Y의 일반식은이다. 제 5 도에서는 N=3인 경우를 보인 것이다.

즉 Y=(X1+X2+X3)와 같다.

여기서 보면 기준 클럭 c에 의해 오검출되던 데이터(X2)가 올바른 데이터(Y)로 검출됨을 알 수 있다.

한편, 제 6 도는 노이즈에 의한 데이터의 오검출을 최소화하는 경우를 보여준다.

이는 복원된 클럭으로 시간 t, t-Δt, t+Δt에서 샘플링하는 경우를 보인 것이며, 종래의 기술에 의하면 시간 t에서만 샘플링하는데 이 샘플링 순간은 기준전압 아래에 있으므로 1을 0으로 오검출하게 된다.

그러나, 본 발명에서는 이 기준샘플링 순간 t, t-Δt, t+Δt에서 샘플링하여 평균을 취하여 데이터를 판정하게 된다. 즉, 이 경우를 보면 노이즈에 대한 오검출을 최소화함을 알 수 있다.

상기와 같은 원리를 이용하여 본 발명의 동작원리를 살펴보면 다음과 같다.

제 7 도는 본 발명의 제 1 실시 예에 따른 DVCR의 데이터 복원장치의 블록구성도를 도시한 것으로, 재생증폭기(AMP11) 및 등화기(11)를 통한 테이프 재생신호의 증폭 및 보상출력을 정류하는 전파정류기(12), 상기 등화기(11)의 출력으로부터 클럭을 복원하는 클럭복원부(13), 상기 클럭복원부(13)의 출력을 각각 다른 딜레이 타임으로 딜레이하며 N개의 딜레이부로 구성되는 딜레이 뱅크(14), 상기 딜레이 뱅크(14)로부터의 각각의 클럭을 이용하여 상기 전파정류기(12)의 출력을 샘플링하며 N개의 샘플 앤드 홀드부로 구성되는 샘플 앤드 홀드 뱅크(15), 상기 샘플 앤드 홀드 뱅크(15)에서 샘플링된 각 샘플들의 딜레이 타임을 맞추기 위한 N개의 딜레이부로 구성되는 역 딜레이 뱅크(16), 상기 역 딜레이 뱅크(16)를 통과한 N개의 신호들을 가산하는 가산기(17), 상기 가산기(17)의 출력신호를 일정한 기준전압(Vref11)과 비교하는 비교기(COMP11), 상기 클럭복원부(13)에 의해 복원된 클럭으로 상기 비교기(COMP11)의 출력을 래치하여 데이터를 복원하는 D플립플롭(DFF11)로 구성된다.

상기와 같이 구성된 본 발명의 제 1 실시 예는 테이프로부터 재생되는 신호는 재생증폭기(AMP11)를 통해 증폭된 후, 등화기(11)를 거쳐 전파정류기(12)에 의해 정류된다.

그리고 상기 등화기(11)의 출력은 클럭복원부(13)를 통하여 클럭이 복원되며, 이 복원된 클럭은 N개의 딜레이부로 구성되는 딜레이 뱅크(14)를 통하여 딜레이된다. 이 때, 상기 딜레이 뱅크(14)에서의 지연은 N-1개는 각각 다른 딜레이 타임으로 딜레이되고 1개는 딜레이 되지 않는다.

또한, 상기 전파정류기(12)의 출력신호는 딜레이된 클럭(N-1개)과 딜레이되지 않은 클럭(1개)을 이용하여 샘플 앤드 홀드 뱅크(15)의 N개의 샘플 앤드 홀드부에서 샘플링된다.

그리고 상기 샘플 앤드 홀드 뱅크(15)에서 샘플링된 신호는 각 샘플들의 딜레이 타임을 맞추기 위해 다시 역 딜레이 뱅크(16)를 통한 후 가산기(17)에서 가산된다.

상기 가산기(17)의 출력은 비교기(COMP11)에서 기준전압(Vref11)과 비교되어 이진화되며, 이 비교기(COMP11)의 이진화 출력은 클럭복원부(13)로 부터의 클럭에 의해 D플립플롭(DFF11)을 통해 출력된다.

한편, 제 8 도는 N=3인 경우에 대한 본 발명의 제 1 실시 예의 DVCR의 데이터 복원장치의 일 예를 도시한 것으로, 상기 샘플 앤드 홀드 뱅크(15)의 샘플 앤드 홀드부(SH1-SH3)는 딜레이 뱅크(14)의 딜레이부(D1, D2)를 통한 딜레이 되지 않은 클럭과 Δt만큼 딜레이 된 클럭과 2Δt만큼 딜레이된 클럭에 의해 전파정류기(12)의 출력을 샘플링한다.

그리고 상기 샘플 앤드 홀드부(SH1-SH3)의 출력은 각 샘플들의 딜레이 타임을 맞추기 위해 역 딜레이 뱅크(16)의 딜레이부(D2, D1)를 통해 2Δt, Δt 및 딜레이되지 않은 상태로 가산기(17)로 출력된다.

상기 가산기(17)는 상기 딜레이부(D2),(D1)를 통해 2Δt, Δt 딜레이 및 딜레이되지 않은 샘플 앤드 홀드부(SH1-SH3)의 출력을 가산하여 가산출력을 비교기(COMP11)로 출력하며, 이후의 과정은 상기 설명한 바와 동일하므로 생략한다.

한편, 제 9 도는 본 발명의 제 2 실시 예에 따른 DVCR의 데이터 복원장치의 블록 구성도를 도시한 것으로, 제 5 도의 원리를 변형한 경우이다.

이는 테이프에서 재생되어 재생 증폭기(AMP21)를 통해 증폭되고 등화기(21)를 통해 보상된 신호를 정류하는 전파정류기(22), 상기 등화기(21)의 출력으로부터 클럭을 복원하는 클럭복원부(23), 상기 클럭복원부(23)의 출력을 각각 다른 딜레이타임으로 딜레이하며 N개의 딜레이부로 구성되는 딜레이 뱅크(24), 상기 딜레이 뱅크(24)로 부터의 각각의 클럭을 이용하여 상기 전파정류기(22)의 출력을 샘플링하여 N개의 샘플 앤드 홀드부로 구성되는 샘플 앤드 홀드 뱅크(25), 상기 샘플 앤드 홀드 뱅크(25)에서 샘플링된 각 샘플들의 딜레이 타임을 맞추기 위한 N개의 딜레이부로 구성되는 역 딜레이 뱅크(26), 상기 역 딜레이 뱅크(26)의 출력을 각각 설정되어 있는 기준전압과 비교하는 N개의 비교기로 구성된 비교 뱅크(27), 상기 비교 뱅크(27)의 출력 중 가장 가능성이 큰 쪽을 선택하는 데이터 판별부(28), 상기 클럭복원부(23)에 의해 복원된 클럭으로 상기 데이터 판별부(28)의 출력을 래치하여 데이터를 복원하는 D플립플롭(DFF21)으로 구성된다.

상기와 같이 구성된 본 발명의 제 2 실시 예에서 재생증폭기(AMP21)로부터 역 딜레이 뱅크(26)까지의 동작은 제 1 실시 예와 동일하므로 설명을 생략하며, 그 이후의 동작은 다음과 같다.

상기 역 딜레이 뱅크(26)의 N개의 출력은 비교뱅크(27)의 각각의 N개의 비교기를 통해 일정한 레벨의 기준전압(Vref21)에 의해 비교된다.

그리고, N개의 비교출력신호는 데이터 판별부(28)를 통해 가장 가능성이 큰쪽이 선택된다.

예를 들어, N=3인 경우 비교기의 출력신호가 각각 1, 1, 0이라고 가정하면 1의 개수가 2개, 0의 개수가 1개이므로 데이터 판별부(28)는 개수가 많은 1을 최종적으로 내보내게 된다.

그리고, 상기 데이터 판별부(28)의 출력은 클럭복원부(23)의 복원된 클럭에 의해 D플립플롭(DFF21)을 통해 출력된다.

한편, 제 10 도는 N=3인 경우에 대한 본 발명의 제 2 실시 예의 DVCR의 데이터 복원장치의 일 예를 도시한 것으로, 상기 샘플 앤드 홀드 뱅크(25)의 샘플 앤드 홀드부(SH1-SH3)는 딜레이 뱅크(24)의 딜레이부(D1, D2)를 통한 딜레이 되지 않은 클럭과 Δt만큼 딜레이된 클럭과 2Δt만큼 딜레이된 클럭에 의해 전파정류기(22)의 출력을 샘플링한다.

그리고, 상기 샘플 앤드 홀드부(SH1-SH3)의 출력은 각 샘플들의 딜레이 타임을 맞추기 위해 역 딜레이 뱅크(26)의 딜레이부(D1, D2)를 통해 2Δt, Δt 및 딜레이되지 않은 상태로 비교기(COMP21-COMP23)로 입력되어 기준전압(Vrer21)과 비교된 후, 데이터 판별부(28)로 입력되어 지며, 이후 과정은 상기 설명한 바와 동일하므로 생략한다.

이상에서 살펴본 바와 같이 본 발명은 동일 클럭을 이용하여 3개 이상의 샘플을 취해 그 샘플값들을 평균하여 일정 레벨로 비교함으로써 타이밍 에러에 의한 데이터의 오검출과 노이즈에 의한 데이터의 오검출을 최소화 할 수 있게 된다. 그리고, 본 발명은 디지털 자기기록재생시스템에서 재생신호처리뿐만 아니라 다른 매체의 신호처리에도 적용 가능하다.

제 1 도는 일반적인 자기기록재생시스템의 개략 구성도

제 2 도 (가), (나)는 제 1 도의 입출력 신호의 타이밍도

제 3 도 종래의 DVCR의 데이터 복원장치의 블록 구성도

제 4 도 (가)-(차)는 제 3 도 각부의 타이밍도

제 5 도 및 제 6 도는 본 발명의 원리를 설명하기 위한 도면

제 7 도는 본 발명에 따른 DVCR의 데이터 복원장치의 제 1 실시 예도

제 8 도는 제 7 도의 구체 실시 예도

제 9 도는 본 발명에 따른 DVCR의 데이터 복원장치의 제 2 실시 예도

제 10 도는 제 9 도의 구체 실시 예도

*도면의 주요 부분에 대한 부호의 설명

11, 21 : 등화기 12, 22 : 전파정류기

13, 23 : 클럭복원부 14, 24 : 딜레이 뱅크

15, 25 : 샘플 앤드 홀드 뱅크 16, 26 : 역 딜레이 뱅크

17 : 가산기 27 : 비교 뱅크

28 : 데이터 판별부

Claims (2)

1. 재생신호와 클럭복원출력을 각각 서로 다른 딜레이 타임으로 딜레이하는 복수개의 딜레이부와,

   재생신호의 정류출력을 상기 딜레이부로 부터의 각각의 클럭을 이용하여 샘플링하는 복수개의 샘플 앤드 홀드부와,

   상기 샘플 앤드 홀드부에 의한 샘플링된 각 샘플들의 딜레이 타임을 맞추기 위해 샘플 앤드 홀드부의 출력을 딜레이하는 복수개의 역 딜레이부와,

   상기 역 딜레이부의 출력을 가산하는 가산기와,

   상기 가산기의 출력을 설정된 기준전압과 비교하는 비교기를 구비함을 특징으로 하는 DVCR의 데이터 복원장치.
2. 재생신호의 클럭복원출력을 각각 서로 다른 딜레이 타임으로 딜레이하는 복수개의 딜레이부와,

   재생신호의 정류출력을 상기 딜레이부로 부터의 각각의 클럭을 이용하여 샘플링하는 복수개의 샘플 앤드 홀드부와,

   상기 샘플 앤드 홀드부에 의해 샘플링된 각 샘플들의 딜레이 타임을 맞추기 위해 샘플 앤드 홀드부의 출력을 딜레이하는 복수개의 역 딜레이부와,

   상기 역 딜레이부의 출력을 설정된 기준전압과 비교하는 복수개의 비교기와,

   상기 비교기의 출력신호 중 가장 가능성이 큰 쪽을 선택하여 출력하는 데이터 판별부를 구비함을 특징으로 하는 DVCR의 데이터 복원장치.