JPH0719449B2 - デジタル信号の再生装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、ＡＭ変調やＦＭ変調
などのキャリア変調方式によらないベースバンドで記録
されたデジタル信号の再生装置の、特にフレーム同期信
号（ブロック同期信号）の補償回路部に関する。

【０００２】

【従来の技術】例えば、オーディオ信号がデジタルＰＣ
Ｍ化されてディスクに記録され、この記録されたデジタ
ルＰＣＭオーディオ信号がこのディスクより再生される
装置が知られている。このＰＣＭオーディオディスクの
記録再生装置の場合、ＰＣＭオーディオ信号を記録する
に当たっては、ＡＭ変調やＦＭ変調などのキャリア変調
方式によらないベースバンドで記録する方式が採られて
いる。そしてこの場合、通常ランレングスリミテッドコ
ード（run length limitted code）の変調方法が用いら
れる。この変調方法は、“０”または“１”のデータに
関して２つのデータの遷移（トランジション）間の最小
反転間隔を長くして記録効率を高くすると共に最大反転
間隔を短いものとして再生側におけるセルフクロックの
容易化を図るものである。

【０００３】ところで、デジタル信号を記録、再生する
際にはデジタル信号の誤り訂正その他の処理を容易にす
るため複数サンプル毎にブロック化し、そのブロック化
したもの毎に処理する様にしている。この１ブロック分
の長さを１フレーム期間としてデジタルオーディオディ
スクでは扱っている。そして、この１ブロック毎のデー
タに対してフレーム同期信号（ブロック同期信号）がそ
の先頭の部分に挿入され、１ブロック単位の目印とされ
ている。

【０００４】このフレーム同期信号としては、この場
合、最大反転間隔が連続する変調出力は通常の変調によ
っては現れないことを利用して、この最大反転間隔が２
回連続するビットパターン、すなわち“１”の区間が最
大反転間隔の間続くとともに、これに続いて“０”の区
間が最大反転間隔区間続くようなパターンをフレーム同
期信号として用いるようにしている。

【０００５】前述もしたように、このフレーム同期信号
を再生側では検出し、このフレーム同期信号を検出した
ことによりその後のデータを適宜処理するわけである
が、以下のような理由により、このフレーム同期信号が
正しく検出されない場合があり、一般に再生側にはフレ
ーム同期信号の補償回路が設けられる。

【０００６】すなわち、例えばディスクに生じた傷など
によりフレーム同期信号が欠落してしまう場合がある。
また、フレーム同期信号と類似するパルス状のノイズが
再生信号に混入され、これが誤ってフレーム同期信号と
して再生され、その後の処理を誤らせる結果となるよう
な場合もある。さらに音声信号の頭出しのようなサーチ
モードなどのときにはフレーム同期信号は検出されない
がこのサーチモードが終了した後即座にフレーム同期信
号が得られないと、サーチモードから通常の再生モード
に切り換った後から安定な再生信号が得られるのにしば
らくの時間が必要になるということにもなる。その他種
々の原因によりフレーム同期信号の周期が変わることが
あり、それを補正する必要もある。

【０００７】このようなフレーム同期信号の補償回路と
しては、従来図５に示すようなものが知られている。

【０００８】すなわち図５において、入力端１を通じた
再生されたデジタル信号はレジスタ２に供給される。こ
のレジスタ２はフレーム同期信号の長さに相当するｎビ
ット分の段数を有するもので、ｎビット並列のデータが
このレジスタによりフレーム同期信号検出回路３に供給
され、前述のビットパターンのフレーム同期信号がパタ
ーンの一致をとることにより検出される。

【０００９】また、このレジスタ２の出力は１ブロック
分のデータのメモリー４に供給され、１フレーム期間内
の、すなわち１ブロック分の全てのデータがこのメモリ
ー４に書き込まれる。このメモリー４に１ブロック分の
データが全て書き込まれると、このメモリー４より各デ
ータはレジスタ５に供給される。すなわち、メモリー４
からは１フレーム期間分遅れたデータが得られ、これが
レジスタ５に供給されることになる。このレジスタ５も
レジスタ２と同様にｎビット分の段数を有し、ｎビット
並列のデータがフレーム同期信号検出回路６に供給さ
れ、前述と同様にしてフレーム同期信号が検出される。
さらにこのレジスタ５の出力が１ブロック分のデータの
メモリー７に供給されて１フレーム期間遅延された後、
レジスタ８に供給される。このレジスタもレジスタ２及
び５と同様で、このレジスタからのｎビット並列のデー
タがフレーム同期信号検出回路９に供給され、入力デー
タに対し２フレーム期間分遅れた状態でフレーム同期信
号が検出される。

【００１０】そして、これらフレーム同期信号検出回路
３、６、９からのフレーム同期信号の検出信号Ｆ0 、Ｆ
1 、Ｆ2 が多数決論理回路１０に供給され、３つの信号
Ｆ0、Ｆ1 、Ｆ2 のうち２つ以上の信号の発生時点の位
相が一致しているとき、その一致している時点と出力信
号ＦA が得られるという多数決論理がこれにおいてとら
れる。ディスクの回転速度が安定で、フレーム同期信号
が正しいフレーム周期で安定に３つの検出回路３、６、
９から得られているときは、検出回路３、６、９の出力
信号の位相は一致したものとなり、多数決論理回路１０
からフレーム周期で常に出力信号ＦA が得られる。

【００１１】ドロップアウトによりフレーム周期信号が
連続して２個以上欠落すると、信号Ｆ0 、Ｆ1 、Ｆ2
は、そのドロップアウトの生じた時点で２つ以上の信号
の位相が一致することはなくなるからこの多数決論理回
路１０からの出力信号ＦA はその時点では得られなくな
る。

【００１２】カウンタ１１のクロック端子にはクロック
発生器１３からのクロックパルスＣＰが供給される。そ
してこのカウンタ１１は１フレーム期間、クロック発生
器１３からのクロックパルスＣＰをカウントするとキャ
リーパルスＦC を発生するもので、このキャリーパルス
ＦC はフレーム周期の信号となる。したがって多数決論
理回路１０からの信号が得られないときでも、つまり正
しい周期のフレーム同期信号が得られないときでも、こ
のカウンタ１１からフレーム周期の信号が得られる。多
数決論理回路１０から正しい周期のフレーム同期信号が
得られれば、そのフレーム同期信号によってカウンタ１
１はリセットされるからキャリーパルスＦC も検出され
たフレーム同期信号と全く同じ位相の信号となる。

【００１３】このキャリーパルスＦC はオアゲート１２
の他方の入力端に供給される。したがってオアゲート１
２からは多数決論理回路１０からのフレーム同期信号が
正しいものであれば、このフレーム同期がそのまま取り
出され、ドロップアウト等により多数決論理回路１０よ
り信号が得られないときはカウンタ１１からの出力キャ
リーパルスＦC がこれより出力端１４に得られることに
なる。

【００１４】なお、１５はＰＣＭオーディオデータの出
力端である。

【００１５】この回路の動作を、タイムチャートを参照
してさらに説明しよう。

【００１６】再生デジタル信号を得るには、ディスクか
ら取り出した信号を、この信号に同期したクロック信号
によってビット同期させる必要があるが、このビット同
期回路において上記クロック信号と再生信号との相対的
位相ずれがあると、それが積算されることにより１サイ
クル分抜けたり増えたりするサイクルスリップ現象が生
じる。通常の再生モードにおいては、ビット同期回路を
構成するＰＬＬ回路の可変周波数発振器の周波数とロー
パスフィルタの時定数とを選定して、サイクルスリップ
によって生じる時間的誤差は±１〜２ビット程度におさ
えられている。

【００１７】図６はこのサイクルスリップ現象のうち、
フレーム同期信号の周期が短くなる現象が生じたとき及
びドロップアウトが生じたときの各信号を示している。

【００１８】すなわち、図６Ａ、Ｂ及びＣはフレーム同
期信号検出回路３、６及び９の出力信号Ｆ0 、Ｆ1 及び
Ｆ2 をそれぞれ示している。フレーム同期信号検出回路
３の出力信号Ｆ0 は入力端１よりの再生信号からフレー
ム同期信号を検出した検出信号であり、フレーム同期信
号検出回路６の出力信号Ｆ1 はそれが１フレーム期間遅
延された状態の信号であり、またフレーム同期信号検出
回路９の出力信号Ｆ2はそれがさらに１フレーム期間遅
延された状態の信号である。

【００１９】この場合、図６Ａにおいて３番目と４番目
のフレーム同期信号の周期がサイクルスリップにより短
くなった場合であり、また同図において７番目と８番目
のブロック同期信号がドロップアウトにより欠如した場
合である。また、図６で○印で示す周期は正規のフレー
ム周期、×印で示すものは誤った周期である。

【００２０】この場合、この図６から明らかなように、
サイクルスリップを生じた部分においては、多数決論理
回路１０の出力信号ＦA としては、同図Ｄに示すよう
に、４番目のフレーム同期信号検出回路に対しては、フ
レーム同期信号検出回路６からの信号Ｆ1 と、フレーム
同期信号９からの信号Ｆ2 の位相が同じであるためこの
時点で得られ、一方５番目のフレーム同期信号に対して
は、信号Ｆ0 と信号Ｆ1のその位相が同じであるから、
この時点で取り出されることになる。

【００２１】この多数決論理回路１０の出力によってカ
ウンタ１１はリセットされるから、カウンタ１１からは
同図Ｅに示すような信号ＦC が得られる。図６Ｅにおい
て、第５番目のフレーム周期の信号がカウンタ１１から
得られないのは、第４番目と第５番目の間の期間の長さ
はフレーム周期よりも短いため、カウンタ１１よりキャ
リーパルスＦC が得られる前に多数決論理回路１０から
のパルスによりこのカウンタ１１がリセットされてしま
うからである。

【００２２】多数決論理回路１０の出力ＦA とカウンタ
１１からの出力ＦC とのオアゲート出力が端子１４に、
フレーム同期信号の出力信号ＦG として同図Ｆに示すよ
うなものが得られる。この場合、ドロップアウト期間の
フレーム同期信号はカウンタ１１から得られるフレーム
周期のキャリーパルスが内挿されて得られることが明ら
かであろう。

【００２３】図７はサイクルスリップが第３番目のフレ
ーム同期信号と第４番目のフレーム同期信号との間にお
いて生じ、その長さが１フレーム周期よりも長くなった
場合及び前述と同様に、ドロップアウトが生じた場合の
例である。この場合において、信号Ｆ0 、Ｆ1 、Ｆ2 は
同図Ａ、Ｂ、Ｃにそれぞれ示し、また信号ＦA 、ＦC、
ＦG は同図Ｄ、Ｅ、Ｆに図６と対応して示している。

【００２４】この例の場合、サイクルスリップの長さが
１フレーム周期よりも長いから、図６の例のようにカウ
ンタ１１においてキャリーパルスが得られる前にリセッ
トされてしまうことがないため、同図Ｅに示すように、
フレーム周期のキャリーパルスは得られるが、この得ら
れたキャリーパルスと次のキャリーパルスの間の時点に
おいて多数決論理回路１０からのパルスＦA によってカ
ウンタ１１はリセットされるので、その間の周期はサイ
クルスリップに応じたもの、つまり１フレーム周期より
も大きいものとなっている。したがって端子１４に得ら
れる信号ＦG は同図Ｆに示すようなものとなる。

【００２５】図８は再生信号中のノイズが疑似フレーム
同期信号として混入された場合及び再生装置がサーチモ
ードとなってこのサーチモードの期間、フレーム同期信
号検出回路３、６、９においてフレーム同期信号が検出
されない場合である。図８Ａ、Ｂ、Ｃ及びＤ、Ｅ、Ｆは
図６及び図７と同様に信号Ｆ0 、Ｆ1 、Ｆ2 及びＦA、
ＦC 、ＦG をそれぞれ示すものである。

【００２６】この場合疑似同期信号として混入したパル
スは信号Ｆ0 、Ｆ1 、Ｆ2 において互に発生位置が重な
ることはないから、この多数決論理回路１０の出力信号
ＦAとしては同図Ｄに示すように、この疑似同期パルス
が除去された状態で得られる。

【００２７】そして再生装置がサーチモードであるため
フレーム同期信号が得られない期間においては、カウン
タ１１からフレーム周期の信号が順次得られ、これが端
子１４に得られることになる。そしてサーチモードが終
了した後においては、このサートモード終了後から数え
た第２番目のフレーム同期信号の位置において多数決論
理回路１０より出力パルスＦA が得られることになるか
ら、これによってカウンタ１１が次のキャリーパルスが
得られる前にリセットされることになる。したがって、
同図Ｅに示すように、この間の期間は１フレーム周期よ
り長くなることになるが、端子１４には同図Ｆに示すよ
うな信号が得られる。つまり、サーチモード終了後、即
座に正しいフレーム周期の信号が出力される。

【００２８】以上のようにして、サイクルスリップやサ
ーチモードのときのような異常なとき、またはドロップ
アウトやノイズ等の混入に対して略正しいフレーム同期
信号が補償されて得られるものである。

【００２９】

【発明が解決しようとする課題】ところでこの従来の回
路においてはメモリーが必要になるとともに、このメモ
リーが高速である必要があり、また多数決論理回路を用
いているため、疑似フレーム同期パルスが各１フレーム
周期の期間の同じ位置で連続して得られるような場合、
これを除くことができないという不都合があった。

【００３０】この発明は以上の欠点を除去できるように
した回路を提案しようとするものである。

【００３１】

【課題を解決するための手段】この発明は、ランレング
スリミテッドコードで変調されるとともに単位時間分毎
にブロック化され、このブロック単位のデータに対して
ランレングスリミテッドコードの通常の変調では現れな
いビットパターンが同期信号として付加された状態のデ
ジタル信号を再生する装置であって、再生されたデジタ
ル信号から同期信号を検出する検出回路２２と、この検
出回路２２からの同期信号の検出信号をゲートするゲー
ト回路２３と、このゲート回路２３の出力信号によりク
リアされると共に、１ブロックの期間をカウントしてパ
ルスを発生するパルス発生回路２６と、パルス発生回路
２６によりカウントされる１ブロックの期間のタイミン
グの前後の若干の期間部分のパルス幅を有するウインド
ウパルスを形成し、このウインドウパルスをゲート回路
２３に供給して、パルス幅区間、ゲート回路２３を開と
なすウインドウパルス形成回路２４、２８、２９、３０
と、ゲート回路２３の出力信号によってクリアされると
共に、パルス発生回路２６のカウント値出力に基いて得
られるブロック周期の信号をクロックとしてカウント
し、そのカウント値が予め設定された値以上になったと
き、ゲート回路２３を強制的に解放状態とする監視回路
３１とを有し、ゲート回路２３の出力信号及びパルス発
生回路２６の出力信号を同期信号として再生するもので
ある。

【００３２】

【作用】この発明の構成によれば、再生されたデジタル
信号から同期信号を検出し、この同期信号の検出信号を
ゲートして得た出力信号によりパルス発生回路２６をク
リアすると共に、１ブロックの期間をカウントしてパル
スを発生し、パルス発生回路２６によりカウントされる
１ブロックの期間のタイミングの前後の若干の期間部分
のパルス幅を有するウインドウパルスを形成し、このウ
インドウパルスをゲート回路２３に供給して、パルス幅
区間、ゲート回路２３を開となし、パルス発生回路２６
のカウント値出力に基いて得られるブロック周期の信号
をクロックとしてカウントし、そのカウント値が予め設
定された値以上になったとき、ゲート回路２３を強制的
に解放状態とし、ゲート回路２３の出力信号及びパルス
発生回路２６の出力信号を同期信号として再生する。

【００３３】

【実施例】以下、この発明によるフレーム同期信号の補
償回路の一例を図を参照しながら説明する。

【００３４】先ず、この発明においては次の点が考慮さ
れている。

【００３５】すなわち、 1再生信号に生じるサイクルス
リップは通常は±１ないし２ビット程度であって、フレ
ーム周期に対して極端に小さいものであること、 2フレ
ーム同期信号のパターンは通常特殊なものが選ばれるた
め、フレーム同期信号検出のためのパターン検出に対し
てはその前後に比較的安全な領域を持つこと、 3フレー
ム同期信号のパターンは変調方式から見て規則外のもの
が選ばれることが多く、ランダムなデータ列中ではドロ
ップアウトや疑似同期信号の混入がない限り、同じパタ
ーンの生起確率は０か、非常に小さいものであること、
である。

【００３６】図１はこの発明による補償回路の系統図の
一例であり、入力端２１を通じた再生されたデジタル信
号はフレーム同期信号検出回路２２に供給される。この
フレーム同期信号検出回路２２は前述の例と同様にデジ
タル信号列中からフレーム同期信号と同じビットパター
ンの信号を検出するもので、この回路２２において検出
されたフレーム同期信号はゲート回路２３に供給され
る。このゲート回路２３にはオアゲート２４の出力信号
がゲート信号として供給される。この場合オアゲート２
４の出力信号であるゲート信号は後述するように、正規
のフレーム同期信号の生起位置に対し、±３ビット程度
のパルス幅を有するようなウィンドウパルスとされる。
したがって、正しい位置においてフレーム同期信号が検
出回路２２で検出されると、その検出信号ＳＦO はこの
ゲート回路２３を通じて得られる。

【００３７】ゲート回路２３を通じて得られたフレーム
同期信号の検出信号ＳＦW はオアゲート２５の一方の入
力端に供給されるとともにカウンタ２６のクリア端子に
供給される。このカウンタ２６のクロック端子にはクロ
ック発生器２７からのクロックパルスＣＰが供給され
る。このクロック発生器２７は再生信号のクロック成分
に同期するようにされており、例えばＰＬＬ回路が用い
られる。したがって、このカウンタ２６からは再生信号
に同期したフレーム周期のキャリーパルスＳＦCが得ら
れるようにされている。そしてこのカウンタ２６から得
られるフレーム周期の信号がオアゲート２５の他方の入
力端に供給される。

【００３８】なお、このクロック発生器２７の出力クロ
ックはフレーム同期信号検出用のクロックとしても用い
られる。

【００３９】ゲート回路２３のゲート信号ＰW はこのカ
ウンタ２６のカウント値出力に基づいて次のようにして
形成される。

【００４０】すなわちカウンタ２６のカウント値がフレ
ーム周期に相当するカウント値Ｎよりサイクルスリップ
の最大値、例えばデータの３ビット分に相当する数だけ
少ない数になると検出器２８においてそれが検出され、
その検出出力によってフリップフロップ回路３０がセッ
トされる。またカウンタ２６のカウント値がデータの３
ビット分に相当する値になるとそれが検出回路２９にお
いて検出され、その検出出力によりフリップフロップ回
路３０がリセットされる。カウンタ２６がフレーム周期
の信号ＳＦW によりクリアされることを考えればフリッ
プフロップ回路３０からはフレーム同期信号の位置より
手前３ビット分の位置において立ち上がり、フレーム同
期信号の位置より３ビット分遅れた時点において立ち下
がる信号が得られ、これがオアゲート２４を通じてゲー
ト信号ＰW としてゲート回路２３に供給される。

【００４１】なお、フレーム同期信号とカウンタ２６の
出力キャリーパルスＳＦC の位相がずれてしまっている
場合にはゲート回路２３からはフレーム同期信号の検出
信号ＳＦW が得られなくなるが、その場合には次のよう
にしてカウンタ２６が強制的にクリアされて、両者の位
相が一致するようにされている。

【００４２】すなわち３１はその状態を検出するための
監視用カウンタである。このカウンタ３１のクリア端子
にはゲート回路２３から得られるフレーム同期信号の検
出信号ＳＦW が供給され、またクロック端子には検出器
２９の出力パルスが供給される。

【００４３】この場合、カウンタ２６においては常にク
ロックパルスＣＰをカウントしているので検出器２９か
らはフレーム周期でパルスが得られ、これがカウンタ３
１でカウントされることになるが、ゲート回路２３から
フレーム同期信号の検出信号が得られている間はカウン
タ３１のクリア端子には１フレーム周期でフレーム同期
信号の検出信号ＳＦW が供給されているからこのカウン
タ３１は検出器２９からのパルスが１個カウントされる
毎にクリアされ、このカウンタ３１のカウント値は歩進
しない。

【００４４】一方、ゲート回路２３からのフレーム同期
信号が得られなくなると、このカウンタ３１はクリアさ
れずに検出器２９からのパルスをカウントする。そし
て、そのカウント値が所定数例えば「８」になると、こ
のカウンタ３１の出力信号ＳLがハイレベルとなる。こ
の出力信号ＳL はこのカウンタ３１のイネーブル端子に
供給されており、このため、カウンタ３１はカウントを
停止する。この出力信号ＳL はオアゲート２４を通じて
ゲート回路２３に供給される。つまり、ゲート信号ＰW
は常にハイレベルとなり、ゲート回路２３は解放状態に
なる。そして、フレーム同期信号検出回路２２からのパ
ルスがこのゲート回路２３より得られると、このカウン
タ３１がクリアされ、その信号出力ＳL がローレベルに
落ちるとともにこのカウンタ３１がカウント可能状態に
戻る。

【００４５】つまり、カウンタ２６の出力キャリーパル
スＳＦC の位相が再生信号中のフレーム同期信号に対し
て大きくずれウィンドウパルスＰW 内にフレーム同期信
号の検出信号が入らないときは、監視用カウンタ３１で
これが検出され、強制的にカウンタ２６の出力キャリー
パルスＳＦC の位相が再生信号のフレーム同期信号位置
に一致するようにこのカウンタ２６がクリアされるもの
である。

【００４６】この図１の回路の動作を前述の従来例の場
合と同様にタイムチャートを参照してさらに説明しよ
う。

【００４７】図２は図６に対応するもので、サイクルス
リップによって１フレーム周期より短い期間が生じた場
合及びドロップアウトが生じた場合の動作例である。同
図Ａはフレーム同期信号検出回路２２の出力ＳＦO であ
り、同図Ｂはオアゲート２４の出力ＰW であり、また同
図Ｃはゲート回路２３の出力ＳＦW であり、同図Ｄはカ
ウンタ２６の出力キャリーパルスＳＦC であり、さらに
同図Ｅはオアゲート２５の出力ＳＦG である。

【００４８】この図から明らかなようにフレーム周期よ
りも短くなるようなサイクルスリップが生じたときはウ
ィンドウパルスの幅が同図Ｂに示すように短くなるが、
それが正規のフレーム同期信号位置に対して−３ビット
以内であればゲート回路２３より検出パルスが得られる
ことになる。つまり、サイクルスリップが高々±３ビッ
トであることから、フレーム同期信号の検出信号はゲー
ト回路２３より得られるものである。

【００４９】ここで、この時点でのパルスによってカウ
ンタ２６はキャリーパルスＳＦC を発生する前にクリア
されるので、このカウンタ２６の出力キャリーパルスＳ
ＦCは同図Ｄに示すようにこのサイクルスリップが生じ
た期間ぬけることになる。

【００５０】一方ドロップアウトの生じたときには、ゲ
ート信号ＰW のウィンドウパルス幅内にフレーム同期信
号は存在しないからゲート回路２３の出力にはフレーム
同期信号は現れない。しかしドロップアウトが生じる前
のフレーム同期信号の検出信号によってカウンタ２６が
正しくクリアされているのでカウンタ２６の出力キャリ
ーパルスＳＦC は正しいフレーム周期の信号となり、こ
れがオアゲートを通じて信号ＳＦG として取り出される
ことになる。

【００５１】図３は同様にサイクルスリップ及びドロッ
プアウトが生じたときで、この例はサイクルスリップが
生じたことによってフレーム周期よりも長い期間となっ
た場合である。この場合にはカウンタ２６はキャリーパ
ルスＳＦC を発生した後にゲート回路２３から得られる
信号ＳＦW によってクリアされるのでこのサイクルスリ
ップが生じた後の期間の長さが正規のものとは異なった
ものとなる。しかしオアゲート２５の出力としては同図
Ｅに示すようなものとなる。

【００５２】図４は疑似同期パルスの混入した場合及び
再生装置をサーチモードにしたことによってフレーム同
期信号が長期に亘って欠如した場合である。この場合に
は疑似同期パルスがウィンドウパルス幅内に入ることは
極めて希であることからこの疑似同期パルスが除去され
た状態でゲート回路２３よりフレーム同期信号の検出信
号が得られる。

【００５３】一方、フレーム同期信号検出回路２２より
フレーム同期信号が得られないサーチモードの期間にお
いては、監視用のカウンタ３１において８フレーム期間
フレーム同期信号がないことが検出されると、このカウ
ンタ３１の出力信号ＳL （図４Ｆ）によってゲート回路
２３が開放状態とされ、サーチモードの後にノーマルモ
ードとなったことにより検出されるフレーム同期信号が
ゲート回路２３よりゲートされると、これによって監視
用カウンタ３１がクリアされるとともにカウンタ２６が
クリアされる。したがってカウンタ２６の出力パルスＳ
ＦC は同図Ｄに示すようにサーチモードの後の時点にお
いて若干不連続とはなるもののその後は正しいフレーム
周期の信号が得られるようになる。

【００５４】以上述べたようにして、この発明によれば
従来のように容量の大きいメモリー等を用いることな
く、簡単な構成によりフレーム同期信号の補償回路が実
現できるものである。

【００５５】また、サイクルスリップが生じる時間長分
だけ見込んだウィンドウ幅のゲートパルスによりフレー
ム同期信号の検出信号をゲートするようにしたので、各
フレーム周期内の同じ位置において誤ったパルスがフレ
ーム同期信号検出回路より得られたとしても、その誤っ
たパルスを除去できるという効果がある。

【００５６】なお、この発明はデジタルＰＣＭオーディ
オディスクの再生装置の場合に限らず、デジタル信号を
ベースバンド記録する場合においてもブロック同期信号
等を検出する場合の補償回路に用いることができること
は勿論である。

【００５７】

【発明の効果】上述せるこの発明によれば、再生された
デジタル信号から同期信号を検出し、この同期信号の検
出信号をゲートして得た出力信号によりパルス発生回路
をクリアすると共に、１ブロックの期間をカウントして
パルスを発生し、パルス発生回路によりカウントされる
１ブロックの期間のタイミングの前後の若干の期間部分
のパルス幅を有するウインドウパルスを形成し、このウ
インドウパルスをゲート回路に供給して、パルス幅区
間、ゲート回路を開となし、パルス発生回路のカウント
値出力に基いて得られるブロック周期の信号をクロック
としてカウントし、そのカウント値が予め設定された値
以上になったとき、ゲート回路を強制的に解放状態と
し、ゲート回路の出力信号及びパルス発生回路の出力信
号を同期信号として再生するようにしたので、容量の大
きいメモリー等を用いることなく、簡単な構成によりフ
レーム同期信号の補償回路が実現でき、また、サイクル
スリップが生じる時間長分だけ見込んだウインドウ幅の
ゲートパルスによりフレーム同期信号の検出出力をゲー
トするようにしたので、各フレーム周期内の同じ位置に
おいて誤ったパルスがフレーム同期信号検出回路より得
られたとしても、その誤ったパルスを除去できるという
効果がある。

【図面の簡単な説明】

【図１】この発明によるフレーム同期信号の補償回路の
一例の系統図である。

【図２】その説明のためのタイムチャートである。

【図３】その説明のためのタイムチャートである。

【図４】その説明のためのタイムチャートである。

【図５】従来のフレーム同期信号の補償回路の一例を示
す系統図である。

【図６】その説明のためのタイムチャートである。

【図７】その説明のためのタイムチャートである。

【図８】その説明のためのタイムチャートである。

【符号の説明】

２２ フレーム同期信号検出回路 ２３ ゲート回路 ２４、２５ オアゲート ２６、３１ カウンタ ２８、２９ 検出器 ３０ フリップフロップ回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】 ランレングスリミテッドコードで変調さ
   れるとともに単位時間分毎にブロック化され、このブロ
   ック単位のデータに対して上記ランレングスリミテッド
   コードの通常の変調では現れないビットパターンが同期
   信号として付加された状態のデジタル信号を再生する装
   置であって、再生された上記デジタル信号から上記同期
   信号を検出する検出回路と、この検出回路からの上記同
   期信号の検出信号をゲートするゲート回路と、このゲー
   ト回路の出力信号によりクリアされると共に、上記１ブ
   ロックの期間をカウントしてパルスを発生するパルス発
   生回路と、上記パルス発生回路によりカウントされる１
   ブロックの期間のタイミングの前後の若干の期間部分の
   パルス幅を有するウインドウパルスを形成し、このウイ
   ンドウパルスを上記ゲート回路に供給して、上記パルス
   幅区間、上記ゲート回路を開となすウインドウパルス形
   成回路と、上記ゲート回路の出力信号によってクリアさ
   れると共に、上記パルス発生回路のカウント値出力に基
   いて得られるブロック周期の信号をクロックとしてカウ
   ントし、そのカウント値が予め設定された値以上になっ
   たとき、上記ゲート回路を強制的に解放状態とする監視
   回路とを有し、上記ゲート回路の出力信号及び上記パル
   ス発生回路の出力信号を同期信号として再生することを
   特徴とするデジタル信号の再生装置。