JP2934113B2 - 光ディスク用ｆｓｋ復調回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、光ディスク用ＦＳＫ
（Frequency Shift Keying：周波数偏移キーイング）復
調回路に関するものである。

【０００２】

【従来の技術】追記型光ディスク（ＣＤ−ＷＯ）、光磁
気ディスク（ＣＤ−ＭＯ）等の記録可能な光ディスク１
には、図２に示すようにその記録領域に予め僅かな振幅
でうねっているトラック２がスパイラル状に形成されて
いる。このトラックのうねりは、ＡＴＩＰ (Absolute T
ime In Pregroove) データと呼ばれる絶対時間情報を表
すものであり、22.05KHzを基本周波数とし、その周波数
はＡＴＩＰデータの１ビットに対応する長さ（周波数4
4.1KHz の７周期分）毎にビットの内容、即ちこのビッ
トが「１」であるか「０」であるかに応じて±１ＫＨｚ
変化するようにＦＳＫ変調されている。

【０００３】また、ＡＴＩＰデータは、１フレームが１
定数（８４ビット）のビットを含み且つ所定の位置に固
定パターンのフレーム同期信号を備えたビット列からな
る多数の連続したフレームで構成され、各フレームは周
波数７５Ｈｚの周期で繰り返されている。

【０００４】一方、前述した記録可能な光ディスクに音
声、映像等の情報を記録する場合は、曲のチャンネル
数、プリエンファシスの有無、曲の番号、曲の始まりか
らの時間、ディスク最内周からの絶対時間等を表す制御
情報、即ちサブコードデータも同時に記録される。この
サブコードデータは、１フレームが一定数（９８ビッ
ト）のビット（但し、１ビットに対応する単位長さはＡ
ＴＩＰデータとの場合とは異なる）を含み且つ所定の位
置に固定パターンのフレーム同期信号を備えたビット列
からなる多数のフレームで構成され、各フレームは周波
数７５Ｈｚの周期で記録される。

【０００５】ここで、実際に光ディスクに情報を記録す
る場合には、ＡＴＩＰデータとサブコードデータとをフ
レーム同期させて記録しなければならないことが規格に
より定められているため、ＡＴＩＰデータを再生する必
要がある。このため、従来ＡＴＩＰデータを再生する際
には、図３に示すように前述したうねりを検出して、う
ねりの周期を有するアナログ信号（ウォブル信号）とし
て再生し、アナログＰＬＬ回路等を用いたＦＳＫ復調回
路によって復調を行っていた。

【０００６】

【発明が解決しようとする課題】しかしながら、ＦＳＫ
復調回路としてアナログＰＬＬ回路を用いた場合、他の
回路がディジタル回路によって構成されているので、こ
れらから発生するノイズ等の影響を避ける為に独立して
構成しなければならず、余分なスペースを必要とし、装
置の小型化が図れなかった。さらに、ノイズの影響を受
け易いので、ＡＴＩＰデータを正確に再生できないこと
もあった。

【０００７】本発明の目的は上記の問題点に鑑み、ディ
ジタル回路と混在可能な光ディスク用ＦＳＫ復調回路を
提供することにある。

【０００８】

【課題を解決するための手段】本発明は上記の目的を達
成するために、二値化信号により所定の基準周波数を中
心周波数としてＦＳＫ変調されたアナログ信号を復調し
て前記二値化信号を出力するＦＳＫ復調回路において、
前記ＦＳＫ変調されたアナログ信号のレベルと所定のし
きい値レベルとを比較し、これらの大小関係に対応して
前記アナログ信号の半周期毎に出力信号を第１のレベル
又は該第１のレベルとは異なる第２のレベルに変化させ
る第１の比較回路と、前記基準周波数の整数倍となる所
定周波数のマスタークロック信号を発生する発振回路
と、前記第１の比較回路から出力される信号が前記第１
のレベルから第２のレベルへ変化するレベル変化点、及
び第２のレベルから第１のレベルへ変化するレベル変化
点を検出するエッジ検出回路と、前記エッジ検出回路に
よってレベル変化点が検出された時点から前記マスター
クロック信号の数を計数する第１の計数回路と、前記エ
ッジ検出回路によって検出されたレベル変化点の数を計
数し、所定数毎にパルス信号を出力する第２の計数回路
と、該第２の計数回路から出力されるパルス信号の周期
内に含まれる前記マスタークロック信号の数を計数する
第３の計数回路と、前記第２の計数回路からパルス信号
が出力される毎に、前記第３の計数回路の計数結果に基
づいて、前記第２の計数回路から出力されるパルス信号
の周期内において前記エッジ検出回路によって検出され
た連続した２つのレベル変化点間に含まれる前記マスタ
ークロック信号の数の平均値を算出する平均値算出回路
と、前記平均値算出回路によって算出された平均値と前
記第１の計数回路の計数値とを比較する第２の比較回路
と、前記エッジ検出回路によってレベル変化点が検出さ
れた時点に、前記第２の比較回路の比較結果に基づい
て、出力する二値化信号の値を変化させる二値化信号出
力回路とを備えた光ディスク用ＦＳＫ復調回路を提案す
る。

【０００９】

【作用】本発明によれば、発振回路によって復調対象と
なるＦＳＫ変調における基準周波数の整数倍となる所定
周波数のマスタークロック信号が発生され、復調対象と
なるＦＳＫ変調されたアナログ信号のレベルは、第１の
比較回路によって所定のしきい値レベルと比較され、該
第１の比較回路からはこれらのレベルの大小関係に対応
して第１のレベル又は該第１のレベルとは異なる第２の
レベルの信号が前記アナログ信号の半周期毎に変化して
出力される。また、エッジ検出回路によって、前記第１
の比較回路から出力される信号が前記第１のレベルから
第２のレベルへ変化するレベル変化点、及び第２のレベ
ルから第１のレベルへ変化するレベル変化点が検出さ
れ、該エッジ検出回路によってレベル変化点が検出され
た時点から、第１の計数回路によって前記マスタークロ
ック信号に基づく計数が行われる。さらに、第２の計数
回路によって前記エッジ検出回路によって検出されたレ
ベル変化点の数が計数されると共に、所定数毎にパルス
信号が出力され、該パルス信号の周期内に含まれる前記
マスタークロック信号の数が第３の計数回路によって計
数される。また、平均値算出手段によって、前記第３の
計数回路の計数結果に基づいて前記第２の計数回路から
出力されるパルス信号の周期内における前記エッジ検出
回路によって検出された連続した２つのレベル変化点間
に含まれる前記マスタークロック信号の数の平均値が算
出される。これにより、何らかの外的要因によって前記
ＦＳＫ変調されたアナログ信号の基準周波数の変動が生
じた場合における第２の比較回路における比較基準値が
前記基準周波数の変動に対応して補正される。前記平均
値算出回路により算出された平均値は第２の比較回路に
よって比較基準値とされ、該比較基準値と前記第１の計
数回路の計数値とが比較される。これにより、ＦＳＫ変
調における周波数のシフト方向、即ち前記アナログ信号
の周波数が前記基準周波数に対して増加しているか或い
は減少しているかが検出される。さらに、前記エッジ検
出回路によってレベル変化点が検出された時点に、二値
化信号出力回路によって、前記第２の比較回路の比較結
果に基づく値の二値化信号が出力され、ＦＳＫ復調が完
了する。

【００１０】

【実施例】以下、図面に基づいて本発明の一実施例を説
明する。図１は一実施例のＦＳＫ復調回路を示す回路図
である。図において、１０は方形波のマスタークロック
信号ＣＫを発生する発振回路、１１は演算増幅器からな
る比較器、１２ａ，１２ｂはＤフリップフロップ、１３
ａ〜１３ｅはＮＯＴ回路、１４は排他的論理和回路（以
下、ＥＸＯＲ回路と称する）、１５ａ〜１５ｄは例えば
７４ＨＣ１６３等のカウンタ、１６は１６ビットのカウ
ント回路、１７はチップイネーブル端子付きの８ビット
入出力Ｄフリップフロップ、１８はチップイネーブル端
子付きのＤフリップフロップである。

【００１１】比較器１１の非反転入力端子には復調対象
となるＦＳＫ変調されたアナログ信号（以下、ウォブル
信号と称する）Ａが入力され、反転入力端子にはウォブ
ル信号Ａのレベルの極大値と極小値の中間値のレベルの
しきい値電圧Ｖthが印加されている。また、比較器１１
の出力はＤフリップフロップ１２ａの入力端子に接続さ
れ、Ｄフリップフロップ１２ａの出力端子はＥＸＯＲ回
路１４の一方の入力端子とＤフリップフロップ１２ｂの
入力端子に接続されている。Ｄフリップフロップ１２ｂ
の出力端子はＮＯＴ回路１３を介してＥＸＯＲ回路１４
の他方の入力端子に接続され、Ｄフリップフロップ１２
ａ，１２ｂのクロック信号入力端子ＣＬＫにはマスター
クロック信号ＣＫが入力されている。

【００１２】カウンタ１５ａ，１５ｂは、直列接続され
て８ビットのカウント回路を構成し、マスタークロック
信号ＣＫに基づいてＥＸＯＲ回路１４から出力されるパ
ルス信号Ｅの数を数えると共に、パルス信号Ｅの計数値
が６４毎に１クロック幅のリップルキャリー信号ＲＣＰ
１を出力する。即ち、カウンタ１５ａのデータ入力端子
Ｄａ〜Ｄｄは接地され、リップルキャリー信号出力端子
はカウンタ１５ｂの一方のイネーブル端子ＥＴに接続さ
れている。また、カウンタ１５ｂの下位２ビットのデー
タ入力端子Ｄａ，Ｄｂは接地され、上位２ビットのデー
タ入力端子Ｄｃ，Ｄｄはハイレベルにプルアップされて
いる。さらに、カウンタ１５ａ，１５ｂのクロック信号
入力端子ＣＬＫにはマスタークロック信号ＣＫが入力さ
れ、カウンタ１５ａのイネーブル端子ＥＴ，ＥＰ及びカ
ウンタ１５ｂの他方のイネーブル端子ＥＰは、ＮＯＴ回
路１３ｂを介してＥＸＯＲ回路１４の出力端子に接続さ
れている。また、カウンタ１５ａ，１５ｂのロード端子
ＬＤはＮＯＴ回路１３ｃを介してカウンタ１５ｂのリッ
プルキャリー出力端子ＲＣに接続されている。

【００１３】カウント回路１６は、例えば周知の７４Ｈ
Ｃ１６３が４個直列接続されて構成され、マスタークロ
ック信号ＣＫに基づいてカウンタ１５ｂのリップルキャ
リー信号ＲＣＰ１を入力したときから次のリップルキャ
リー信号ＲＣＰ１を入力するまでの間のマスタークロッ
ク信号ＣＫの数を計数する。即ち、カウント回路１６の
クリア端子ＣＬＲにはＮＯＴ回路１３ｄを介してリップ
ルキャリー信号ＲＣＰ１が、またクロック信号入力端子
ＣＬＫにはマスタークロック信号ＣＫがそれぞれ入力さ
れている。

【００１４】８ビット入出力Ｄフリップフロップ１７
は、カウンタ１５ｂからリップルキャリー信号ＲＣＰ１
が出力されたときにカウント回路１６の計数値を６４で
除算し、この値の補数を出力する。即ち、Ｄフリップフ
ロップ１７のデータ入力端子Ｄ１〜Ｄ８のそれぞれは、
カウント回路１６の１６ビットデータ出力端子Ｑａ〜Ｑ
ｐのうちのＬＳＢから数えて７ビット目Ｑｇから１４ビ
ット目Ｑｎにかけて接続され、入力データを反転して出
力する。また、Ｄフリップフロップ１７のクロック信号
入力端子ＣＬＫにはマスタークロック信号ＣＫが入力さ
れ、チップイネーブル端子ＣＥはＮＯＴ回路１３ｃの出
力端子に接続され、チップイネーブル端子ＣＥにはリッ
プルキャリー信号ＲＣＰ１を反転した信号が入力されて
いる。

【００１５】カウンタ１５ｃ，１５ｄのそれぞれのデー
タ入力端子Ｄａ〜Ｄｄは対応するＤフリップフロップ１
７の出力端子Ｑ１〜Ｑ８に接続されている。また、カウ
ンタ１５ｃ，１５ｄは直列接続されてマスタークロック
信号ＣＫによってカウントを行い、ＥＸＯＲ回路１４の
出力信号Ｅがローレベルのときに入力端子Ｄａ〜Ｄｄの
データをロードするようになっている。即ち、カウンタ
１５ｃ，１５ｄのクロック入力端子にはマスタークロッ
ク信号ＣＫが、またロード信号入力端子ＬＤにはＥＸＯ
Ｒ回路１４の出力信号Ｅがそれぞれ入力され、カウンタ
１５ｃのリップルキャリー出力端子ＲＣはカウンタ１５
ｄの一方のイネーブル端子ＥＴに接続され、カウンタ１
５ｄのリップルキャリー出力端子ＲＣはＮＯＴ回路１３
ｅを介してカウンタ１５ｃ，１５ｄの一方のイネーブル
端子ＥＰに接続されている。さらに、カウンタ１５ｃの
イネーブル端子ＥＴはハイレベルにプルアップされ常に
動作状態に設定されている。

【００１６】Ｄフリップフロップ１８のデータ入力端子
はカウンタ１５ｄのリップルキャリー出力端子ＲＣに接
続されると共に、チップイネーブル端子ＣＥにはＥＸＯ
Ｒ回路１４の出力信号Ｅが、またクロック信号入力端子
ＣＬＫにはマスタークロック信号ＣＫがそれぞれ入力さ
れている。

【００１７】次に、前述した構成よりなる本実施例の動
作を図４に示すタイミングチャートに基づいて説明す
る。ここでは、従来例で述べたように光ディスクに形成
されたトラックからＡＴＩＰデータを再生する過程にお
けるＦＳＫ復調について説明する。この場合、発振器１
０から出力されるマスタークロック信号ＣＫの周波数
は、光ディスクからの通常の情報再生時における前記ト
ラックのうねりの周波数、即ち22.05KHzの整数倍で前記
うねりの周波数変化を検出するのに十分な周波数、例え
ば8.4672MHz に設定されている。

【００１８】比較器１１に入力されたるウォブル信号Ａ
は、光ディスクに形成されたトラックから光ピックアッ
プ（図示せず）介して得られたもので、前記トラックの
うねりの周波数を有し、ＦＳＫ変調されている。このウ
ォブル信号Ａの電圧Ｖａは、比較器１１によってしきい
値電圧Ｖthと比較され、電圧Ｖａの値が電圧Ｖthの値よ
りも大きいときに比較器１１の出力信号Ｂはハイレベル
となり、小さいときにローレベルとなり、比較器１１の
出力信号Ｂはウォブル信号Ａの半周期毎に反転する。

【００１９】比較器１１から出力された信号Ｂは、Ｄフ
リップフロップ１２ａによってマスタークロック信号Ｃ
Ｋに同期を取られた信号Ｃとされた後、信号ＣはＤフリ
ップフロップ１２ｂによって１クロック分遅延された信
号Ｄとされる。信号Ｄは、ＮＯＴ回路１３によって反転
され、信号Ｄ’とされてＥＸＯＲ回路１４に入力され
る。ＥＸＯＲ回路１４によって、信号Ｃと信号Ｄ’とが
排他的論理和され信号Ｅが出力される。これにより信号
Ｂのエッジ点、即ちハイレベルからローレベルへの変化
点及びローレベルからハイレベルへの変化点の双方が検
出され、検出された際にマスタークロック信号ＣＫに同
期した１クロック幅の負のパルス信号Ｅが出力される。

【００２０】カウンタ１５ａ，１５ｂにおいては、前述
したようにパルス信号Ｅの数が計数されると共に、入力
されたパルス信号Ｅの数が６４になる毎に、１クロック
幅の正のパルス信号からなるリップルキャリー信号ＲＣ
Ｐ１が出力される。また、カウント回路１６において
は、リップルキャリー信号ＲＣＰ１を入力したときから
次のリップルキャリー信号ＲＣＰ１を入力するまでの間
のマスタークロック信号ＣＫの数が計数される。これに
より、ウォブル信号Ａの６４半周期内に含まれるマスタ
ークロック信号ＣＫの数が計数される。

【００２１】また、８ビット入出力Ｄフリップフロップ
１７に入力されるデータは、カウント回路１６の１６ビ
ット出力のうちＬＳＢから６ビット上位にシフトされた
８ビットであるので、その値はカウント回路１６の１６
ビット出力データの値の１／６４の値となり、ウォブル
信号Ａの６４半周期内における半周期に含まれるマスタ
ークロック信号ＣＫの数の平均値が入力されることにな
る。

【００２２】さらに、ＥＸＯＲ回路１４からパルス信号
Ｅが出力されると、このパルス信号Ｅによってカウンタ
１５ｃ，１５ｄのそれぞれには、Ｄフリップフロップ１
７の出力データがロードされる。ここで、Ｄフリップフ
ロップ１７の出力データは、光ディスクの回転が正常で
あるときには、前述したトラックのうねりにおける基準
周波数の半周期に含まれるマスタークロック信号ＣＫの
数の補数となっている。即ち、うねりの基準周波数は2
2.05KHz、マスタークロック信号ＣＫの周波数は8.4672M
Hz であるから、基準周波数の半周期に含まれるマスタ
ークロック信号ＣＫの数は次式に示すように１９２とな
る。

【００２３】(8.4672×10⁶)÷(22.05×10³)÷2=192 また、カウンタ１５ｃ，１５ｄのカウント数が１９２以
上になったときにカウンタ１５ｄのリップルキャリー出
力端子ＲＣからハイレベルのパルス信号が出力されるよ
うにするために、Ｄフリップフロップ１７の出力データ
は入力データを反転したものになっている。

【００２４】パルス信号Ｅによってカウンタ１５ｃ，１
５ｄのそれぞれにＤフリップフロップ１７の出力データ
が初期値として設定された後、カウンタ１５ｃ，１５ｄ
のカウントが進み、前記うねりの基準周波数の半周期分
以上のカウント値になると正のパルス信号からなるリッ
プルキャリー信号ＲＣＰ２が出力され、ＥＸＯＲ回路１
４から次のパルス信号Ｅが出力されて、Ｄフリップフロ
ップ１８のチップイネーブル端子ＣＥにローレベルの信
号が入力されたときに、リップルキャリー信号ＲＣＰ２
の値、即ちハイレベル又はローレベルがＤフリップフロ
ップ１８にラッチされ、この値を持つ二値化信号Ｆが出
力される。従って、ウォブル信号Ａの半周期の長さが前
記基準周波数22.05KHzの半周期以上のときは半周期遅れ
てＤフリップフロップ１８からハイレベルの信号Ｆが出
力され、ウォブル信号Ａの半周期の長さが前記基準周波
数22.05KHzの半周期よりも短いときは半周期遅れてＤフ
リップフロップ１８からローレベルの信号Ｆが出力され
る。これによりＦＳＫ復調が行われる。

【００２５】ここで、リップルキャリー信号ＲＣＰ２
は、次のパルス信号Ｅ出力されるまでハイレベルに維持
されるので、ＦＳＫ変調の周波数変化によるパルス信号
Ｅの出力時間の変動、即ちリップルキャリー信号ＲＣＰ
２がハイレベルになった時点からパルス信号Ｅが出力さ
れるまでの間の時間の変動に対して十分に対応すること
ができる。

【００２６】また、何らかの外的要因によって光ディス
クの回転ムラや速度偏差が生じてウォブル信号Ａの周波
数が大きく変動した場合においても、図５に示すように
リップルキャリー信号ＲＣＰ２を出力するための基準
値、即ちカウント回路１６及びＤフリップフロップ１７
によって求められる平均値データの値ＤＡが、ウォブル
信号Ａの６４半周期毎に補正されるので、常に正確なＦ
ＳＫ復調を行うことができる。

【００２７】前述したように本実施例によれば、ＦＳＫ
復調回路を簡単なディジタル回路で構成したので、他の
ディジタル回路と混在させてもノイズの影響を受けにく
く、またＦＳＫ変調されたウォブル信号Ａの半周期毎に
周期の長さを基準値と比較しているので正確な復調を行
うことができる。また、外的要因によってウォブル信号
Ａの周波数が大きく変動した場合においても、常に正確
な復調を行うことができる。さらに、他のディジタル回
路と共に集積化も可能となり、余分なスペースを必要と
しないので、装置を小型に形成することができる。

【００２８】また、光ディスクの回転数を変えて情報処
理を行う場合には、この回転数に対応して、即ち回転数
の変化による前記うねりの周波数の変化に対応してマス
タークロック信号ＣＫの周波数を変えれば良い。例え
ば、光ディスクの回転数を２倍にして情報処理を行うと
きは、マスタークロック信号ＣＫの周波数も２倍にすれ
ば良い。このようなマスタークロック信号ＣＫの周波数
切替は容易に行えることである。

【００２９】尚、本実施例の回路構成は一例でありこれ
に限定されることはない。例えば、本実施例では、ウォ
ブル信号Ａの半周期に含まれるマスタークロック信号Ｃ
Ｋの数の計数機能と、この計数値と基準値との比較機能
をカウンタ１５ｃ，１５ｄに持たせたが、カウンタ１５
ｃ，１５ｄとは別に比較回路を設けて、この比較回路に
よってカウンタ１５ｃ，１５ｄの計数値と基準値とを比
較するようにしても良い。さらに、平均値を求める回路
として、別に除算器を設けても良い。

【００３０】

【発明の効果】以上説明したように本発明によれば、Ｆ
ＳＫ復調対象となるアナログ信号の半周期に含まれるマ
スタークロック信号の数をカウンタ回路によって計数す
ると共に、該計数値とＦＳＫ変調の基準周波数の半周期
に含まれる前記マスタークロック信号の数とを第２の比
較回路によってディジタル比較し、該比較結果に基づい
て前記アナログ信号の周波数の増減を識別してＦＳＫ復
調しているので、簡単なディジタル回路で構成すること
ができ、他のディジタル回路と混在させてもノイズの影
響を受け難く、正確な復調を行うことができる。さら
に、他のディジタル回路と共に集積化も可能となり、余
分なスペースを必要としないので、装置を小型に形成す
ることができる。さらにまた、第２及び第３の計数回路
並びに平均値算出回路によって前記アナログ信号の半周
期の所定数倍の期間内における該半周期内の前記マスタ
ークロックの数の平均値が算出され、該平均値に基づい
て前記アナログ信号の周波数の増減を識別しているの
で、何らかの外的要因によって前記ＦＳＫ変調されたア
ナログ信号の基準周波数の変動が生じた場合においても
正確なＦＳＫ復調を行うことができるという非常に優れ
た効果を奏するものである。

【図面の簡単な説明】

【図１】本発明の一実施例を示す回路図

【図２】光ディスクに形成されているトラックを説明す
る図

【図３】ＦＳＫ変調されたアナログ信号を示す波形図

【図４】本発明の一実施例の動作を説明するタイミング
チャート

【図５】一実施例におけるウォブル信号の周波数と平均
値データの関係を説明する図

【符号の説明】

１０…発振器、１１…比較器、１２ａ，１２ｂ…Ｄフリ
ップフロップ、１３ａ〜１３ｅ…ＮＯＴ回路、１４…排
他的論理和回路、１５ａ〜１５ｄ…カウンタ、１６…カ
ウント回路、１７…Ｄフリップフロップ、１８…Ｄフリ
ップフロップ。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 二値化信号により所定の基準周波数を中
   心周波数としてＦＳＫ変調されたアナログ信号を復調し
   て前記二値化信号を出力する光ディスク用ＦＳＫ復調回
   路において、 前記ＦＳＫ変調されたアナログ信号のレベルと所定のし
   きい値レベルとを比較し、これらの大小関係に対応して
   前記アナログ信号の半周期毎に出力信号を第１のレベル
   又は該第１のレベルとは異なる第２のレベルに変化させ
   る第１の比較回路と、 前記基準周波数の整数倍となる所定周波数のマスターク
   ロック信号を発生する発振回路と、 前記第１の比較回路から出力される信号が前記第１のレ
   ベルから第２のレベルへ変化するレベル変化点、及び第
   ２のレベルから第１のレベルへ変化するレベル変化点を
   検出するエッジ検出回路と、 前記エッジ検出回路によってレベル変化点が検出された
   時点から前記マスタークロック信号の数を計数する第１
   の計数回路と、 前記エッジ検出回路によって検出されたレベル変化点の
   数を計数し、所定数毎にパルス信号を出力する第２の計
   数回路と、 該第２の計数回路から出力されるパルス信号の周期内に
   含まれる前記マスタークロック信号の数を計数する第３
   の計数回路と、 前記第２の計数回路からパルス信号が出力される毎に、
   前記第３の計数回路の計数結果に基づいて、前記第２の
   計数回路から出力されるパルス信号の周期内において前
   記エッジ検出回路によって検出された連続した２つのレ
   ベル変化点間に含まれる前記マスタークロック信号の数
   の平均値を算出する平均値算出回路と、前記平均値算出
   回路によって算出された平均値と前記第１の計数回路の
   計数値とを比較する第２の比較回路と、 前記エッジ検出回路によってレベル変化点が検出された
   時点に、前記第２の比較回路の比較結果に基づいて、出
   力する二値化信号の値を変化させる二値化信号出力回路
   とを備えた、 ことを特徴とする光ディスク用ＦＳＫ復調回路。