JP2972657B2 - Ｅｆｍ信号のフレーム周期検出回路及びｅｆｍ信号再生用ビット同期クロック信号の周波数制御方法 - Google Patents

Ｅｆｍ信号のフレーム周期検出回路及びｅｆｍ信号再生用ビット同期クロック信号の周波数制御方法

Info

Publication number
JP2972657B2
JP2972657B2 JP16420397A JP16420397A JP2972657B2 JP 2972657 B2 JP2972657 B2 JP 2972657B2 JP 16420397 A JP16420397 A JP 16420397A JP 16420397 A JP16420397 A JP 16420397A JP 2972657 B2 JP2972657 B2 JP 2972657B2
Authority
JP
Japan
Prior art keywords
signal
clock signal
count value
bit synchronization
synchronization clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP16420397A
Other languages
English (en)
Other versions
JPH1116297A (ja
Inventor
敏成 千葉
浩道 野川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Yamagata Ltd
Original Assignee
NEC Yamagata Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Yamagata Ltd filed Critical NEC Yamagata Ltd
Priority to JP16420397A priority Critical patent/JP2972657B2/ja
Priority to KR1019980023020A priority patent/KR100276742B1/ko
Priority to CN98102297A priority patent/CN1123876C/zh
Priority to US09/100,963 priority patent/US6118393A/en
Priority to DE19827723A priority patent/DE19827723B4/de
Publication of JPH1116297A publication Critical patent/JPH1116297A/ja
Application granted granted Critical
Publication of JP2972657B2 publication Critical patent/JP2972657B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
    • G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
    • G11B27/19—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier
    • G11B27/28—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording
    • G11B27/30—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on the same track as the main recording
    • G11B27/3027—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on the same track as the main recording used signal is digitally coded
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
    • G11B2020/1461—8 to 14 modulation, e.g. the EFM code used on CDs or mini-discs

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＥＦＭ信号を再生
する際に、ＥＦＭ信号からＥＦＭ信号再生用ビット同期
クロック信号を得るための回路及び制御方法に関し、特
に、ＥＦＭ信号のフレーム周期検出回路及びＥＦＭ信号
再生用ビット同期クロック信号の周波数制御方法に関す
る。
【０００２】
【従来の技術】ＥＦＭ信号は、コンパクトデイスクなど
にデジタル信号を記録する際の標準的な信号変調方式と
して、ＩＥＣ９０８などの国際規格や、日本国内ではＪ
ＩＳＳ ８６０５（１９９３）の規格の中に規定されて
いる。ＥＦＭ信号は、まず、源データを８ビット毎に分
割し、この８ビットを１シンボルとする。次に、この１
シンボル（８ビット）を１４ビットの信号に対応させ
る。このとき、このそれぞれのビットをチャネルビット
と呼ぶ。この１４チャネルビットの信号は、隣接した２
つの信号反転の最小間隔が３ビット、最大間隔が１１ビ
ットとなるように構成している。また、５８８チャネル
ビットを１フレームとして、１フレーム毎にフレーム同
期信号として１１ビット幅のハイとロウが隣接したパル
ス信号を挿入するようにしている。ＥＦＭ信号を再生す
る際には、このフレーム同期信号を検出して、再生速度
を制御するようにしている。
【０００３】従来、コンパクトデイスクなどにＥＦＭ変
調されて記録されたＥＦＭ信号を再生する場合、ＥＦＭ
信号再生用ビット同期クロック信号の周波数制御は、例
えば特開昭５８−５６２５８号公報にあるように、ＥＦ
Ｍ信号のなかで最大のパルス幅となるように規定されて
いるフレーム同期信号を検出するために、フレーム同期
信号を検出する期間を所定のフレーム周期の４倍程度の
長さの期間として、最大パルス幅を検出し、そのパルス
幅からフレーム周期を予測し、その予測値が所定の範囲
内に入るようにデイスクの回転速度を制御して信号の線
速度が一定値になるようにして（一般に、ＣＬＶ方式と
いう）、ＥＦＭ信号を再生するようにしていた。
【０００４】
【発明が解決しようとする課題】前記のように、従来Ｅ
ＦＭ信号を再生するときには、再生速度を所定の速度に
しており、また、そのために、フレーム同期信号の検出
期間を所定のフレーム周期より数倍の長い期間としてい
るので、ＥＦＭ信号の再生までの時間が冗長となってい
た。本発明は、ＥＦＭ信号フレーム周期検出回路、及
び、ＥＦＭ信号を任意の再生速度で再生するためのＥＦ
Ｍ信号再生用ビット同期クロック信号の周波数制御方法
を提案するものである。
【０００５】
【課題を解決するための手段】前記課題を解決するた
め、本発明のＥＦＭ信号フレーム周期検出回路は、ＥＦ
Ｍ信号入力を分周する分周回路を有し、前記分周回路の
分周出力をフレーム周期信号とし、このフレーム周期信
号の周期を、前記ＥＦＭ信号入力のフレーム周期とする
ようにした。
【０００６】また、本発明のＥＦＭ信号再生用ビット同
期クロック信号の周波数制御方法は、前記ＥＦＭ信号の
フレーム周期検出回路と、ビット同期クロック信号を生
成するビット同期クロック信号生成回路と、前記ビット
同期クロック信号生成回路の発振周波数を制御する制御
部とを有し、前記制御部においては、パルス幅計数部で
前記ビット同期クロック信号により、前記ＥＦＭ信号入
力のハイ及びロウのパルス幅を計数し、フレーム内最大
計数値ホールド部は、前記ＥＦＭ信号のフレーム周期検
出回路で検出したフレーム周期信号のフレーム周期相当
時間を検出期間として、前記計数値の中で最大の計数値
をホールドし、計数値比較部では、前記ホールドした最
大の計数値と所定の数値とを比較し、前記最大の計数値
が前記所定の数値よりも大きいときには、前記ビット同
期クロック信号生成回路の発振周波数を減少させ、前記
最大の計数値が前記所定の数値より小さいときには、前
記ビット同期クロック信号生成回路の発振周波数を増加
させるように制御信号を生成して、前記ＥＦＭ信号再生
用ビット同期クロック信号生成回路部の発振周波数を制
御するようにした。
【０００７】また、本発明の別のＥＦＭ信号再生用ビッ
ト同期クロック信号の周波数制御方法は、前記ＥＦＭ信
号のフレーム周期検出回路と、前記ビット同期クロック
信号生成回路と、前記ビット同期クロック信号生成回路
の発振周波数を制御する制御部とを有し、前記制御部に
おいては、パルス幅計数部で前記ビット同期クロック信
号により、前記ＥＦＭ信号入力のハイ及びロウのパルス
幅を計数し、フレーム内最大計数値ホールド部では、前
記フレーム周期検出回路のフレーム周期信号のフレーム
周期相当時間内で最大の計数値をホールドし、Ｎフレー
ム間最小値ホールド部は、Ｎフレーム周期相当時間を検
出期間として、前記フレーム内最大値ホールド部でホー
ルドした計数値の中の最小の計数値をホールドし、計数
値比較部は、Ｎフレーム間最小値ホールド部でホールド
した前記最小の計数値と所定の数値とを比較し、前記最
小の計数値が前記所定の数値よりも大きいときには、前
記ビット同期クロック信号生成回路の発振周波数を減少
させ、前記最小の計数値が前記所定の数値より小さいと
きには、前記ビット同期クロック信号生成回路の発振周
波数を増加させるように制御信号を生成して、前記ＥＦ
Ｍ信号再生用ビット同期クロック信号生成回路の発振周
波数を制御するようにした。
【０００８】
【発明の実施の形態】本発明の実施の形態について、以
下に図面を参照して説明する。
【０００９】図１は、本発明の第１の実施の形態を説明
するブロック図で、ＥＦＭ信号のフレーム周期検出回路
１と、ＥＦＭ信号再生用ビット同期クロック信号生成回
路２と、ビット同期クロック信号生成回路の発振周波数
制御部３と、ＥＦＭ信号再生部４とを備えている。前記
ＥＦＭ信号のフレーム周期検出回路１は、分周回路１０
０で構成されており、ＥＦＭ信号入力１０を分周して、
フレーム周期信号１１を生成するようにしており、この
フレーム周期信号の周期を前記ＥＦＭ信号入力のフレー
ム周期相当時間としている。
【００１０】ここに、分周回路１００でＥＦＭ信号入力
１０を１１７分周するのは、ＥＦＭ信号の１フレーム当
たりの平均反転間隔を求めると約５ビット長となってお
り、これより、１フレーム当たり１１７回の信号の反転
をカウントすれば、１フレーム周期相当時間の信号を得
ることができるからである。
【００１１】図２は、前記ビット同期クロック信号生成
回路の発振周波数を制御する制御部３の機能を説明する
ブロック図で、パルス幅計数部３００は、前記ビット同
期クロック信号２１により、前記ＥＦＭ信号入力１０の
ハイ及びロウのパルス幅を計数し、フレーム内最大計数
値ホールド部３０２は、前記ＥＦＭ信号のフレーム周期
検出回路１で検出したフレーム周期信号１１のフレーム
周期相当時間を検出期間として、前記計数値の中で最大
の計数値（ＦＭ）をホールドする。これは、ＥＦＭ信号
において、最大のパルス幅の信号をフレーム同期信号と
して規定しているからである。従って、前記フレーム内
最大計数値ホールド部３０２でホールドした計数値ＦＭ
がフレーム同期信号のパルス幅に相当していることにな
る。計数値比較部３０４では、前記ホールドした最大の
計数値ＦＭと所定の数値ＦＣ（フレーム同期信号のパル
ス幅が１１ビット長となる計数値）とを比較し、ビット
同期クロック信号周波数制御部３０５は、前記最大の計
数値ＦＭが前記所定の数値ＦＣよりも大きいときには、
前記ビット同期クロック信号生成回路２の発振周波数を
減少させ、前記最大の計数値ＦＭが前記所定の数値ＦＣ
より小さいときには、前記ビット同期クロック信号生成
回路２の発振周波数を増加させるように制御信号３１を
生成して、前記ＥＦＭ信号再生用ビット同期クロック信
号生成部の発振周波数を制御する。
【００１２】以上のように、ＥＦＭ信号再生用ビット同
期クロック信号２１の周波数を制御して、その時点での
最適なビット同期クロック信号周波数、すなわち、フレ
ーム同期信号のビット長が１１ビット長となるビット同
期クロック信号周波数で、ＥＦＭ信号を、ＥＦＭ信号再
生部４で、適正に再生することが可能になる。
【００１３】すなはち、ＥＦＭ信号を１１７分周するこ
とにより、フレーム周期信号１１を得ることができ、こ
のフレーム周期信号１１の周期を検出期間とすれば、こ
の検出期間内に、最大パルス幅のフレーム同期信号パル
スが必ず含まれるので、ビット同期クロック信号２１を
計数用クロック信号として、ＥＦＭ信号のパルス幅を計
数して、最大パルス幅の計数値が所定の値（フレーム同
期信号のパルス幅の適正な計数値）より大きい場合に
は、前記ビット同期クロック信号生成部の発振周波数を
減少させ、また、最大パルス幅の計数値が前記所定の値
より小さい場合には、前記ビット同期クロック信号生成
部の発振周波数を増加させるように制御することによ
り、ＥＦＭ信号中の最大パルス幅の計数値が所定値と等
しくなる。すなわち、ＥＦＭ信号入力の中で最大のパル
ス幅であるフレーム同期信号のパルス幅を適正に検出で
きるようにすることにより、そのときのＥＦＭ信号再生
用ビット同期クロック信号２１の周波数をＥＦＭ信号を
再生する適正な周波数とすることができ、任意の再生速
度において、ＥＦＭ信号を再生することが可能となる。
【００１４】図３は、本発明の第２の実施の形態を説明
するもので、別のＥＦＭ信号再生用ビット同期クロック
信号の周波数制御方法による、前記ビット同期クロック
信号周波数制御部３の機能を説明するブロック図で、パ
ルス幅計数部３１０は前記ビット同期クロック信号２１
により、前記ＥＦＭ信号入力１０のハイ及びロウのパル
ス幅を計数し、フレーム内最大計数値ホールド部３１２
では、前記フレーム周期検出回路１のフレーム周期信号
１１のフレーム周期相当時間内で最大の計数値をホール
ドし、Ｎフレーム間最小値ホールド部３１４は、前記フ
レーム周期信号１１のＮ倍のＮフレーム周期を検出期間
として、１フレーム周期毎に前記フレーム内最大値ホー
ルド部でホールドした計数値の中の最小の計数値（Ｆ
Ｓ）をホールドし、計数値比較部３１６は、Ｎフレーム
間最小値ホールド部３１４でホールドした前記最小の計
数値ＦＳと所定の数値ＦＣとを比較し、ビット同期クロ
ック信号周波数制御部３１７は、前記最小の計数値ＦＳ
が前記所定の数値ＦＣよりも大きいときには、前記ビッ
ト同期クロック信号生成回路２の発振周波数を減少さ
せ、前記最小の計数値ＦＳが前記所定の数値ＦＣより小
さいときには、前記ビット同期クロック信号生成回路２
の発振周波数を増加させるように制御信号２１を生成し
て、前記ＥＦＭ信号再生用ビット同期クロック信号２１
の周波数を制御している。
【００１５】図２と異なるのは、フレーム周期内の最大
パルス幅を検出する検出期間をフレーム周期検出回路で
検出したフレーム周期のＮ倍のＮフレーム周期にして、
このＮフレーム周期内の最小の計測値を用いている点で
ある。
【００１６】この別のＥＦＭ信号再生用ビット同期クロ
ック信号の周波数制御方法では、フレーム同期信号の検
出期間を、前記フレーム周期信号のＮ倍とすることによ
り、例えばコンパクトデイスクの記録面の損傷などで記
録ピットが損傷されて、フレーム同期信号よりも大きな
パルス幅の信号が検出された場合にも、Ｎフレーム周期
の中の各フレームの最大パルスの計数値の内の最小の計
数値を、フレーム同期信号の計数値とすることにより、
この損傷による大きなパルス幅の信号を回避して、正常
なフレーム同期信号を検出することを可能にしている。
【００１７】
【発明の効果】以上のように、本発明のＥＦＭ信号フレ
ーム周期検出回路は、ＥＦＭ信号入力を分周することに
より、フレーム周期相当の期間を検出するようにしてい
るので、簡単な構成でフレーム周期検出回路が実現でき
るという効果がある。
【００１８】また、本発明のＥＦＭ信号再生用ビット同
期クロック信号の周波数制御方法によれば、ＥＦＭ信号
を任意の再生速度で再生できるという効果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態を示すブロック図で
ある。
【図２】本発明の第１の実施の形態の周波数制御部の機
能を示すブロック図である。
【図３】本発明の第２の実施の形態の周波数制御部の機
能を示すブロック図である。
【図４】ＥＦＭ信号の構成を説明する図である。
【符号の説明】
１ ＥＦＭ信号のフレーム周期検出回路 ２ ビット同期クロック信号生成部 ３ 制御部 ４ ＥＦＭ信号再生部 １０ ＥＦＭ信号入力 １１ フレーム周期信号 ２１ ビット同期クロック信号 ３１ 周波数制御信号 １００ 分周回路 ３００ パルス幅計数部 ３０１ パルス幅計数値 ３０２ フレーム内最大計数値（ＦＭ）ホールド部 ３０３ 最大計数値（ＦＭ）ホールド出力 ３０４ 最大計数値（ＦＭ）と所定値（ＦＣ）比較部 ３０５ ビット同期クロック信号周波数制御部 ３０６、３０７、３０８ 比較結果信号 ３１０ パルス幅計数部 ３１１ パルス幅計数値 ３１２ フレーム内最大計数値（ＦＭ）ホールド部 ３１３ 最大計数値（ＦＭ）ホールド出力 ３１４ Ｎフレーム間のＦＭの最小値（ＦＳ）ホール
ド部 ３１５ 最小値（ＦＳ）ホールド出力 ３１６ ＦＭの最小値（ＦＳ）と所定値（ＦＣ）比較
部 ３１７ ビット同期クロック信号周波数制御部 ３１８、３１９、３２０ 比較結果信号
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０４Ｌ 25/49 Ｈ０４Ｌ 25/49 Ａ (58)調査した分野(Int.Cl.6，ＤＢ名) G11B 20/14 351 G11B 20/10 351 H03M 5/14 H04L 7/08 H04L 25/40 H04L 25/49

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 ＥＦＭ信号入力を分周する分周回路を備
    え、前記分周回路の分周出力をフレーム周期信号とする
    ＥＦＭ信号のフレーム周期検出回路と、ビット同期クロ
    ック信号を生成するビット同期クロック信号生成回路
    と、前記ビット同期クロック信号生成回路の発振周波数
    を制御する制御部とを有し、前記制御部においては、パ
    ルス幅計数部で前記ビット同期クロック信号により、前
    記ＥＦＭ信号入力のハイ及びロウのパルス幅を計数し、
    フレーム内最大計数値ホールド部は、前記ＥＦＭ信号の
    フレーム周期検出回路で検出したフレーム周期信号の指
    示するフレーム周期相当時間を検出期間として、前記計
    数値の中で最大の計数値をホールドし、計数値比較部で
    は、前記ホールドした最大の計数値と所定の数値とを比
    較し、前記最大の計数値が前記所定の数値よりも大きい
    ときには、前記ビット同期クロック信号生成回路の発振
    周波数を減少させ、前記最大の計数値が前記所定の数値
    より小さいときには、前記ビット同期クロック信号生成
    回路の発振周波数を増加させるように制御信号を生成し
    て、前記ＥＦＭ信号再生用ビット同期クロック信号生成
    部の発振周波数を制御するようにしたことを特徴とする
    ＥＦＭ信号のフレーム周期信号検出回路。
  2. 【請求項２】 ＥＦＭ信号入力を分周する分周回路を備
    え、前記分周回路の分周出力をフレーム周期信号とする
    ＥＦＭ信号のフレーム周期検出回路と、ビット同期クロ
    ック信号を生成するビット同期クロック信号生成回路
    と、前記ビット同期クロック信号生成回路の発振周波数
    を制御する制御部とを有し、前記制御部においては、パ
    ルス幅計数部で前記ビット同期クロック信号により、前
    記ＥＦＭ信号入力のハイ及びロウのパルス幅を計数し、
    フレーム内最大計数値ホールド部では、前記フレーム周
    期検出回路のフレーム周期信号の指示するフレーム周期
    相当時間内で最大の計数値をホールドし、Ｎフレーム間
    最小値ホールド部は、前記フレーム周期信号のＮ倍のＮ
    フレーム周期を検出期間として、１フレーム周期毎に前
    記フレーム内最大値ホールド部でホールドした計数値の
    中の最小の計数値をホールドし、計数値比較部は、Ｎフ
    レーム間最小値ホールド部でホールドした前記最小の計
    数値と所定の数値とを比較し、前記最小の計数値が前記
    所定の数値よりも大きいときには、前記ビット同期クロ
    ック信号生成回路の発振周波数を減少させ、前記最小の
    計数値が前記所定の数値より小さいときには、前記ビッ
    ト同期クロック信号生成回路の発振周波数を増加させる
    ように制御信号を生成して、前記ＥＦＭ信号再生用ビッ
    ト同期クロック信号の周波数を制御するようにしたこと
    を特徴とするＥＦＭ信号のフレーム周期検出回路。
  3. 【請求項３】 ＥＦＭ信号入力を分周する分周回路を備
    え、前記分周回路の分周出力をフレーム周期信号とする
    ＥＦＭ信号のフレーム周期検出回路と、ビット同期クロ
    ック信号を生成するビット同期クロック信号生成回路
    と、前記ビット同期クロック信号生成回路の発振周波数
    を制御する制御部とを有し、前記制御部においては、パ
    ルス幅計数部で前記ビット同期クロック信号により、前
    記ＥＦＭ信号入力のハイ及びロウのパルス幅を計数し、
    フレーム内最大計数値ホールド部は、前記ＥＦＭ信号の
    フレーム周期検出回路で検出したフレーム周期信号の指
    示するフレーム周期相当時間を検出期間として、前記計
    数値の中で最大の計数値をホールドし、計数値比較部で
    は、前記ホールドした最大の計数値と所定の数値とを比
    較し、前記最大の計数値が前記所定の数値よりも大きい
    ときには、前記ビット同期クロック信号生成回路の発振
    周波数を減少させ、前記最大の計数値が前記所定の数値
    より小さいときには、前記ビット同期クロック信号生成
    回路の発振周波数を増加させるように制御信号を生成し
    て、前記ＥＦＭ信号再生用ビット同期クロック信号生成
    部の発振周波数を制御するようにしたことを特徴とする
    ＥＦＭ信号再生用ビット同期クロック信号の周波数制御
    方法。
  4. 【請求項４】 ＥＦＭ信号入力を分周する分周回路を備
    え、前記分周回路の分周出力をフレーム周期信号とする
    ＥＦＭ信号のフレーム周期検出回路と、ビット同期クロ
    ック信号を生成するビット同期クロック信号生成回路
    と、前記ビット同期クロック信号生成回路の発振周波数
    を制御する制御部とを有し、前記制御部においては、パ
    ルス幅計数部で前記ビット同期クロック信号により、前
    記ＥＦＭ信号入力のハイ及びロウのパルス幅を計数し、
    フレーム内最大計数値ホールド部では、前記フレーム周
    期検出回路のフレーム周期信号の指示するフレーム周期
    相当時間内で最大の計数値をホールドし、Ｎフレーム間
    最小値ホールド部は、前記フレーム周期信号のＮ倍のＮ
    フレーム周期を検出期間として、１フレーム周期毎に前
    記フレーム内最大値ホールド部でホールドした計数値の
    中の最小の計数値をホールドし、計数値比較部は、Ｎフ
    レーム間最小値ホールド部でホールドした前記最小の計
    数値と所定の数値とを比較し、前記最小の計数値が前記
    所定の数値よりも大きいときには、前記ビット同期クロ
    ック信号生成回路の発振周波数を減少させ、前記最小の
    計数値が前記所定の数値より小さいときには、前記ビッ
    ト同期クロック信号生成回路の発振周波数を増加させる
    ように制御信号を生成して、前記ＥＦＭ信号再生用ビッ
    ト同期クロック信号の周波数を制御するようにしたこと
    を特徴とするＥＦＭ信号再生用ビット同期クロック信号
    の周波数制御方法。
JP16420397A 1997-06-20 1997-06-20 Ｅｆｍ信号のフレーム周期検出回路及びｅｆｍ信号再生用ビット同期クロック信号の周波数制御方法 Expired - Fee Related JP2972657B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP16420397A JP2972657B2 (ja) 1997-06-20 1997-06-20 Ｅｆｍ信号のフレーム周期検出回路及びｅｆｍ信号再生用ビット同期クロック信号の周波数制御方法
KR1019980023020A KR100276742B1 (ko) 1997-06-20 1998-06-18 Efm 신호 프레임 주기 검출 회로 및 efm 신호 재생용비트 동기화 클록 신호의 주파수 제어 시스템
CN98102297A CN1123876C (zh) 1997-06-20 1998-06-19 Efm信号帧周期检测电路及用于控制重放efm信号的系统
US09/100,963 US6118393A (en) 1997-06-20 1998-06-22 EFM signal frame period detecting circuit, and system for controlling the frequency of the bit synchronizing clock signal used for reproducing the EFM signal
DE19827723A DE19827723B4 (de) 1997-06-20 1998-06-22 Erfassungsschaltung für EFM-Signalrahmenperioden und System zum Steuern der Frequenz des Bit-Synchronisationstaktsignals zur Wiedergabe des EFM-Signals

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16420397A JP2972657B2 (ja) 1997-06-20 1997-06-20 Ｅｆｍ信号のフレーム周期検出回路及びｅｆｍ信号再生用ビット同期クロック信号の周波数制御方法

Publications (2)

Publication Number Publication Date
JPH1116297A JPH1116297A (ja) 1999-01-22
JP2972657B2 true JP2972657B2 (ja) 1999-11-08

Family

ID=15788637

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16420397A Expired - Fee Related JP2972657B2 (ja) 1997-06-20 1997-06-20 Ｅｆｍ信号のフレーム周期検出回路及びｅｆｍ信号再生用ビット同期クロック信号の周波数制御方法

Country Status (5)

Country Link
US (1) US6118393A (ja)
JP (1) JP2972657B2 (ja)
KR (1) KR100276742B1 (ja)
CN (1) CN1123876C (ja)
DE (1) DE19827723B4 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW519624B (en) * 2001-05-15 2003-02-01 Media Tek Inc Circuit for protecting synchronizing pattern
JP2003243988A (ja) * 2002-02-20 2003-08-29 Tadahiro Omi データ処理装置
AU2003301626A1 (en) * 2002-10-23 2004-05-13 Matsushita Electric Industrial Co., Ltd. Frequency and phase control apparatus and maximum likelihood decoder
KR100539260B1 (ko) * 2004-05-04 2005-12-27 삼성전자주식회사 적응적으로 ｅｆｍ 디모듈레이션 포인트를 재정렬하는ｅｆｍ 복조부를 갖는 기록 매체, 그 재생 장치 및 재생방법
JP2006325191A (ja) * 2005-04-22 2006-11-30 Matsushita Electric Ind Co Ltd 通信装置
DE102005032375A1 (de) * 2005-07-08 2007-04-12 Deutsche Thomson-Brandt Gmbh Demodulation eines Abtastsignals eines Speichermediums
FR2896368B1 (fr) * 2006-01-18 2008-03-14 Atmel Corp Appareil pour ameliorer l'efficacite du microprogramme pour une interface serie multitrame
DE102008031498B4 (de) 2008-07-03 2012-03-08 Infineon Technologies Ag Taktbestimmung eines Sensors
KR101967588B1 (ko) 2018-12-14 2019-08-13 주식회사 빅오이 물류 컨테이너 관리 시스템

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3140431C2 (de) * 1980-10-13 1986-09-25 Hitachi, Ltd., Tokio/Tokyo Demodulatorschaltung zum Demodulieren eines modulierten Digitalsignals
JPS5856258A (ja) * 1981-09-30 1983-04-02 Hitachi Ltd 再生速度制御装置
GB2109593B (en) * 1981-09-30 1985-09-04 Hitachi Ltd Playback speed control system
JPS6083264A (ja) * 1983-10-14 1985-05-11 Nippon Gakki Seizo Kk フレ−ム同期したカウンタ回路
JP2712212B2 (ja) * 1987-12-23 1998-02-10 ソニー株式会社 同期信号の検出及び保護回路
NL8800151A (nl) * 1988-01-22 1989-08-16 Philips Nv Werkwijze en inrichting voor het optekenen van een informatiesignaal.
US5187699A (en) * 1988-01-22 1993-02-16 U.S. Philips Corporation Method and apparatus for successively recording two EFM-modulated signals enabling detection of boundary condition for transitioning between signals
JPH08167239A (ja) * 1994-12-07 1996-06-25 Sony Corp 再生装置及び回転サーボ回路
US5598396A (en) * 1995-02-15 1997-01-28 Matsushita Electric Industrial Co., Ltd. Optical disk reproducing apparatus
KR100190032B1 (ko) * 1996-03-30 1999-06-01 윤종용 Efm 데이타 복원용 클럭 발생방법 및 그 방법을 수행하는 위상동기 루프

Also Published As

Publication number Publication date
DE19827723A1 (de) 1999-02-18
CN1123876C (zh) 2003-10-08
CN1206186A (zh) 1999-01-27
US6118393A (en) 2000-09-12
KR19990007114A (ko) 1999-01-25
JPH1116297A (ja) 1999-01-22
DE19827723B4 (de) 2007-08-02
KR100276742B1 (ko) 2001-03-02

Similar Documents

Publication Publication Date Title
JP2972657B2 (ja) Ｅｆｍ信号のフレーム周期検出回路及びｅｆｍ信号再生用ビット同期クロック信号の周波数制御方法
EP0125002B1 (en) Programmable longitudinal time code generator utilizing a synchronous programmable parallel-to-serial data converter.
JPH07169058A (ja) 光学的情報再生装置
US5946443A (en) Method and apparatus for restoring sync data in a digital video disc playback system
JP2919380B2 (ja) ディスク回転速度制御回路
EP0425475B1 (en) Data transmission and detection system
JP3956525B2 (ja) 同期信号の検出保護回路
JP3662985B2 (ja) 同期及びビット情報検出装置
JP4138227B2 (ja) データ記録方法およびデータ記録装置並びに光記録媒体
JP3895088B2 (ja) 情報再生装置と再生情報の同期検出回路と再生情報の同期検出方法と通信情報の同期検出回路と通信情報の同期検出方法
US4300173A (en) Data recording and reading circuitry
JP2924831B2 (ja) データ記録再生装置
JP2592559B2 (ja) 情報記録再生装置の位相同期回路
JPS60195783A (ja) デジタル復調装置
JP3494912B2 (ja) 周波数誤差検出装置
JP2553072B2 (ja) 同期回路
JP2934113B2 (ja) 光ディスク用ｆｓｋ復調回路
JPH04117672A (ja) ディジタル情報信号のための同期方法および同期回路
JPH0721944B2 (ja) フレ−ム同期検出方式
JPS61225920A (ja) 同期信号分離回路
KR100208377B1 (ko) 디지탈 비디오 디스크 재생장치의 채널비트클럭 재생회로
JPS62189629A (ja) ダビング装置
JPS61225919A (ja) 同期信号分離回路
JPH06150556A (ja) ディジタル信号再生装置
JPS61225922A (ja) 同期信号分離回路

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990727

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070827

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080827

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080827

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090827

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090827

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100827

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100827

Year of fee payment: 11

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100827

Year of fee payment: 11

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110827

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110827

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120827

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120827

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130827

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees