JP2934112B2 - 光ディスク用ｆｓｋ復調回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、光ディスク用ＦＳＫ
（Frequency Shift Keying：周波数偏移キーイング）復
調回路に関するものである。

【０００２】

【従来の技術】追記型光ディスク（ＣＤ−ＷＯ）、光磁
気ディスク（ＣＤ−ＭＯ）等の記録可能な光ディスク１
には、図２に示すようにその記録領域に予め僅かな振幅
でうねっているトラック２がスパイラル状に形成されて
いる。このトラックのうねりは、ＡＴＩＰ (Absolute T
ime In Pregroove) データと呼ばれる絶対時間情報を表
すものであり、22.05KHzを基本周波数とし、その周波数
はＡＴＩＰデータの１ビットに対応する長さ（周波数4
4.1KHz の７周期分）毎にビットの内容、即ちこのビッ
トが「１」であるか「０」であるかに応じて±１ＫＨｚ
変化するようにＦＳＫ変調されている。

【０００３】また、ＡＴＩＰデータは、１フレームが１
定数（８４ビット）のビットを含み且つ所定の位置に固
定パターンのフレーム同期信号を備えたビット列からな
る多数の連続したフレームで構成され、各フレームは周
波数７５Ｈｚの周期で繰り返されている。

【０００４】一方、前述した記録可能な光ディスクに音
声、映像等の情報を記録する場合は、曲のチャンネル
数、プリエンファシスの有無、曲の番号、曲の始まりか
らの時間、ディスク最内周からの絶対時間等を表す制御
情報、即ちサブコードデータも同時に記録される。この
サブコードデータは、１フレームが一定数（９８ビッ
ト）のビット（但し、１ビットに対応する単位長さはＡ
ＴＩＰデータとの場合とは異なる）を含み且つ所定の位
置に固定パターンのフレーム同期信号を備えたビット列
からなる多数のフレームで構成され、各フレームは周波
数７５Ｈｚの周期で記録される。

【０００５】ここで、実際に光ディスクに情報を記録す
る場合には、ＡＴＩＰデータとサブコードデータとをフ
レーム同期させて記録しなければならないことが規格に
より定められているため、ＡＴＩＰデータを再生する必
要がある。このため、従来ＡＴＩＰデータを再生する際
には、図３に示すように前述したうねりを検出して、う
ねりの周期を有するアナログ信号（ウォブル信号）とし
て再生し、アナログＰＬＬ回路等を用いたＦＳＫ復調回
路によって復調を行っていた。

【０００６】

【発明が解決しようとする課題】しかしながら、ＦＳＫ
復調回路としてアナログＰＬＬ回路を用いた場合、他の
回路がディジタル回路によって構成されているので、こ
れらから発生するノイズ等の影響を避ける為に独立して
構成しなければならず、余分なスペースを必要とし、装
置の小型化が図れなかった。さらに、ノイズの影響を受
け易いので、ＡＴＩＰデータを正確に再生できないこと
もあった。

【０００７】本発明の目的は上記の問題点に鑑み、ディ
ジタル回路と混在可能な光ディスク用ＦＳＫ復調回路を
提供することにある。

【０００８】

【課題を解決するための手段】本発明は上記の目的を達
成するために、二値化信号により所定の基準周波数を中
心周波数としてＦＳＫ変調されたアナログ信号を復調し
て前記二値化信号を出力するＦＳＫ復調回路において、
前記ＦＳＫ変調されたアナログ信号のレベルと所定のし
きい値レベルとを比較し、これらの大小関係に対応して
前記アナログ信号の半周期毎に出力信号を第１のレベル
又は該第１のレベルとは異なる第２のレベルに変化させ
る第１の比較回路と、前記基準周波数の整数倍となる所
定周波数のマスタークロック信号を発生する発振回路
と、前記第１の比較回路から出力される信号が前記第１
のレベルから第２のレベルへ変化するレベル変化点、及
び第２のレベルから第１のレベルへ変化するレベル変化
点を検出するエッジ検出回路と、前記エッジ検出回路に
よってレベル変化点が検出された時点から前記マスター
クロック信号に基づいて計数する第１の計数回路と、前
記第１の比較回路から出力される信号が前記第２のレベ
ルから第１のレベルへ変化するレベル変化点の数を計数
し、所定数毎にパルス信号を出力する第２の計数回路
と、前記第１の比較回路から出力される信号が前記第１
のレベルから第２のレベルへ変化するレベル変化点の数
を計数し、所定数毎にパルス信号を出力する第３の計数
回路と、前記第２の計数回路から出力されるパルス信号
の周期内で且つ前記第１の比較回路の出力信号が第１の
レベルである間に含まれる前記マスタークロック信号の
数を計数する第４の計数回路と、前記第３の計数回路か
ら出力されるパルス信号の周期内で且つ前記第１の比較
回路の出力信号が第２のレベルである間に含まれる前記
マスタークロック信号の数を計数する第５の計数回路
と、前記第４の計数回路の計数結果に基づいて、前記第
２の計数回路からパルス信号が出力される毎に、前記第
１の比較回路の出力信号が前記第１のレベルにある間に
含まれる前記マスタークロック信号の数の平均値を算出
する第１の平均値算出回路と、前記第５の計数回路の計
数結果に基づいて、前記第３の計数回路からパルス信号
が出力される毎に、前記第１の比較回路の出力信号が前
記第２のレベルにある間に含まれる前記マスタークロッ
ク信号の数の平均値を算出する第２の平均値算出回路
と、前記第１の比較回路の出力信号に基づいて、前記第
１の平均値算出回路による算出結果或いは前記第２の平
均値算出回路による算出結果のいずれかを選択する選択
回路と、該選択回路によって選択された平均値と前記第
１の計数回路の計数値とを比較する第２の比較回路と、
前記エッジ検出回路によってレベル変化点が検出された
時点に、前記第２の比較回路の比較結果に基づいて、出
力する二値化信号の値を変化させる二値化信号出力回路
とを備えた光ディスク用ＦＳＫ復調回路を提案する。

【０００９】

【作用】本発明によれば、発振回路によって復調対象と
なるＦＳＫ変調における基準周波数の整数倍となる所定
周波数のマスタークロック信号が発生され、復調対象と
なるＦＳＫ変調されたアナログ信号のレベルは、第１の
比較回路によって所定のしきい値レベルと比較され、該
第１の比較回路からはこれらのレベルの大小関係に対応
して第１のレベル又は該第１のレベルとは異なる第２の
レベルの信号が前記アナログ信号の半周期毎に変化して
出力される。また、エッジ検出回路によって、前記第１
の比較回路から出力される信号が前記第１のレベルから
第２のレベルへ変化するレベル変化点、及び第２のレベ
ルから第１のレベルへ変化するレベル変化点が検出され
る。該エッジ検出回路によってエッジが検出された時点
から、第１の計数回路によって前記マスタークロック信
号に基づく計数が行われる。さらに、第２の計数回路に
よって前記第１の比較回路から出力される信号が前記第
２のレベルから第１のレベルへ変化するレベル変化点の
数が計数されると共に、所定数毎にパルス信号が出力さ
れ、第３の計数回路によって前記第１の比較回路から出
力される信号が前記第１のレベルから第２のレベルへ変
化するレベル変化点の数が計数されると共に、所定数毎
にパルス信号が出力される。また、前記第２の計数回路
から出力されるパルス信号の周期内で且つ前記第１の比
較回路の出力信号が第１のレベルである間に含まれる前
記マスタークロック信号の数が第４の計数回路によって
計数され、前記第３の計数回路から出力されるパルス信
号の周期内で且つ前記第１の比較回路の出力信号が第２
のレベルである間に含まれる前記マスタークロック信号
の数が第５の計数回路によって計数される。また、前記
第２の計数回路からパルス信号が出力される毎に、第１
の平均値算出回路によって、前記第４の計数回路の計数
結果に基づいて前記第２の計数回路から出力されるパル
ス信号の周期内で且つ前記第１の比較回路の出力信号が
前記第１のレベルにある間に含まれる前記マスタークロ
ック信号の数の平均値が算出され、第２の平均値算出回
路によって、前記第５の計数回路の計数結果に基づいて
前記第３の計数回路から出力されるパルス信号の周期内
で且つ前記第１の比較回路の出力信号が前記第２のレベ
ルにある間に含まれる前記マスタークロック信号の数の
平均値が算出される。これにより、何らかの外的要因に
よって前記ＦＳＫ変調されたアナログ信号の基準周波数
の変動が生じた場合における第２の比較回路における比
較基準値が、前記基準周波数の変動に対応して前記第１
の比較回路の出力信号のレベル毎に補正される。また、
選択回路によって、前記第１の比較回路の出力信号に基
づいて前記第１及び第２の平均値算出回路により算出さ
れた平均値のいずれかが選択され、該選択された平均値
は第２の比較回路によって比較基準値とされ、該比較基
準値と前記第１の計数回路の計数値とが比較される。こ
れにより、ＦＳＫ変調における周波数のシフト方向、即
ち前記アナログ信号の周波数が前記基準周波数に対して
増加しているか或いは減少しているかが検出される。さ
らに、前記エッジ検出回路によってエッジが検出された
時点に、二値化信号出力回路によって、前記第２の比較
回路の比較結果に基づく値の二値化信号が出力され、Ｆ
ＳＫ復調が完了する。

【００１０】

【実施例】以下、図面に基づいて本発明の一実施例を説
明する。図１は一実施例のＦＳＫ復調回路を示す回路図
である。図において、１０は方形波のマスタークロック
信号ＣＫを発生する発振回路、１１は演算増幅器からな
る比較器、１２ａ，１２ｂはＤフリップフロップ、１３
ａ〜１３ｅはＮＯＴ回路、１４は排他的論理和回路（以
下、ＥＸＯＲ回路と称する）、１５は２入力のＡＮＤ回
路、１６は２入力のＮＯＲ回路、１７ａ、１７ｂは例え
ば７４ＨＣ１６３等のカウンタを２個直列にしたカウン
ト回路で計数値が６４になる毎に１クロック幅のリップ
ルキャリー信号を出力するすると共にリセットされるも
のである。１８ａ，１８ｂは７４ＨＣ１６３等からなる
１６ビットのカウント回路、１９ａ，１９ｂはチップイ
ネーブル端子付きの８ビット入出力Ｄフリップフロッ
プ、２０は８ビットのセレクタ、２１ａ，２１ｂは例え
ば７４ＨＣ１６３等のカウンタ、２２はチップイネーブ
ル端子付きのＤフリップフロップである。

【００１１】比較器１１の非反転入力端子には復調対象
となるＦＳＫ変調されたアナログ信号（以下、ウォブル
信号と称する）Ａが入力され、反転入力端子にはウォブ
ル信号Ａのレベルの極大値と極小値の中間値のレベルの
しきい値電圧Ｖthが印加されている。また、比較器１１
の出力はＤフリップフロップ１２ａの入力端子に接続さ
れ、Ｄフリップフロップ１２ａの出力端子はＥＸＯＲ回
路１４、ＡＮＤ回路１５、ＮＯＲ回路１６のそれぞれの
一方の入力端子とＤフリップフロップ１２ｂの入力端子
に接続されている。Ｄフリップフロップ１２ｂの出力端
子はＮＯＴ回路１３ａを介してＥＸＯＲ回路、ＡＮＤ回
路１５、ＮＯＲ回路１６のそれぞれの他方の入力端子に
接続され、Ｄフリップフロップ１２ａ，１２ｂのクロッ
ク信号入力端子ＣＬＫにはマスタークロック信号ＣＫが
入力されている。

【００１２】カウント回路１７ａは、例えば周知の７４
ＨＣ１６３が２個直列接続されて構成され、マスターク
ロック信号ＣＫに基づいてＡＮＤ回路１５から出力され
るパルス信号Ｆの数を数えると共に、パルス信号Ｆの計
数値が６４毎に１クロック幅のリップルキャリー信号Ｒ
ＣＰ１を出力する。即ち、カウント回路１７ａのデータ
入力端子には「１９２」の値が設定されると共に、クロ
ック信号入力端子ＣＬＫにはマスタークロック信号ＣＫ
が入力され、イネーブル端子ＥＴはＡＮＤ回路１５の出
力端子に接続されている。これにより、カウント回路１
７ａはマスタークロック信号ＣＫに同期してＡＮＤ回路
１５から出力されるパルス信号Ｆの数を計数し６４カウ
ント毎に１クロック幅の正のパルスからなるリップルキ
ャリー信号ＲＣＰ１を出力する。

【００１３】これと同様にカウント回路１７ｂは、例え
ば周知の７４ＨＣ１６３が２個直列接続されて構成さ
れ、マスタークロック信号ＣＫに基づいてＮＯＲ回路１
６から出力されるパルス信号Ｇの数を数えると共に、パ
ルス信号Ｇの計数値が６４毎に１クロック幅のリップル
キャリー信号ＲＣＰ２を出力する。即ち、カウント回路
１７ｂのデータ入力端子には「１９２」の値が設定され
ると共に、クロック信号入力端子ＣＬＫにはマスターク
ロック信号ＣＫが入力され、イネーブル端子ＥＴはＮＯ
Ｒ回路１６の出力端子に接続されている。これにより、
カウント回路１７ｂはマスタークロック信号ＣＫに同期
してＮＯＲ回路１６から出力されるパルス信号Ｇの数を
計数し６４カウント毎に１クロック幅の正のパルスから
なるリップルキャリー信号ＲＣＰ２を出力する。

【００１４】カウント回路１８ａは、例えば４個の７４
ＨＣ１６３が直列接続されて構成され、マスタークロッ
ク信号ＣＫに基づいてカウント回路１７ａのリップルキ
ャリー信号ＲＣＰ１を入力したときから次のリップルキ
ャリー信号ＲＣＰ１を入力するまでの間で且つＤフリッ
プフロップ１２ａの出力信号Ｃがハイレベルの間のマス
タークロック信号ＣＫの数を計数する。即ち、カウント
回路１８ａのクリア端子ＣＬＲにはＮＯＴ回路１３ｂを
介してリップルキャリー信号ＲＣＰ１が、またクロック
信号入力端子ＣＬＫにはマスタークロック信号ＣＫがそ
れぞれ入力され、イネーブル端子ＥＰにはＤフリップフ
ロップ１２ａの出力信号Ｃが入力されている。

【００１５】カウント回路１８ｂは、カウント回路１８
ａと同様に例えば４個の７４ＨＣ１６３が直列接続され
て構成され、マスタークロック信号ＣＫに基づいてカウ
ント回路１７ｂのリップルキャリー信号ＲＣＰ２を入力
したときから次のリップルキャリー信号ＲＣＰ２を入力
するまでの間で且つＤフリップフロップ１２ａの出力信
号Ｃがローレベルの間のマスタークロック信号ＣＫの数
を計数する。即ち、カウント回路１８ｂのクリア端子Ｃ
ＬＲにはＮＯＴ回路１３ｃを介してリップルキャリー信
号ＲＣＰ２が、またクロック信号入力端子ＣＬＫにはマ
スタークロック信号ＣＫがそれぞれ入力され、イネーブ
ル端子ＥＰにはＮＯＴ回路１３ｄを介してＤフリップフ
ロップ１２ａの出力信号Ｃが入力されている。

【００１６】８ビット入出力Ｄフリップフロップ１９ａ
は、カウント回路１７ａからリップルキャリー信号ＲＣ
Ｐ１が出力されたときにカウント回路１８ａの計数値を
６４で除算し、この値の補数を出力する。即ち、Ｄフリ
ップフロップ１９ａのデータ入力端子Ｄ１〜Ｄ８のそれ
ぞれは、カウント回路１８ａの１６ビットデータ出力端
子Ｑａ〜ＱｐのうちのＬＳＢから数えて７ビット目Ｑｇ
から１４ビット目Ｑｎにかけて接続され、入力データを
反転して出力する。また、Ｄフリップフロップ１９ａの
クロック信号入力端子ＣＬＫにはマスタークロック信号
ＣＫが入力され、チップイネーブル端子ＣＥはＮＯＴ回
路１３ｂの出力端子に接続され、チップイネーブル端子
ＣＥにはリップルキャリー信号ＲＣＰ１を反転した信号
が入力されている。

【００１７】８ビット入出力Ｄフリップフロップ１９ｂ
は、カウント回路１７ｂからリップルキャリー信号ＲＣ
Ｐ２が出力されたときにカウント回路１８ｂの計数値を
６４で除算し、この値の補数を出力する。即ち、Ｄフリ
ップフロップ１９ｂのデータ入力端子Ｄ１〜Ｄ８のそれ
ぞれは、カウント回路１８ｂの１６ビットデータ出力端
子Ｑａ〜ＱｐのうちのＬＳＢから数えて７ビット目Ｑｇ
から１４ビット目Ｑｎにかけて接続され、入力データを
反転して出力する。また、Ｄフリップフロップ１９ｂの
クロック信号入力端子ＣＬＫにはマスタークロック信号
ＣＫが入力され、チップイネーブル端子ＣＥはＮＯＴ回
路１３ｃの出力端子に接続され、チップイネーブル端子
ＣＥにはリップルキャリー信号ＲＣＰ２を反転した信号
が入力されている。

【００１８】セレクタ２０は、Ｄフリップフロップ１９
ａ，１９ｂのそれぞれから出力される８ビットデータＤ
Ａ１，ＤＡ２を入力し、Ｄフリップフロップ１２ａの出
力信号Ｃに基づいてこれらのデータＤＡ１，ＤＡ２の内
の何れか一方を出力する。即ち、セレクタ１８の一方の
８ビットデータ入力端子ＩＡにはＤフリップフロップ１
９ａの出力データＤＡ１が入力され、他方の８ビットデ
ータ入力端子ＩＢにはＤフリップフロップ１９ｂの出力
データＤＡ２が入力されると共に、セレクト信号入力端
子ＳＥにはＤフリップフロップ１２ａの出力信号Ｃが入
力され、その８ビットデータ出力端子Ｙには、信号Ｃが
ローレベルのときデータＤＡ２が出力され、信号Ｃがハ
イレベルのときにデータＤＡ１が出力される。

【００１９】カウンタ２１ａ，２１ｂのそれぞれのデー
タ入力端子Ｄａ〜Ｄｄは対応するセレクタ１８の出力端
子Ｙ１〜Ｙ８に接続されている。また、カウンタ２１
ａ，２１ｂは直列接続されてマスタークロック信号ＣＫ
によってカウントを行い、ＥＸＯＲ回路１４の出力信号
Ｅがローレベルのときに入力端子Ｄａ〜Ｄｄのデータを
ロードするようになっている。即ち、カウンタ２１ａ，
２１ｂのクロック入力端子にはマスタークロック信号Ｃ
Ｋが、またロード信号入力端子ＬＤにはＥＸＯＲ回路１
４の出力信号Ｅがそれぞれ入力され、カウンタ２１ａの
リップルキャリー出力端子ＲＣはカウンタ２１ｂの一方
のイネーブル端子ＥＴに接続されている。さらに、カウ
ンタ２１ｂリップルキャリー出力端子ＲＣはＮＯＴ回路
１３ｅを介してカウンタ２１ａ，２１ｂの他方のイネー
ブル端子ＥＰに接続され、カウンタ２１ａの他方のイネ
ーブル端子ＥＴはハイレベルにプルアップされ常に動作
状態に設定されている。

【００２０】Ｄフリップフロップ２２のデータ入力端子
はカウンタ２１ｂのリップルキャリー出力端子ＲＣに接
続されると共に、チップイネーブル端子ＣＥにはＥＸＯ
Ｒ回路１４の出力信号Ｅが、またクロック信号入力端子
ＣＬＫにはマスタークロック信号ＣＫがそれぞれ入力さ
れている。

【００２１】次に、前述した構成よりなる本実施例の動
作を図４に示すタイミングチャートに基づいて説明す
る。ここでは、従来例で述べたように光ディスクに形成
されたトラックからＡＴＩＰデータを再生する過程にお
けるＦＳＫ復調について説明する。この場合、発振器１
０から出力されるマスタークロック信号ＣＫの周波数
は、光ディスクからの通常の情報再生時における前記ト
ラックのうねりの周波数、即ち22.05KHzの整数倍で前記
うねりの周波数変化を検出するのに十分な周波数、例え
ば8.4672MHz に設定されている。

【００２２】比較器１１に入力されたるウォブル信号Ａ
は、光ディスクに形成されたトラックから光ピックアッ
プ（図示せず）を介して得られたもので、前記トラック
のうねりの周波数を有し、ＦＳＫ変調されている。この
ウォブル信号Ａの電圧Ｖａは、比較器１１によってしき
い値電圧Ｖthと比較され、電圧Ｖａの値が電圧Ｖthの値
よりも大きいときに比較器１１の出力信号Ｂはハイレベ
ルとなり、小さいときにローレベルとなり、比較器１１
の出力信号Ｂはウォブル信号Ａの半周期毎に反転する。

【００２３】比較器１１から出力された信号Ｂは、Ｄフ
リップフロップ１２ａによってマスタークロック信号Ｃ
Ｋに同期を取られた信号Ｃとされた後、信号ＣはＤフリ
ップフロップ１２ｂによって１クロック分遅延された信
号Ｄとされる。信号Ｄは、ＮＯＴ回路１３ａによって反
転され、信号Ｄ’とされてＥＸＯＲ回路１４に入力され
る。ＥＸＯＲ回路１４によって、信号Ｃと信号Ｄ’とが
排他的論理和され信号Ｅが出力される。これにより信号
Ｂのエッジ点、即ちハイレベルからローレベルへの変化
点及びローレベルからハイレベルへの変化点の双方が検
出され、検出された際にマスタークロック信号ＣＫに同
期した１クロック幅の負のパルス信号Ｅが出力される。
また、信号Ｃ及び信号Ｄ’はそれぞれＡＮＤ回路１５及
びＮＯＲ回路１６に入力される。これにより、ＡＮＤ回
路１５からは信号Ｂがローレベルからハイレベルに変わ
る変化点が検出され、検出された際にマスタークロック
信号ＣＫに同期した１クロック幅の正のパルス信号Ｆが
出力される。また、ＮＯＲ回路１６からは信号Ｂがハイ
レベルからローレベルに変わる変化点が検出され、検出
された際にマスタークロック信号ＣＫに同期した１クロ
ック幅の正のパルス信号Ｇが出力される。

【００２４】カウント回路１７ａにおいては、前述した
ようにパルス信号Ｆの数が計数されると共に、入力され
たパルス信号Ｆの数が６４になる毎に、１クロック幅の
正のパルス信号からなるリップルキャリー信号ＲＣＰ１
が出力され、カウント回路１７ｂにおいては、前述した
ようにパルス信号Ｇの数が計数されると共に、入力され
たパルス信号Ｇの数が６４になる毎に、１クロック幅の
正のパルス信号からなるリップルキャリー信号ＲＣＰ２
が出力される。

【００２５】また、カウント回路１８ａにおいては、リ
ップルキャリー信号ＲＣＰ１を入力したときから次のリ
ップルキャリー信号ＲＣＰ１を入力するまでの間で且つ
Ｄフリップフロップ１２ａの出力信号Ｃがハイレベルの
間のマスタークロック信号ＣＫの数が計数される。さら
に、カウント回路１８ｂにおいては、リップルキャリー
信号ＲＣＰ２を入力したときから次のリップルキャリー
信号ＲＣＰ２を入力するまでの間で且つＤフリップフロ
ップ１２ａの出力信号Ｃがローレベルの間のマスターク
ロック信号ＣＫの数が計数される。

【００２６】一方、８ビット入出力Ｄフリップフロップ
１９ａに入力されるデータは、カウント回路１８ａの１
６ビット出力のうちＬＳＢから６ビット上位にシフトさ
れた８ビットであるので、その値はカウント回路１８ａ
の１６ビット出力データの値の１／６４の値となり、ウ
ォブル信号Ａの１２８半周期内で且つ信号Ｃがハイレベ
ルである６４半周期に含まれるマスタークロック信号Ｃ
Ｋの数の平均値が入力されることになる。これと同様に
８ビット入出力Ｄフリップフロップ１９ｂに入力される
データは、カウント回路１８ｂの１６ビット出力のうち
ＬＳＢから６ビット上位にシフトされた８ビットである
ので、その値はカウント回路１８ｂの１２ビット出力デ
ータの値の１／６４の値となり、ウォブル信号Ａの１２
８半周期内で且つ信号Ｃがローレベルである６４半周期
に含まれるマスタークロック信号ＣＫの数の平均値が入
力されることになる。さらに、カウント回路１７ａから
リップルキャリー信号ＲＣＰ１が出力されたときにＤフ
リップフロップ１９ａへ入力データがラッチされ、カウ
ント回路１７ｂからリップルキャリー信号ＲＣＰ２が出
力されたときにＤフリップフロップ１９ｂへ入力データ
がラッチされる。

【００２７】また、ＥＸＯＲ回路１４からパルス信号Ｅ
が出力されると、このパルス信号Ｅによってカウンタ２
１ａ，２１ｂのそれぞれには、セレクタ２０の出力デー
タがロードされる。ここで、セレクタ２０の出力データ
は、Ｄフリップフロップ１２ａの出力信号Ｃがローレベ
ルのときはＤフリップフロップ１９ｂの出力データＤＡ
２となり、Ｄフリップフロップ１２ａの出力信号Ｃがハ
イレベルのときはＤフリップフロップ１９ａの出力デー
タＤＡ１となっている。さらに、セレクタ２０の出力デ
ータは、光ディスクの回転が正常であるときには、前述
したトラックのうねりにおける基準周波数の半周期に含
まれるマスタークロック信号ＣＫの数の補数となってい
る。即ち、うねりの基準周波数は22.05KHz、マスターク
ロック信号ＣＫの周波数は8.4672MHz であるから、基準
周波数の半周期に含まれるマスタークロック信号ＣＫの
数は次式に示すように１９２となる。

【００２８】(8.4672×10⁶)÷(22.05×10³)÷2=192 また、カウンタ２１ａ，２１ｂのカウント数が１９２以
上になったときにカウンタ２１ｂのリップルキャリー出
力端子ＲＣからハイレベルのパルス信号が出力されるよ
うにするために、Ｄフリップフロップ１９ａ，１９ｂの
それぞれの出力データは入力データを反転したものにな
っている。

【００２９】パルス信号Ｅによってカウンタ２１ａ，２
１ｂのそれぞれにセレクタ２０の出力データが初期値と
して設定された後、カウンタ２１ａ，２１ｂのカウント
が進み、前記うねりの基準周波数の半周期分以上のカウ
ント値になると正のパルス信号からなるリップルキャリ
ー信号ＲＣＰ３が出力され、ＥＸＯＲ回路１４から次の
パルス信号Ｅが出力されて、Ｄフリップフロップ２２の
チップイネーブル端子ＣＥにローレベルの信号が入力さ
れたときに、リップルキャリー信号ＲＣＰ３の値、即ち
ハイレベル又はローレベルがＤフリップフロップ２２に
ラッチされ、この値を持つ二値化信号Ｊが出力される。
従って、ウォブル信号Ａの半周期の長さが前記基準周波
数22.05KHzの半周期以上のときは半周期遅れてＤフリッ
プフロップ２２からハイレベルの信号Ｊが出力され、ウ
ォブル信号Ａの半周期の長さが前記基準周波数22.05KHz
の半周期よりも短いときは半周期遅れてＤフリップフロ
ップ２２からローレベルの信号Ｊが出力される。これに
よりＦＳＫ復調が行われる。

【００３０】ここで、リップルキャリー信号ＲＣＰ３
は、次のパルス信号Ｅが出力されるまでハイレベルを維
持するので、ＦＳＫ変調の周波数変化によるパルス信号
Ｅの出力時間の変動、即ちリップルキャリー信号ＲＣＰ
３がハイレベルになった時点からパルス信号Ｅが出力さ
れるまでの間の時間の変動に対して十分に対応すること
ができる。

【００３１】また、何らかの外的要因によって光ディス
クの回転ムラや速度偏差が生じてウォブル信号Ａの周波
数が大きく変動した場合においても、図５に示すように
リップルキャリー信号ＲＣＰ３を出力するための基準
値、即ちカウント回路１８ａ，１８ｂ及びＤフリップフ
ロップ１９ａ，１９ｂによって求められる平均値データ
ＤＡ１，ＤＡ２が、ウォブル信号Ａの１２８半周期毎に
補正されるので、常に正確なＦＳＫ復調を行うことがで
きる。

【００３２】さらに、カウント回路１８ａ及びＤフリッ
プフロップ１９ａによって前記１２８半周期内で且つＤ
フリップフロップ１２ａの出力信号Ｃがハイレベルのと
きの平均値が算出されると共に、カウント回路１８ｂ及
びＤフリップフロップ１９ｂによって前記１２８半周期
内で且つＤフリップフロップ１２ａの出力信号Ｃがロー
レベルのときの平均値が算出され、これらの平均値が選
択的にカウンタ２１ａ、２１ｂにロードされて比較基準
値とされるので、ウォブル信号Ａのレベル変動等によっ
て信号Ｂのデューティー比が５０％にならないときでも
これに対応して前記比較基準値が設定され正確なＦＳＫ
復調を行うことができる。

【００３３】前述したように本実施例によれば、ＦＳＫ
復調回路をディジタル回路で構成したので、他のディジ
タル回路と混在させてもノイズの影響を受けにくく、ま
たＦＳＫ変調されたウォブル信号Ａの半周期毎に周期の
長さを基準値と比較しているので正確な復調を行うこと
ができる。また、外的要因によってウォブル信号Ａの周
波数が大きく変動した場合においても、常に正確な復調
を行うことができる。さらに、他のディジタル回路と共
に集積化も可能となり、余分なスペースを必要としない
ので、装置を小型に形成することができる。

【００３４】また、光ディスクの回転数を変えて情報処
理を行う場合には、この回転数に対応して、即ち回転数
の変化による前記うねりの周波数の変化に対応してマス
タークロック信号ＣＫの周波数を変えれば良い。例え
ば、光ディスクの回転数を２倍にして情報処理を行うと
きは、マスタークロック信号ＣＫの周波数も２倍にすれ
ば良い。このようなマスタークロック信号ＣＫの周波数
切替は、さらに高周波の発振器及び分周器等を用いれば
容易に行えることである。

【００３５】尚、本実施例の回路構成は一例でありこれ
に限定されることはない。例えば、本実施例では、ウォ
ブル信号Ａの半周期に含まれるマスタークロック信号Ｃ
Ｋの数の計数機能と、この計数値と基準値との比較機能
をカウンタ２１ａ，２１ｂに持たせたが、カウンタ２１
ａ，２１ｂとは別に比較回路を設けて、この比較回路に
よってカウンタ２１ａ，２１ｂの計数値と基準値とを比
較するようにしても良い。さらに、平均値を求める回路
として、別に除算器を設けても良い。

【００３６】

【発明の効果】以上説明したように本発明によれば、Ｆ
ＳＫ復調対象となるアナログ信号の半周期に含まれるマ
スタークロック信号の数をカウンタ回路によって計数す
ると共に、該計数値とＦＳＫ変調の基準周波数の半周期
に含まれる前記マスタークロック信号の数とを第２の比
較回路によってディジタル比較し、該比較結果に基づい
て前記アナログ信号の周波数の増減を識別してＦＳＫ復
調しているので、簡単なディジタル回路で構成すること
ができ、他のディジタル回路と混在させてもノイズの影
響を受けにくく、正確な復調を行うことができる。さら
に、他のディジタル回路と共に集積化も可能となり、余
分なスペースを必要としないので、装置を小型に形成す
ることができる。さらにまた、第２乃至第５の計数回路
並びに第１及び第２の平均値算出回路によって前記アナ
ログ信号の半周期の所定数倍の期間内における該半周期
内の前記マスタークロックの数の平均値が第１の比較回
路の出力信号のレベル毎に算出され、該平均値に基づい
て前記アナログ信号の周波数の増減を識別しているの
で、何らかの外的要因によって前記ＦＳＫ変調されたア
ナログ信号の基準周波数の変動が生じた場合においても
正確なＦＳＫ復調を行うことができると共に、前記第１
の比較回路の出力信号のデューティー比が５０％になら
ないときにも正確なＦＳＫ復調を行うことができるとい
う非常に優れた効果を奏するものである。

【図面の簡単な説明】

【図１】本発明の一実施例を示す回路図

【図２】光ディスクに形成されているトラックを説明す
る図

【図３】ＦＳＫ変調されたアナログ信号を示す波形図

【図４】本発明の一実施例の動作を説明するタイミング
チャート

【図５】一実施例におけるウォブル信号の周波数と平均
値データの関係を説明する図

【符号の説明】

１０…発振器、１１…比較器、１２ａ，１２ｂ…Ｄフリ
ップフロップ、１３ａ〜１３ｅ…ＮＯＴ回路、１４…排
他的論理和回路、１５…ＡＮＤ回路、１６…ＮＯＲ回
路、１７ａ，１７ｂ…カウント回路、１８ａ，１８ｂ…
カウント回路、１９ａ，１９ｂ…Ｄフリップフロップ、
２０…セレクタ、２１ａ，２１ｂ…カウンタ、２２…Ｄ
フリップフロップ。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 二値化信号により所定の基準周波数を中
   心周波数としてＦＳＫ変調されたアナログ信号を復調し
   て前記二値化信号を出力する光ディスク用ＦＳＫ復調回
   路において、 前記ＦＳＫ変調されたアナログ信号のレベルと所定のし
   きい値レベルとを比較し、これらの大小関係に対応して
   前記アナログ信号の半周期毎に出力信号を第１のレベル
   又は該第１のレベルとは異なる第２のレベルに変化させ
   る第１の比較回路と、 前記基準周波数の整数倍となる所定周波数のマスターク
   ロック信号を発生する発振回路と、 前記第１の比較回路から出力される信号が前記第１のレ
   ベルから第２のレベルへ変化するレベル変化点、及び第
   ２のレベルから第１のレベルへ変化するレベル変化点を
   検出するエッジ検出回路と、 前記エッジ検出回路によってレベル変化点が検出された
   時点から前記マスタークロック信号に基づいて計数する
   第１の計数回路と、 前記第１の比較回路から出力される信号が前記第２のレ
   ベルから第１のレベルへ変化するレベル変化点の数を計
   数し、所定数毎にパルス信号を出力する第２の計数回路
   と、 前記第１の比較回路から出力される信号が前記第１のレ
   ベルから第２のレベルへ変化するレベル変化点の数を計
   数し、所定数毎にパルス信号を出力する第３の計数回路
   と、 前記第２の計数回路から出力されるパルス信号の周期内
   で且つ前記第１の比較回路の出力信号が第１のレベルで
   ある間に含まれる前記マスタークロック信号の数を計数
   する第４の計数回路と、 前記第３の計数回路から出力されるパルス信号の周期内
   で且つ前記第１の比較回路の出力信号が第２のレベルで
   ある間に含まれる前記マスタークロック信号の数を計数
   する第５の計数回路と、 前記第４の計数回路の計数結果に基づいて、前記第２の
   計数回路からパルス信号が出力される毎に、前記第１の
   比較回路の出力信号が前記第１のレベルにある間に含ま
   れる前記マスタークロック信号の数の平均値を算出する
   第１の平均値算出回路と、 前記第５の計数回路の計数結果に基づいて、前記第３の
   計数回路からパルス信号が出力される毎に、前記第１の
   比較回路の出力信号が前記第２のレベルにある間に含ま
   れる前記マスタークロック信号の数の平均値を算出する
   第２の平均値算出回路と、 前記第１の比較回路の出力信号に基づいて、前記第１の
   平均値算出回路による算出結果或いは前記第２の平均値
   算出回路による算出結果のいずれかを選択する選択回路
   と、 該選択回路によって選択された平均値と前記第１の計数
   回路の計数値とを比較する第２の比較回路と、 前記エッジ検出回路によってレベル変化点が検出された
   時点に、前記第２の比較回路の比較結果に基づいて、出
   力する二値化信号の値を変化させる二値化信号出力回路
   とを備えた、 ことを特徴とする光ディスク用ＦＳＫ復調回路。