JP3456619B2 - ディスク、ディスク形成装置、ディスク形成方法、ディスク記録再生装置、およびディスク記録再生方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ディスク、ディス
ク形成装置、ディスク形成方法、ディスク記録再生装
置、およびディスク記録再生方法に関し、特に、データ
を記録するトラックが予め形成されているとともに、ア
ドレスデータに対応してウォブリングされているディス
ク、ディスク形成装置、ディスク形成方法、ディスク記
録再生装置、およびディスク記録再生方法に関する。

【０００２】

【従来の技術】ＣＤ−Ｒ（Compact Disk-Recordable）
やＭＤ（Mini Disk）などの記録可能な光ディスクに
は、所定の位置にデータを記録することができるよう
に、アドレス（または時間）情報が予め記録されてい
る。このアドレス情報は、アドレス情報で周波数変調
（Frequency Modulation）した周波数変調波によりプリ
グルーブをウォブリング（蛇行）させることにより記録
されている。

【０００３】このようにすると、ウォブリング情報から
アドレス情報を読み取ることができ、このアドレス情報
に基づいて所望の位置にデータを記録することができ
る。

【０００４】このようにして記録されたアドレス情報
は、図１９に示す抽出装置によって抽出される。以下、
この従来例について説明する。

【０００５】この図において、バッファ１０は、光ディ
スクからの反射光を電気信号に変換する受光部（図示せ
ず）より出力される信号を所定のゲインで増幅して出力
する。バンドパスフィルタ（Band Pass Filter（以下、
ＢＰＦと略記する））１１は、受光部から出力される電
気信号から、ウォブル変調成分（再生周波数変調波）を
抽出し、位相比較器１２に出力する。位相比較器１２
は、電圧制御発振器（Voltage Control Oscillator（以
下、ＶＣＯと略記する））１３から出力されるＦＭクロ
ック信号とＢＰＦ１１より出力される信号の位相とを比
較し、位相のずれに応じた信号を出力する。

【０００６】位相比較器１２より出力された信号は、ロ
ーパスフィルタ（Low Pass Filter（以下、ＬＰＦと略
記する））１４により低域成分が抽出され、ＶＣＯ１３
に出力される。ＶＣＯ１３は、ＬＰＦ１４の出力信号の
レベルに応じて、発信周波数を増減するようになされて
いるので、ＶＣＯ１３の発信周波数は、ウォブル変調成
分である再生周波数変調波に平均的にロックした信号
（ＦＭクロック）となる。

【０００７】位相比較器１２は、ＢＰＦ１１が出力する
再生周波数変調波とＶＣＯ１３が出力するＦＭクロック
の位相を比較し、位相差に応じた信号を出力する。ＬＰ
Ｆ１５は、位相比較器１２から出力された信号から低域
成分を抽出し、コンパレータ１６に出力する。コンパレ
ータ１６は、ＬＰＦ１５の出力信号を基準電圧と比較
し、ＬＰＦ１６の出力レベルの方が基準電圧よりも大き
い場合は、出力を“１”の状態とし、その逆の場合は、
出力を“０”の状態とする。コンパレータ１６から出力
された信号は、２値のチャンネルデータとしてフリップ
フロップ１７と遅延器１８に入力される。

【０００８】遅延器１８は、コンパレータ１６から出力
されたチャンネルデータを所定の時間だけ遅延して出力
する。排他的論理和回路１９は、遅延器１８により遅延
されたチャンネルデータと、もとの（遅延されていな
い）チャンネルデータとの間で排他的論理和を演算する
ことにより、チャンネルデータのエッジ部分を抽出し、
モノステイブルマルチバイブレータ（Monostable Multi
vibrator（以下、ＭＭと略記する））２０に出力する。
ＭＭ２０は、排他的論理和回路１９から出力される信号
のエッジ部分に同期してパルス信号を生成し、位相比較
器２１に出力する。

【０００９】位相比較器２１は、ＶＣＯ２３からの出力
信号の位相とＭＭ２０からのパルス信号の位相とを比較
し、位相差に応じた信号を出力する。ＬＰＦ２２は、位
相比較器２１の出力信号から低周波成分を抽出し、ＶＣ
Ｏ２３に出力する。ＶＣＯ２３は、ＬＰＦ２２から供給
される信号のレベルに応じて発信周波数を変化する。Ｖ
ＣＯ２３から出力される信号は、ＡＤＩＰ（Address In
-pregroove）クロック信号としてフリップフロップ１７
のクロック端子に供給される。

【００１０】フリップフロップ１７は、コンパレータ１
６から出力される信号を、ＶＣＯ２３から出力されるＡ
ＤＩＰクロック信号に同期してラッチし出力する。フリ
ップフロップ１７から出力された信号は、図示せぬＡＤ
ＩＰ復調回路に供給され、この信号に基づき、ＡＤＩＰ
データが復調される。

【００１１】図２０は、図１９のＡＤＩＰクロック信号
生成部の主要部の信号を示すタイミング図である。

【００１２】コンパレータ１６から出力されたチャンネ
ルデータ（図２０（ａ））は、遅延器１８により、所定
量だけ遅延され、遅延器１８出力信号（図２０（ｂ））
として排他的論理和回路１９の一方の端子に供給され
る。排他的論理和回路１９の他方の端子には、コンパレ
ータ１６からの出力信号（図２０（ａ））が直接供給さ
れているので、排他的論理和回路１９は、これらの信号
の間で排他的論理和を演算し、演算結果（図２０
（ｃ））を出力する。排他的論理和回路１９から出力さ
れる信号は、チャンネルデータ（図２０（ａ））のエッ
ジ部分（信号の立ち上がりまたは立ち下がり部分）でパ
ルスを生ずる信号となる。

【００１３】ＭＭ２０は、排他的論理和回路１９からの
出力信号に含まれているパルスをトリガとして、所定の
時間だけ“１”の状態を継続するパルス（図２０
（ｄ））を発生する。位相比較器２１は、ＭＭ２０の出
力信号（図２０（ｄ））とＶＣＯ２３の出力信号（図２
０（ｅ））の間で排他的論理和を演算することにより、
これら２つの信号の位相を比較し、演算結果を位相比較
器２１出力信号（図２０（ｆ））として出力する。

【００１４】位相比較器２１出力信号（図２０（ｆ））
は、ＬＰＦ２２を介してＶＣＯ２３に入力されており、
ＶＣＯ２３は、ＬＰＦ２２から出力される信号のレベル
に応じて発信周波数が変化するＶＣＯ２３出力信号（図
２０（ｅ））を位相比較器２１に供給するとともに、こ
の信号をＡＤＩＰクロック信号として、フリップフロッ
プ１７にも供給する。

【００１５】以上のような動作により、ＡＤＩＰクロッ
ク信号が生成され、このＡＤＩＰクロック信号に応じ
て、フリップフロップ１７がチャンネルデータの所定の
部分を抽出し、抽出された信号に応じて、ＡＤＩＰデー
タの復調が実行されることになる。

【００１６】図２１は、２値化されたウォブリング変調
成分（周波数変調波）の一例を示す図である。ビットデ
ータ（図２１（ｃ））は、記録しようとするアドレスデ
ータ（ＡＤＩＰデータ）のビットの状態を示している。
チャンネルデータ（図２１（ｂ））は、ビットデータ
（図２１（ｃ））をバイフェーズ変調、即ち、ディジタ
ル周波数変調した場合に得られるビットの状態を示して
いる。また、波形（図２１（ａ））は、チャンネルデー
タの１，０のパターンを、１を高レベル、０を低レベル
の信号として表したものである。

【００１７】なお、チャンネルデータ（図２１（ｂ））
を記録する際は、チャンネルデータにより、所定のキャ
リアをアナログ周波数変調し、得られたアナログ信号
（周波数変調波）によりプリグルーブをウォブリングさ
せる。即ち、チャンネルデータが“１”である場合に
は、波数が（ｎ＋ｄ）の信号に変調し、一方、チャンネ
ルデータが“０”である場合には、波数が（ｎ−ｄ）の
信号に変調し、得られた信号に応じてプリグルーブをウ
ォブリングさせる。

【００１８】いま、簡単のためにｎ＝４，ｄ＝１／１６
とする。このとき、ｓｙｎｃパターンデータは、Digita
l Sum Value（ＤＳＶ）が“０”となるように設定され
ているので、チャンネルデータ（図２１（ｂ））のう
ち、Ｐ０からＰ１までの間にある“１”の数と“０”の
数は、それぞれ４個となる。従って、このチャンネルデ
ータ（図２１（ｂ））によりアナログ周波数変調を施し
た場合、アナログ信号のトータルの波数は

【００１９】 ４×（ｎ＋ｄ）＋４×（ｎ−ｄ）＝２×４×ｎ＝３２

【００２０】となり、波数は整数値となる。

【００２１】Ｐ２においては、Ｐ１とＰ２の間に、２つ
の連続する“１”が存在することから、この部分におけ
る波数は、２×（４＋１／１６）＝８＋（１／８）とな
り、位相が１／８だけずれることになる。更に、Ｐ３乃
至Ｐ５では、“１”と“０”が交互に連続するので、位
相の変化は生じず、Ｐ２における１／８の位相のずれが
保持される。

【００２２】Ｐ６では、Ｐ５とＰ６の間に“０”が２回
現れることから、Ｐ１とＰ２の間に現れた２つの“１”
による位相のずれがキャンセルされる。従って、位相は
０となる。

【００２３】

【発明が解決しようとする課題】このように、再生周波
数変調波（チャンネルデータが周波数変調された信号）
は、ビットデータの“１”または“０”の配置状態によ
り位相のずれを生ずる。従って、図１９に示す、位相比
較器１２、ＬＰＦ１４およびＶＣＯ１３からなるＰＬＬ
（Phase Locked Loop）により、再生周波数変調波から
ＦＭクロック信号を抽出しようとする場合、記録されて
いるデータによっては、位相が“０”とならない（信号
の境目がゼロクロス点とならない）ため、正確なクロッ
ク信号を生成することができないという課題があった。

【００２４】本発明は以上のような状況に鑑みてなされ
たものであり、再生周波数変調波から正確にクロック信
号を抽出することを可能とするものである。

【００２５】

【課題を解決するための手段】請求項１に記載のディス
クは、アドレスデータの各々のビットデータに対して、
常に同じ個数の０と１が発生するように選ばれたチャン
ネルデータが生成され、チャンネルデータに基づいて、
アドレスデータのビットデータの始点と終点がいずれも
ゼロクロス点とされるようになされた周波数変調波が生
成され、周波数変調波により、トラックがウォブリング
されていることを特徴とする。

【００２６】請求項５に記載のディスク形成装置は、ア
ドレスデータの各々のビットデータに対して、常に同じ
個数の０と１が発生するように選ばれたチャンネルデー
タを生成する第１の生成手段と、第１の生成手段により
生成されたチャンネルデータに基づいて、アドレスデー
タのビットデータの始点と終点が、いずれもゼロクロス
点となるようにされた周波数変調波を生成する第２の生
成手段と、第２の生成手段により生成された周波数変調
波により、トラックをウォブリングさせるウォブリング
手段とを備えることを特徴とする。

【００２７】請求項６に記載のディスク形成方法は、ア
ドレスデータの各々のビットデータに対して、常に同じ
個数の０と１が発生するように選ばれたチャンネルデー
タを生成する第１の生成ステップと、第１の生成ステッ
プの処理で生成されたチャンネルデータに基づいて、ア
ドレスデータのビットデータの始点と終点が、いずれも
ゼロクロス点となるようにされた周波数変調波を生成す
る第２の生成ステップと、第２の生成ステップの処理で
生成された周波数変調波により、トラックをウォブリン
グさせるウォブリングステップとを備えることを特徴と
する。

【００２８】請求項７に記載のディスク記録再生装置
は、ディスクに記録されているアドレスデータを読み出
す読み出し手段と、読み出し手段により読み出されたア
ドレスデータのビットデータの境界部分を検出する検出
手段と、検出手段により検出されたビットデータの境界
部分を基準にしてクロック信号を生成するクロック生成
手段とを備えることを特徴とする。

【００２９】請求項９に記載のディスク記録再生方法
は、ディスクに記録されているアドレスデータを読み出
す読み出しステップと、読み出しステップにより読み出
されたアドレスデータのビットデータの境界部分を検出
する検出ステップと、検出ステップにより検出されたビ
ットデータの境界部分を基準にしてクロック信号を生成
するクロック生成ステップとを備えることを特徴とす
る。

【００３０】請求項１に記載のディスクにおいては、常
に同じ個数の０と１が発生するように選ばれたチャンネ
ルデータに基づいて、アドレスデータのビットデータの
始点と終点が、いずれもゼロクロス点とされるととも
に、周波数変調波により、トラックがウォブリングされ
ている。例えば、アドレスデータが位相変調され、生成
されたビットデータの境界部分が信号のゼロクロス点と
なるように周波数変調が施され、得られた信号により、
トラックがウォブリングされる。

【００３１】請求項５に記載のディスク形成装置におい
ては、常に同じ個数の０と１が発生するように選ばれた
チャンネルデータに基づいて、アドレスデータのビット
データの始点と終点が、いずれもゼロクロス点となるよ
うにされた周波数変調波が生成され、生成された周波数
変調波により、トラックがウォブリングされる。例え
ば、アドレスデータに第１の生成手段が位相変調を行
い、ビットデータを生成する。第２の生成手段は、位相
変調が施された結果得られたビットデータの境界部分
が、信号のゼロクロス点となるように、ｎ＋ｄまたはｎ
−ｄの波数を含む周波数に周波数変調を施し、ウォブリ
ング手段が周波数変調が施された信号に応じてトラック
をウォブリングさせる。

【００３２】請求項６に記載のディスク形成方法におい
ては、常に同じ個数の０と１が発生するように選ばれた
チャンネルデータに基づいて、アドレスデータのビット
データの始点と終点が、いずれもゼロクロス点となるよ
うにされた周波数変調波が生成され、生成された周波数
変調波により、トラックがウォブリングされる。例え
ば、アドレスデータに対して第１の生成ステップが位相
変調を行い、ビットデータを生成する。第２の生成ステ
ップは、位相変調が施された結果得られたビットデータ
の境界部分が、信号のゼロクロス点となるように、ｎ＋
ｄまたはｎ−ｄの波数を含む周波数に周波数変調を施
し、ウォブリングステップが周波数変調が施された信号
に応じてトラックをウォブリングさせる。

【００３３】請求項７に記載のディスク記録再生装置に
おいては、ディスクに記録されているアドレスデータを
読み出し手段が読み出し、読み出し手段により読み出さ
れたアドレスデータのビットデータの境界部分を検出手
段が検出し、検出手段により検出されたビットデータの
境界部分を基準にしてクロック生成手段がクロック信号
を生成する。例えば、ディスクのトラックをウォブリン
グさせて記録されているアドレスデータを読み出し手段
が読み出し、読み出されたウォブリング信号のデータの
境界部分のゼロクロス点を参照して検出手段が検出し、
検出手段により検出されたビットデータの２つの境界部
分の間の期間に、所定の数のパルスを発生することによ
りクロック生成手段がクロックを生成する。

【００３４】請求項９に記載のディスク記録再生方法に
おいては、ディスクに記録されているアドレスデータを
読み出しステップが読み出し、読み出しステップにより
読み出されたアドレスデータのビットデータの境界部分
を検出ステップが検出し、検出ステップにより検出され
たビットデータの境界部分を基準にしてクロック生成ス
テップがクロック信号を生成する。例えば、ディスクの
トラックをウォブリングさせて記録されているアドレス
データを読み出しステップが読み出し、読み出されたウ
ォブリング信号のデータの境界部分のゼロクロス点を参
照して検出ステップが検出し、検出ステップにより検出
されたビットデータの２つの境界部分の間の期間に、所
定の数のパルスを発生することによりクロック生成ステ
ップがクロックを生成する。

【００３５】

【発明の実施の形態】図１は、本発明のディスクを応用
した光ディスクの構成例を示している。同図に示すよう
に、ディスク（光ディスク）１には、プリグルーブ２が
スパイラル状に内周から外周に向かって予め形成されて
いる。もちろん、このプリグルーブ２は、同心円状に形
成することも可能である。

【００３６】また、このプリグルーブ２は、図１におい
てその一部を拡大して示したように、その左右の側壁
が、アドレス情報に対応してウォブリングされ、周波数
変調波に対応して蛇行している。１つのトラックは、複
数のウォブリングアドレスフレームを有している。

【００３７】なお、この実施例では、トラックがプリグ
ルーブ２に形成されているが、ランドに形成してもよ
い。

【００３８】図２は、ウォブリングアドレスフレームの
構成（フォーマット）を示している。同図に示したよう
に、ウォブリングアドレスフレームは４８ビットで構成
され、最初の４ビットは、ウォブリングアドレスフレー
ムのスタートを示す同期信号（Sync）とされる。次の４
ビットは、複数の記録層のうちのいずれの層であるかを
表すレイヤー（Layer）とされている。次の２０ビット
はトラックアドレス（ト ラック番号）とされる。さら
に次の４ビットは、アドレスフレームのフレーム番号を
表すようになされている。その後の１４ビットは、誤り
訂正符号（CRC）と され、同期信号（Sync）を除いたエ
ラー訂正符号が記録される。最後の２ビット（Reserve
d）は、将来のために予備として確保されている。

【００３９】ウォブリングアドレスフレームは、１トラ
ック（１回転）につき例えば、８フレーム分記録されて
いる。また、その記録形態はディスクの回転角速度が一
定のＣＡＶディスク状とされている。従って、図２のフ
レーム番号としては、例えば０乃至７の値が記録され
る。

【００４０】図３は、図２に示すフォーマットのアドレ
スフレームに対応して、プリグルーブ２をウォブリング
させるためのウォブリング信号を発生するウォブリング
信号発生回路の構成例を示している。発生回路１１は、
１１５．２ｋＨｚの周波数の信号を発生する。発生回路
１１が発生する信号は、割算回路１２に供給され、値８
で割算された後、周波数１４．４ｋＨｚの位相変調クロ
ック信号として位相変調回路１３（位相変調手段、位相
変調ステップ）に供給されている。位相変調回路１３に
はまた、図２に示すフレームフォーマットのＡＤＩＰデ
ータが供給されている。

【００４１】位相変調回路１３は、割算器１２より供給
される位相クロックを、図示せぬ回路から供給されるＡ
ＤＩＰデータ（アドレスデータ）で位相変調（Phase En
coding：ＰＥ）（ディジタル位相変調）し、得られた位
相変調信号をＦＭ変調回路１５（周波数変調手段、周波
数変調ステップ）に出力している。ＦＭ変調回路１５に
はまた、発生回路１１が発生した１１５．２ｋＨｚの信
号を、割算器１４により値２で割算して得られた周波数
５７．６ｋＨｚのキャリア信号が入力されている。ＦＭ
変調回路１５は、この割算器１４より入力されるキャリ
アを、位相変調回路１３より入力される位相信号でアナ
ログ周波数変調し、その結果得られる周波数変調波を出
力する。ディスク１のプリグルーブ２の左右側壁は、こ
の周波数変調波に対応して形成（ウォブリング）され
る。

【００４２】図４は、アドレスデータと変調信号の関係
を示す図である。アドレスデータ（ＡＤＩＰデータ）の
ビットデータ（Bit Data）（図４（ｃ））のうち、“
０”は、位相変調され、“１０”のチャンネルデータ
（Channel Data）（ＰＥ信号）（図４（ｂ））に変換さ
れる。また、“１”は、“０１”のチャンネルデータに
変換される。即ち、ビットデータに応じて、パルスの位
置（位相）が変化する信号に変換される。なお、波形
（図４（ａ））は、チャンネルデータの１，０のパター
ンを、１を高レベル、０を低レベルの信号として（即
ち、ＮＲＺで）表したものである。

【００４３】ＦＭ変調回路１５は、図４に示すチャンネ
ルデータ（ＰＥ信号）（図１２（ｂ））に対応して、割
算器１４より供給されるキャリア信号をアナログ周波数
変調する。

【００４４】すなわち、図５に示すように、チャンネル
データ（位相変調信号）（図５（ａ））が１である場
合、ＦＭ変調回路１５は、１ビットのビットデータの半
分の長さに対応する１ビットのチャンネルデータ期間
に、例えば、４＋１／４波のキャリアを出力する（図５
（ｂ）参照）。

【００４５】これに対して、チャンネルデータ（図５
（ａ））が０であるとき、１ビットのビットデータの半
分の長さに対応する期間に、４−１／４波のキャリアが
出力される（図５（ｂ）参照）。

【００４６】位相変調波には、１ビットのビットデータ
区間に“０”と“１”が必ず１個ずつ含まれているの
で、この区間に含まれている波数は、（４−１／４）＋
（４＋１／４）＝８となり、アドレスデータの内容に関
係なく、ビットデータの境界では位相が０になる（ビッ
トデータの境界が信号のゼロクロス点となる）。

【００４７】ＦＭ変調回路１５に入力される５７．６ｋ
Ｈｚのキャリアは、４波に対応している。ＦＭ変調回路
１５は、位相変調信号（チャンネルデータ）に対応し
て、この４波のキャリアを±６．２５％（＝１／４／
４）ずらした（４＋１／４）波または（４−１／４）波
の周波数変調波を生成する。

【００４８】図５（ｂ）は、このようにして、ＦＭ変調
回路１５により生成された周波数変調波の一例を示して
いる。この例においては、最初のチャンネルデータは
“１”とされ、次のチャンネルデータは“０”とされて
いる。すなわち、これら２つのチャンネルデータによっ
て、ビットデータ“０”が表現されている。最初のチャ
ンネルデータ“１”に対しては、始点から正の半波で始
まる４＋１／４波のキャリアが生成されており、続い
て、４−１／４波のキャリアが生成されている。そし
て、ビットデータの境目となるチャンネルデータ“１”
の始点と、チャンネルデータ“０”の終点は、周波数変
調波のゼロクロス点となるようにされている（キャリア
の位相がビットデータの始点と終点において０となるよ
うになされている）。

【００４９】このように、２ビット分のチャンネルデー
タと周波数変調波の位相が一致するので、ビットデータ
の境界部の識別が容易となり、ビットデータの誤検出を
防止することがでる。その結果、アドレス情報を正確に
再生することが可能となる。

【００５０】また、この実施例においては、ビットデー
タの境界部（始点と終点）と、周波数変調波のエッジ
（ゼロクロス点）が対応するようになされている。これ
により、後述するように、周波数変調波のエッジを基準
としてクロック信号を生成することもできる。

【００５１】図６は、プリグルーブを有するディスク１
を形成するための記録装置（ディスク形成装置）の構成
例を示している。ウォブリング信号発生回路２１は、上
述した図３に示す構成を有しており、ＦＭ変調回路１５
が出力する周波数変調波を記録回路２４に供給してい
る。

【００５２】記録回路２４は、ウォブリング信号発生回
路２１より供給された信号に対応して光ヘッド２５（ウ
ォブリング手段、ウォブリングステップ）を制御し、原
盤２６にプリグルーブを形成するためのレーザ光を発生
させる。スピンドルモータ２７は、原盤２６を一定の角
速度（ＣＡＶ：Constant Angular Velocity）または一
定の線速度（ＣＬＶ：Constant Linear Velocity）で回
転させるようになされている。

【００５３】すなわち、ウォブリング信号発生回路２１
が発生した周波数変調波は、記録回路２４に入力され
る。記録回路２４は、ウォブリング信号発生回路２１よ
り入力された信号に対応して光ヘッド２５を制御し、レ
ーザ光を発生させる。光ヘッド２５より発生されたレー
ザ光は、スピンドルモータ２７により一定の角速度また
は一定の線速度で回転されている原盤２６に照射され
る。

【００５４】原盤２６を現像し、この原盤２６からスタ
ンパを作成し、スタンパからレプリカとしてのディスク
１を形成する。これにより、上述したプリグルーブ２が
形成されたディスク１が得られることになる。

【００５５】図７は、このようにして得られたディスク
１に対して、データを記録または再生する光ディスク記
録再生装置の構成例を示している。スピンドルモータ３
１は、ディスク１を一定の角速度で回転するようになさ
れている。光ヘッド３２（読み出し手段、読み出しステ
ップ）は、ディスク１に対してレーザ光を照射すること
により、データを記録するとともに、その反射光からデ
ータを再生するようになされている。記録再生回路３３
は、図示せぬ装置から入力される記録データを、所定の
方式で変調するなどして、光ヘッド３２に出力するよう
になされている。また、記録再生回路３３は、光ヘッド
３２より入力されたデータを復調し、図示せぬ装置に出
力するようになされている。

【００５６】アドレス発生読取回路３５は、制御回路３
８の制御に対応してトラック（プリグルーブ２）内に記
録するデータアドレス（セクタアドレス）を発生し、記
録再生回路３３に出力している。記録再生回路３３は、
このアドレスを図示せぬ装置から供給される記録データ
に付加して、光ヘッド３２に出力している。また、記録
再生回路３３は、光ヘッド３２がディスク１のトラック
から再生する再生データ中にアドレスデータが含まれる
とき、これを分離し、アドレス発生読取回路３５に出力
している。アドレス発生読取回路３５は、読み取ったア
ドレスを制御回路３８に出力する。

【００５７】また、フレームアドレス検出回路３７は、
光ヘッド３２が出力するＲＦ信号からウォブリング信号
に含まれるアドレス情報（図２のトラック番号やフレー
ム番号）を読み取り、制御回路３８に供給するようにな
されている。

【００５８】ＰＬＬ回路４０は、ＲＦ信号に含まれてい
るウォブリング信号（図５（ｄ）参照）を抽出し、この
ウォブリング信号からクロック信号を生成し、記録再生
回路３３と、装置の各部に供給するようになされてい
る。記録再生回路３３は、ＰＬＬ回路４０から出力され
るクロック信号とアドレス発生読取回路３５から出力さ
れるアドレスデータを参照して、（ユーザ）データ記録
領域を検出する。

【００５９】ＰＬＬ回路４０の詳細な構成の一例を図８
に示す。この図において、バッファ６０は、ゲインが
“１”のアンプである。ＢＰＦ６１は、バッファ６０か
ら出力される信号のうち、ウォブリング信号（図５
（ｄ））を抽出するようになされている。コンパレータ
６２は、ＢＰＦ６１の出力信号をグランドレベルと比較
することにより、２値信号を生成する。即ち、ＢＰＦ６
１の出力信号がグランドレベル（＝０Ｖ）よりも小さい
場合は、出力信号は“０”の状態とされ、逆に大きい場
合は“１”の状態とされる。

【００６０】ゲート信号発生回路６３は、後述するよう
に、コンパレータ６２から出力された信号からビットデ
ータの境界部分でパルスを生ずるゲート信号（図５
（ｅ））を生成し、ゲート回路６４に供給する。ゲート
回路６４は、ゲート信号に同期して２値化信号の所定の
ビットを抽出し、位相比較器６５に出力する。位相比較
器６５は、分周器６６から出力される信号と、ゲート回
路６４からの出力信号を比較し、これらの信号の位相の
ずれに応じた出力を生ずるようになされている。

【００６１】ＬＰＦ６７は、位相比較器６５から出力さ
れる信号のうち、低域成分だけを抽出し、ＶＣＯ６８
（クロック生成手段、クロック生成ステップ）に出力す
る。ＶＣＯ６８は、ＬＰＦ６７から出力される信号に対
応して発信周波数を変化させ、その出力信号は、クロッ
ク信号（図５（ｆ））として出力される。また、分周器
６６は、ＶＣＯ６８から出力されるクロック信号を所定
の値（図５では１／１６）に分周し、位相比較器６５に
出力する。

【００６２】即ち、位相比較器６５、ＬＰＦ６７、ＶＣ
Ｏ６８、および分周器６６から構成されるＰＬＬでは、
ゲート回路６４から出力される信号と１／１６に分周さ
れたクロック信号（図５（ｆ））とが位相同期するよう
に制御がなされている。その結果、ゲート回路６４から
出力される信号の１６倍の周波数のクロック信号が出力
されることになる。

【００６３】次に、ゲート信号発生回路６３の詳細な構
成の一例を図９を参照して説明する。この図において、
インバータ８０は、コンパレータ６２（図８参照）から
出力される信号を反転した後、Ａ／Ｄ変換器８４、三角
波発生回路８２，８３、フリップフロップ８９−１乃至
８９−８、フリップフロップ１０３，１０４、およびタ
イミングカウンタ１０５に供給する。また、バッファ８
１は、同じくコンパレータ６２の出力信号を三角波発生
回路８２，８３およびＡ／Ｄ変換器８５に供給する。

【００６４】三角波発生回路８２は、バッファ８１の出
力信号が立ち上がるタイミングで三角波の発生を開始
し、インバータ８０の出力信号が立ち上がるタイミング
で終了する。三角波発生回路８３は、逆に、インバータ
８０の出力信号が立ち上がるタイミングで三角波の発生
を開始し、バッファ８１の出力信号が立ち上がるタイミ
ングで終了する。

【００６５】Ａ／Ｄ変換器８４，８５は、それぞれ三角
波発生回路８２，８３の出力信号をディジタルデータに
変換し、加算器８６に出力する。加算器８６は、Ａ／Ｄ
変換器８４，８５から出力される信号を加算し、比較器
８７，８８に出力する。比較器８７は、加算器８６の出
力を基準レベル“ｌ”と比較し、その比較結果を２値の
信号として出力する。また、比較器８８は、加算器８６
の出力信号と基準レベル“ｓ”とを比較し、同様に比較
結果を２値化信号として出力する。

【００６６】比較器８７，８８から出力された信号（２
ビットのパラレル信号）は、フリップフロップ８９−１
乃至８９−８によって構成されるシフトレジスタに入力
され、インバータ８０の出力信号に同期して、フリップ
フロップ８９−１乃至８９−８の順に移送されていく。
また、比較器８７，８８とフリップフロップ８９−１乃
至８９−８の出力信号は、演算ゲート９０（検出手段、
検出ステップ）に入力される。演算ゲート９０は、後述
するように、比較器８７，８８とフリップフロップ８９
−１乃至８９−８の出力信号が所定の条件を満足する場
合に“１”の状態となる、ｌ→ｓ／ｓ→ｌ検出信号、ｓ
→ｍ→ｌ検出信号、またはｌ→ｍ→ｓ検出信号を出力す
る。

【００６７】演算ゲート９０から出力された信号は、論
理和回路９１に入力されるとともに、論理積回路９８，
１００，１０１の一方の端子に入力されている。論理和
回路９１の出力は、論理積回路９６，９７、および論理
和回路９２を介して、フリップフロップ回路１０３，１
０４に入力されている。

【００６８】論理積回路９８の出力信号は、論理積回路
９９の一方の端子に入力されるとともに、フリップフロ
ップ１０４のセット端子に入力されている。論理積回路
９９の出力は、論理和回路９４の一方の端子と、セレク
タ１０２のｓ１端子に入力されている。なお、このセレ
クタ１０２は、ｓ０，ｓ１端子に入力される信号の状態
に応じてタイミングカウンタ１０５に所定のデータを出
力するようになされている。

【００６９】論理積回路１００の出力は、論理和回路９
３の一方の端子に入力されている。論理積回路１０１の
出力は、論理和回路９３の他方の端子に入力されるとと
もに、セレクタ１０２のｓ０端子に入力されている。論
理和回路９３の出力は、論理和回路９４の一方の端子に
入力されるとともに、フリップフロップ１０３のセット
端子に入力されている。

【００７０】タイミングカウンタ１０５は、８ビットの
カウンタであり、論理和回路９４の出力信号が立ち上が
るタイミングでセレクタ１０２から出力されるデータを
初期値として読み込み（ロードし）、カウントアップを
行う。フリップフロップ１０５の出力信号は、エンコー
ダ１０７に入力され、エンコードが施され、ＷＩＮＤＯ
Ｗ１信号、ＷＩＮＤＯＷ２信号、および、ゲート信号が
出力される。

【００７１】ＷＩＮＤＯＷ１信号は、論理積回路９８の
一方の端子に入力されており、また、ＷＩＮＤＯＷ２信
号は、論理積回路９６の一方の端子に入力されている。
更に、ゲート信号は、図８に示すゲート回路６４に供給
されている。

【００７２】フリップフロップ１０３，１０４の出力信
号は、それぞれが、下位ビット、上位ビットである２ビ
ットのデータとしてエンコーダ１０６に入力される。エ
ンコーダ１０６は、入力された２ビットのデータの値に
対応する端子の出力を“１”の状態にする。即ち、入力
された信号が例えば“１１”（２進数）である場合に
は、端子３の出力を“１”の状態とし、その他の端子の
出力は“０”の状態とする。

【００７３】エンコーダ１０６の端子０は、論理積回路
１００，１０１の一方の端子に入力されている。また、
端子１乃至３は、それぞれ、論理積回路９９、論理和回
路９２、論理積回路９７の一方の端子に入力されてい
る。

【００７４】次に、この実施例の動作を図１０を参照し
て説明する。

【００７５】図１０は、図９に示すブロック図の主要部
分の信号のタイミングを示すタイミング図である。この
図では、チャンネルデータ（図１０（ａ））が“１”，
“０”の順番で出力された場合、即ち、ビットデータが
“０”の場合の信号のタイミングを示している。

【００７６】図８に示すように、チャンネルデータが
“１”の場合、ＢＰＦ６１の出力信号（図１０（ｂ））
には、４＋１／４波のキャリアが含まれており、また、
チャンネルデータが“０”の場合には、４−１／４波の
キャリアが含まれている。ＢＰＦ６１の出力信号は、コ
ンパレータ６２に入力され、グランドレベルと比較され
ることにより、図１０（ｃ）に示す２値化信号となる。
そして、この２値化信号は、ゲート回路６４とゲート信
号発生回路６３に入力される。

【００７７】ゲート信号発生回路６３に入力された２値
化信号は、インバータ８０とバッファ８１を介して三角
波発生回路８２，８３に供給される。三角波発生回路８
２は、バッファ８１の出力信号が立ち上がるタイミング
で三角波の発生を開始し、インバータ８０の出力信号が
立ち上がるタイミングで終了する（図１０（ｄ））。即
ち、２値化信号が立ち上がるタイミングで三角波の発生
を開始し、２値化信号が立ち下がるタイミングで三角波
の発生を終了する。また、三角波発生回路８３は、２値
化信号が立ち下がるタイミングで三角波の発生を開始
し、立ち上がるタイミングで終了する（図１０
（ｅ））。その結果、三角波発生回路８２の出力する三
角波の到達電圧は、１周期分のウォブリング信号の正の
部分の時間に対応した電圧となり、また、三角波発生回
路８３の出力する三角波の到達電圧は、１周期分のウォ
ブリング信号の負の部分の時間に対応した電圧となる。

【００７８】三角波発生回路８２，８３から出力された
信号は、Ａ／Ｄ変換器８４，８５に供給され、三角波の
到達電圧がＡ／Ｄ変換されてディジタル化され、比較器
８７，８８にそれぞれ出力される。

【００７９】なお、ＢＰＦ６１出力信号（ウォブリング
信号）（図１０（ｂ））は、チャンネルデータが“１”
である場合は周期が短く、また、チャンネルデータが
“０”である場合は周期が長くなる。更に、チャンネル
データの境界付近では、周期は中間の長さとなる。従っ
て、三角波発生回路８２，８３の出力する三角波の到達
電圧は、チャンネルデータが“１”の場合はｓ’（最も
低い到達電圧）となり、また、“０”の場合は、ｌ’
（最も高い到達電圧）となり、更に、“１”と“０”の
境界付近ではｍ’（ｓ’＜ｍ’＜ｌ’）となる。

【００８０】また、三角波発生回路８２，８３から出力
された三角波の到達電圧ｓ’，ｍ’，ｌ’は、Ａ／Ｄ変
換器８４，８５によりディジタルデータに変換された
後、加算器８６で加算され、２値化信号の１周期の長さ
を表す２ビットのデータとして比較器８７，８８に出力
される。比較器８７は、加算器８６の出力データと基準
値ｌ（＝ｌ’＋ｌ’）とを比較し、加算器８６の出力デ
ータが基準値ｌよりも大きいか、または、これらが等し
い場合には、出力信号を“１”の状態とし、それ以外の
場合は、“０”の状態とする。また、比較器８８は、加
算器８６の出力データと基準値ｓ（＝ｓ’＋ｓ’）とを
比較し、加算器８６の出力データが基準値ｓよりも小さ
いか、または、これらが等しい場合には、出力信号を
“１”の状態とし、それ以外の場合には“０”の状態と
する。

【００８１】その結果、加算器８６の出力データの値が
ｓである場合、比較器８７，８８の出力は、それぞれ、
“０”，“１”となり、また、加算器８６の出力データ
がｌである場合、比較器８７，８８の出力は、それぞ
れ、“１”，“０”となる。なお、それ以外の場合（加
算器８６の出力データの値がｍの場合）、比較器８７，
８８の出力は、それぞれ、“０”，“０”となる。な
お、図１０（ｆ）の比較器８７，８８出力信号は、チャ
ンネルデータが“１００１”の場合における比較器８
７，８８の出力信号の状態を示しており、また、図１０
（ｇ）の比較器８７，８８出力信号は、チャンネルデー
タが“１０１０”の場合における比較器８７，８８の出
力信号の状態を示している。

【００８２】フリップフロップ８９−１乃至８９−８
は、比較器８７，８８から出力される信号を、それぞ
れ、上位ビットまたは下位ビットとしてラッチし、イン
バータ８０から出力される信号（２値化信号が反転され
た信号）に同期して、順次シフトしていく。また、比較
器８７，８８の出力信号と、各フリップフロップ８９−
１乃至８９−８の出力信号は、演算ゲート９０に入力さ
れる。

【００８３】演算ゲート９０から出力されるｌ→ｓ／ｓ
→ｌ検出信号は、比較器８７，８８の出力信号がｓに対
応し（比較器８７，８８の出力信号の状態がそれぞれ、
“０”，”１”の場合）、フリップフロップ８９−１の
出力信号がｌに対応する場合か、または、比較器８７，
８８の出力信号がｌに対応し、フリップフロップ８９−
１の出力信号がｓに対応する場合に“１”の状態とさ
れ、それ以外の場合には“０”とされる。そして、この
ｌ→ｓ／ｓ→ｌ検出信号は、論理和回路９１の１つの端
子と、論理積回路９８の一方の端子に出力される。

【００８４】即ち、ｌ→ｓ／ｓ→ｌ検出信号が“１”の
状態となるのは、ビットデータの境界部である（ビット
データ内のチャンネルデータの境界部では、ｍの状態が
挿入されているのでこの場合は該当しない）ので、この
信号を参照することにより、ビットデータの境界部を検
出することができる。

【００８５】また、演算ゲート９０から出力されるｓ→
ｍ→ｌ検出信号は、比較器８７，８８の出力信号がｌに
対応し（比較器８７，８８の出力信号の状態が“１”，
“０”の場合）、フリップフロップ８９−１，８９−２
の出力信号がそれぞれ“ｍ”，“ｓ”に対応する場合に
“１”の状態とされ、その他の場合は“０”の状態とさ
れる。このｓ→ｍ→ｌ検出信号は、論理和回路９１の１
つの端子と、論理積回路１００の一方の端子に出力され
る。

【００８６】即ち、ｓ→ｍ→ｌ検出信号が“１”の状態
となるのは、“０”を表すビットデータ内のチャンネル
データの境界部分であるので、この信号を参照すること
により、“０”を表すビットデータの境界部を検出する
ことができる。

【００８７】更に、演算ゲート９０から出力されるｌ→
ｍ→ｓ検出信号は、比較器８７，８８の出力信号がｓに
対応し、フリップフロップ８９−１，８９−２の出力信
号がそれぞれ“ｍ”，“ｌ”に対応する場合に“１”の
状態とされ、その他の場合は“０”の状態とされる。こ
のｌ→ｍ→ｓ検出信号は、論理和回路９１の１つの端子
と、論理積回路１０１の一方の端子に出力される。

【００８８】即ち、ｌ→ｍ→ｓ検出信号が“１”の状態
となるのは、“１”を表すビットデータ内のチャンネル
データの境界部分であるので、この信号を参照すること
により、“１”を表すビットデータの境界部を検出する
ことができる。

【００８９】次に、図１１のフローチャートを参照し
て、演算ゲート９０以降のブロックの動作の概要を説明
する。

【００９０】この図に示すフローチャートは、演算ゲー
ト９０以降のブロックの動作の概要を示している。即
ち、ステップＳ１においては、２値化信号の周期が６周
期以上不変である部分が検出される（ハンティング処
理）。位相変調信号は、ビットデータの値に応じてパル
ス（“１”の状態）の位置が変調されるているので、ビ
ットデータ内において、チャンネルデータは必ず変化す
る。従って、６周期以上（ｌの場合は６周期、ｓの場合
は８周期）に亘って２値化信号の周期が変化しない場合
は、ビットデータの境界部分である（ＹＥＳ）ことにな
り、その場合は、ステップＳ２に進む。

【００９１】例えば、ビットデータが“１０”である場
合、チャンネルデータは、“０１１０”となり、ビット
データの境界部分（“１”と“０”の境界部分）では、
比較器８７，８８の出力がｓとなる状態が８周期に亘っ
て続き、その後ｍ，ｌの状態となる。一方、ビットデー
タが“０１”である場合、チャンネルデータは“１００
１”となり、ビットデータの境界部では、比較器８７，
８８がｌである状態が６周期に亘って続き、その後ｍ，
ｓの状態となる。

【００９２】ステップＳ１において、比較器８７，８８
の出力信号がｓの状態を８周期の間継続し、続いてｍ，
ｌの状態となった場合は、最後のｌの状態となった時点
でタイミングカウンタ１０５の値を５に設定すれば、タ
イミングカウンタ１０５のカウント値を更正することが
できる。また、同様にステップＳ１において、比較器８
７，８８の出力信号がｌの状態を６周期の間継続し、続
いてｍ，ｓの状態となった場合は、最後のｓの状態とな
った時点でタイミングカウンタ１０５の値を４に設定す
れば、タイミングカウンタ１０５のカウント値を更正す
ることができる。そしてタイミングカウンタ１０５の設
定終了後は、ステップＳ２に進む。また、ステップＳ１
において、ｓまたはｌが６周期以上継続する状態が検出
されない場合（ＮＯ）は、ステップＳ１に戻り同様の処
理を繰り返す。

【００９３】ステップＳ２においては、ビットデータの
境界部分（ゼロクロス点）が観察され、周波数の変化が
検出できるか否かが判定される（後方保護処理）。即
ち、２値化信号（図１０（ｃ））がゼロクロス点を境に
して周波数を変化させるのは、ビットデータの境界部分
（例えば、図１０（ｇ）のチャンネルデータの“０”と
“１”の境界部分）であるので、ステップＳ１において
設定されたタイミングカウンタ１０５の値を参照して、
ビットデータの境界部分を検出し、検出された境界部分
において２値化信号の周波数が変化する部分が検出でき
るか否かを判定する。そのような部分が検出されない場
合（ＮＯ）には、ステップＳ２に戻り、同様の動作を繰
り返し、また、検出された場合（ＹＥＳ）には、タイミ
ングカウンタ１０５の値を０に設定し、ステップＳ３に
進む。

【００９４】なお、ステップＳ１における検出に誤差が
あった場合を考慮し、ステップＳ２におけるビットデー
タの境界部分の検出に対してある程度の誤差を許容する
ようにしてもよい。即ち、ステップＳ１において正確な
検出が行われた場合には、タイミングカウンタ１０５の
値が７から０に変化する時点がビットデータの境界部分
に対応する。しかしながら、ステップＳ１において誤差
が生じた場合、タイミングカウンタ１０５の値が必ずし
も正確とは限らないので、そのような場合を考慮して、
例えば、タイミングカウンタ１０５の値が６から７、ま
たは０から１に変化した場合に、２値化信号の周期の変
化を検出したときもＹＥＳと判定するようにする。ま
た、このような処理は１度だけでなく複数回繰り返し実
行するようにしてもよい。

【００９５】ステップＳ３においては、同期が正常であ
るか否かが判定される（前方保護処理）。即ち、同期が
正常である場合には、以下のような状況は生じにくいの
で、これらの状態を検出することにより、同期が正常か
否かを判定する。 （Ａ）ビットデータの境界、または、中央付近以外の場
所で２値化信号の周期が変化する。 （Ｂ）タイミングカウンタ１０５の値が１から２に変化
する時点において、２値化信号の周期が変化する。 （Ｃ）タイミングカウンタ１０５の値が２乃至４の値を
とる場合に、２値化信号の状態がｓ，ｍ，ｌの状態変化
を生ずる（通常は、ｌ，ｍ，ｓの状態変化を生ずる）。 （Ｄ）タイミングカウンタ１０５の値が３乃至５の値を
とる場合に、２値化信号の状態がｌ，ｍ，ｓの状態変化
を生ずる（通常は、ｓ，ｍ，ｌの状態変化を生ずる）。

【００９６】従って、以上のような状態が検出された場
合（ＹＥＳ）は、同期が外れたものとしてステップＳ１
に戻り、同様の処理が繰り返されることになる。また、
以上のような状態が検出されない場合（ＮＯ）は、ステ
ップＳ３に戻り同様の処理が繰り返されることになる。

【００９７】次に、以上の説明に基づき、図９のブロッ
ク図の動作を説明する。

【００９８】いま、フリップフロップ１０３，１０４の
出力が双方ともに“０”であるとする。その場合、エン
コーダ１０６は、端子０の出力のみが“１”の状態とさ
れる。なお、このエンコーダ１０６は、前述のように、
フリップフロップ１０３，１０４の出力信号に応じて、
端子０乃至３のいずれかの出力を“１”の状態とし、現
在の処理の状態（図１１のフローチャートのステップ１
乃至Ｓ３の何れかに対応している）を示す。即ち、端子
０の出力が“１”（フリップフロップ１０３，１０４の
出力がともに“０”）の状態である場合は、ステップ１
の処理が実行されている状態を示し、端子１の出力が
“１”の状態である場合（フリップフロップ１０３，１
０４の出力がそれぞれ“１”，“０”の場合）は、ステ
ップＳ２の処理が実行されている状態を示す。また、端
子３の出力が“１”の状態である場合（フリップフロッ
プ１０３，１０４の出力がともに“１”の場合）には、
ステップＳ３の処理が実行されている状態を示してい
る。

【００９９】なお、端子２の出力が“１”となる場合は
通常はあり得ないので、この端子の出力が“１”となっ
た場合は、ステップＳ１の処理に無条件に復帰する（フ
リップフロップ１０３，１０４の出力がともに“０”の
状態になる）ようになされている。

【０１００】従って、前述のように、フリップフロップ
１０３，１０４の出力が共に“０”である場合、エンコ
ーダ１０６の端子０の出力が“１”の状態となり、ステ
ップＳ１の処理が実行されている状態が示される。この
とき、エンコーダ１０６の端子０は、論理積回路１０
０，１０１の一方の端子に接続されているので、これら
の端子には“１”が入力される。また、端子１乃至３の
出力は“０”の状態であるので、端子１が接続されてい
る論理積回路９９と、端子３の出力が供給されている論
理積回路９７の出力は“０”の状態となる。

【０１０１】このような状態において、例えば、演算ゲ
ート９０から出力されるｓ→ｍ→ｌ検出信号が“１”の
状態とされた場合は、論理積回路１００の出力が“１”
の状態となり、その結果、論理和回路９３，９４の出力
も“１”の状態となる。

【０１０２】論理和回路９４の出力は、タイミングカウ
ンタ１０５のロード（ＬＤ）端子に入力されており、ま
た、セレクタ１０２のｓ０，ｓ１端子には、それぞれ論
理積回路１０１，９９から“０”が入力されているの
で、入力された２ビットデータの値（ｓ０を下位ビッ
ト、ｓ１を上位ビットした場合の値（＝ｓ））に対応し
た端子が選択され、選択された端子に入力されている値
（この場合ｓ＝０であるので値５）が読み込まれ、論理
和回路９４の出力が立ち上がるタイミングでタイミング
カウンタ１０５にロードされる。従って、エンコーダ１
０６の端子０の出力が“１”の状態である場合に、ｓ→
ｍ→ｌ検出信号が“１”の状態となった場合は、タイミ
ングカウンタ１０５の値が“５”に設定される。

【０１０３】また、論理和回路９３の出力はフリップフ
ロップ１０３のセット端子に入力されているので、フリ
ップフロップ１０３の出力は、インバータ８０の出力信
号が立ち上がるタイミング（即ち、２値化信号の立ち下
がるタイミング）で、“１”の状態となる。前述したよ
うに、フリップフロップ１０３の出力信号は、エンコー
ダ１０６に下位ビットとして入力されているので、その
結果、エンコーダ１０６に入力されている２ビットデー
タは“０１”となるので、端子１の出力が“１”の状態
になる（即ち、ステップＳ２の処理に進む）。

【０１０４】一方、エンコーダ１０６の端子０の出力が
“１”である場合に、演算ゲート９０から出力されるｌ
→ｍ→ｓ検出信号が“１”の状態とされると（ｌ→ｍ→
ｓの状態が検出されると）、論理積回路１０１の出力が
“１”の状態となり、その結果、論理和回路９３，９４
の出力も“１”の状態となる。

【０１０５】論理和回路９４の出力は、タイミングカウ
ンタ１０５のロード（ＬＤ）端子に入力されており、ま
た、セレクタ１０２のｓ０，ｓ１端子には、それぞれ論
理積回路１０１と論理積回路９９から“０”，“１”が
入力されているので、入力された２ビットデータの値
（＝１）に対応した端子からデータ（＝４）が入力さ
れ、論理和回路９４の出力が立ち上がるタイミングでタ
イミングカウンタ１０５にロードされる。従って、エン
コーダ１０６の端子０の出力が“１”の状態である場合
に、ｌ→ｍ→ｓ検出信号が“１”の状態となった場合に
は、タイミングカウンタ１０５のカウント値が“４”に
設定されることになる。

【０１０６】また、論理和回路９３の出力はフリップフ
ロップ１０３のセット端子に入力されているので、フリ
ップフロップ１０３の出力は、インバータ８０の出力信
号が立ち上がるタイミング（即ち、２値化信号の立ち下
がるタイミング）で、“１”の状態となる。前述したよ
うに、フリップフロップ１０３の出力信号は、エンコー
ダ１０６に下位ビットとして入力されているので、その
結果、エンコーダ１０６に入力されている２ビットデー
タは“０１”となるので、端子１の出力が“１”の状態
になる（即ち、ステップＳ２の処理に進む）。

【０１０７】以上の動作により、フリップフロップ１０
３，１０４の出力は、それぞれ、“１”，“０”となっ
ているので、エンコーダ１０６の端子１の出力は“１”
の状態とされる。その結果、論理積回路９９の一方の端
子には“１”が入力されることになる。

【０１０８】次に、図１１のフローチャートのステップ
Ｓ２の処理について説明する。

【０１０９】エンコーダ１０７の端子１からは、ビット
データの境界部分（タイミングカウンタ１０５の値が７
から０に変化する部分）において、“１”の状態とされ
るＷＩＮＤＯＷ１信号が出力されている。また、端子２
からは、ビットデータの境界部分とビットデータの中央
部以外（即ち、タイミングカウンタ１０５の値が１乃至
３または６，７である場合）において“１”の状態とな
るＷＩＮＤＯＷ２信号が出力されている。更に、端子Ｏ
ＵＴからは、タイミングカウンタ１０５の値が６となっ
た場合にパルスを発生するゲート信号が出力され、ゲー
ト回路６４に供給される。

【０１１０】いま、タイミングカウンタ１０５のカウン
ト値が０になったとする、その場合、エンコーダ１０７
の端子１から出力されるＷＩＮＤＯＷ１信号は“１”の
状態とされるので、論理積回路９８の一方の端子には、
“１”が入力されることになる。このとき、演算ゲート
９０から出力されるｌ→ｓ／ｓ→ｌ検出信号が“１”の
状態となった場合（ビットデータの境界部において２値
化信号の周期が変化した場合）は、論理積回路９８の出
力が“１”の状態となる。

【０１１１】論理積回路９８の出力は、論理積回路９９
の一方の端子とフリップフロップ１０４に入力されてい
るので、論理積回路９９の出力が“１”の状態とされる
（エンコーダ１０６の端子は“１”の状態であるた
め）。

【０１１２】論理積回路９９の出力は、論理和回路９４
とセレクタ１０２のｓ１端子にも入力されているので、
セレクタ１０２は、ｓ０，ｓ１端子から入力される値
（＝２）に対応する端子を選択し、データ（＝０）を読
み込み、出力する。その結果、タイミングカウンタ１０
５は、論理和回路９４の出力が立ち上がるタイミングで
セレクタ１０２から出力されるデータ０をロードする。

【０１１３】また、論理積回路９８の出力はフリップフ
ロップ１０４のセット端子にも供給されているので、フ
リップフロップ１０４の出力は“１”の状態となり、そ
の結果、エンコーダ１０６に供給される２ビットデータ
は“１１”となる。すると、エンコーダ１０６は端子３
の出力を“１”の状態とする（即ち、ステップＳ３の処
理に進む）。

【０１１４】即ち、エンコーダ１０６の端子１の出力が
“１”の状態（ステップＳ２の処理が実行されている状
態）であり、ＷＩＮＤＯＷ１信号が“１”の状態となっ
た場合（ビットデータの境界部である場合）に、演算ゲ
ート９０から出力されるｌ→ｓ／ｓ→ｌ検出信号が
“１”の状態となった場合（２値化信号の周期が変化し
た場合）は、エンコーダ１０６の端子３の出力が“１”
の状態とされ、また、タイミングカウンタ１０５のカウ
ント値が０にリセットされることになる。

【０１１５】次に、図１１のフローチャートのステップ
Ｓ３の処理について説明する。

【０１１６】エンコーダ１０６の端子３の出力が“１”
の状態とされると（ステップＳ３の処理が実行された状
態となると）、論理積回路９７の一方の端子に“１”が
入力されることになる。論理積回路９７の他方の端子に
は、論理積回路９６の出力信号が入力されているので、
論理積回路９６の２つの入力端子に入力される信号の状
態が“１”になった場合、論理積回路９７の出力が
“１”の状態となる。即ち、ＷＩＮＤＯＷ２信号が
“１”の状態となり、かつ、論理和回路９１の出力が
“１”の状態となった場合に論理積回路９７の出力が
“１”の状態となる。

【０１１７】ＷＩＮＤＯＷ２信号が“１”の状態となる
のは、タイミングカウンタ１０５のカウント値が１乃至
３、または、６，７の場合である。また、論理和回路９
１が“１”の状態となるのは、演算ゲート９０から出力
される、ｌ→ｓ／ｓ→ｌ検出信号、ｓ→ｍ→ｌ検出信
号、またはｌ→ｍ→ｓ検出信号の何れかが“１”の状態
となった場合である。

【０１１８】ＷＩＮＤＯＷ２信号が“１”の状態となる
場合には、ｌ→ｓ／ｓ→ｌ検出信号、ｓ→ｍ→ｌ検出信
号、およびｌ→ｍ→ｓ検出信号は全て“０”となるのが
通常である。従って、論理積回路９６に入力される信号
がともに“１”の状態となる場合は、同期が外れたとき
である。その場合は、論理積回路９７の出力が“１”の
状態とされ、その結果、論理和回路９２から“１”が出
力されてフリップフロップ１０３，１０４のリセット
（ｒｅｓｅｔ）端子に入力され、フリップフロップ１０
３，１０４の出力は共に“０”となる。そして、エンコ
ーダ１０６へ入力される２ビットデータは“００”の状
態となるので、エンコーダ１０６は、端子０の出力を
“１”の状態とする（ステップＳ１の処理に戻る）。

【０１１９】なお、フリップフロップ１０３，１０４の
出力状態が、それぞれ、“０”，“１”となることは通
常はないが、そのような状態になった場合は、エンコー
ダ１０６の端子２の出力が“１”の状態となり、その結
果、論理和回路９２の出力が“１”の状態となり、フリ
ップフロップ１０３，１０４がリセットされる（ステッ
プＳ１の処理に戻る）。

【０１２０】以上の処理により、２値化信号に正確に同
期してタイミングカウンタ１０５がカウントされること
になる。前述のように、エンコーダ１０７は、タイミン
グカウンタ１０５のカウント値が６となる場合にパルス
を発生するゲート信号（図１０（ｊ））を生成し、ゲー
ト回路６４（図８参照）に供給する。

【０１２１】ゲート回路６４は、ゲート信号が“１”の
状態となる時点（タイミングカウンタ１０５のカウント
値が６となる時点）でＰＬＬエッジ信号（図１０
（ｋ））を出力する。その結果、位相比較器６５、ＬＰ
Ｆ６７、ＶＣＯ６８、および分周器６６により構成され
るＰＬＬにより、ゲート回路６４から出力されるＰＬＬ
エッジ信号（図１０（ｋ））の１周期にＮ個のパルスを
生ずるクロック信号を生成し、出力する。

【０１２２】なお、以上の実施例では、タイミングカウ
ンタ１０５のカウント値が６の場合に、ゲート信号のパ
ルスを発生するようにした。これは、各素子における遅
延や、演算に必要な時間を考慮したためである。

【０１２３】以上のような実施例によれば、位相変調さ
れたＡＤＩＰデータをプリグルーブとしてディスクに記
録し、これを再生するようにしたので、正確なクロック
信号を生成することが可能となる。

【０１２４】なお、以上の実施例において、ＦＭ変調回
路１５は、チャンネルデータ（位相変調信号）が１であ
る場合は、ビットデータの半分の長さに対応する期間に
４＋１／４波のキャリアを出力し、また、チャンネルデ
ータが０である場合は、１ビットデータの半分の長さに
対応する期間に４−１／４波のキャリアを出力するよう
にした。しかしながら、本発明は、このような数のキャ
リアに限定されるものではないことは勿論である。一般
的には、チャンネルデータの値に応じて、ｎ＋ｄ波のキ
ャリアとｎ−ｄ波のキャリア信号を発生するようにすれ
ばよい。

【０１２５】図１２は、本発明を適用した記録装置の他
の構成の一例を示すブロック図である。この図におい
て、図６と同一の部分には、同一の符号が付してあるの
で、その説明は省略する。

【０１２６】なお、この図においては、合成回路２２と
ファインクロック信号発生回路２３が新たに追加されて
いる。その他の構成は、図６における場合と同様であ
る。また、ウォブリング信号発生回路２１は、前述の場
合と同様に、図３に示す構成とされている。

【０１２７】ファインクロック信号発生回路２３は、図
１３に示すように、ビットデータの境界部分（ゼロクロ
ス部分）において、ｆｉｎｅ ｃｌｏｃｋ ｍａｒｋ
（同期マーク（以下、ファインクロックという））を生
成し、合成回路２２に供給するようになされている。ま
た、合成回路２２は、ファインクロック信号発生回路２
３から供給されるファインクロック信号とウォブリング
信号発生回路２１から供給されるウォブリング信号とを
重畳し、記録回路２４に出力するようになされている。

【０１２８】以上のような構成によれば、原盤２６に記
録されるＡＤＩＰデータは、ビットデータの境界部分に
ファインクロック信号が重畳されることになるので、再
生時にこのファインクロック信号を検出することによ
り、ビットデータの境界部分を更に正確に検出すること
ができるので、更に正確なクロック信号を生成すること
が可能となる。

【０１２９】図１４は、図１２に示す記録装置により記
録されたＡＤＩＰデータを再生する再生装置の構成一例
を示すブロック図である。この図において、図７と同一
の部分には同一の符号が付してあるので、その説明は省
略する。

【０１３０】なお、この図においては、ファインクロッ
ク検出回路５０とファインクロック周期検出回路５１が
新たに追加されている。その他の構成は、図７の場合と
同様である。

【０１３１】ファインクロック検出回路５０は、光ヘッ
ド３２が再生出力するＲＦ信号からファインクロック信
号に対応する成分を検出している。

【０１３２】ファインクロック周期検出回路５１は、フ
ァインクロック検出回路５０がファインクロックを検出
したとき出力する検出パルスの周期性を判定する。すな
わち、ファインクロック信号は一定の周期で発生される
ため、ファインクロック検出回路５０より入力される検
出パルスが、この一定の周期で発生された検出パルスで
あるか否かを判定し、一定の周期で発生した検出パルス
であれば、その検出パルスに同期したパルスを発生し、
後段のＰＬＬ回路４０に出力する。また、ファインクロ
ック周期検出回路５１は、一定の周期で検出パルスが入
力されない場合においては、後段のＰＬＬ回路４０が誤
った位相にロックしないように、所定のタイミングで疑
似パルスを発生するようになされている。

【０１３３】ＰＬＬ回路４０は、ファインクロック周期
検出回路５１から出力されるパルス信号に基づき、クロ
ック信号を生成し、装置の各部に供給するとともに、記
録再生回路３３に供給する。記録再生回路３３は、ＰＬ
Ｌ回路４０から出力されるクロック信号と、アドレス発
生読取回路３５から出力されるアドレスデータとを参照
し、（ユーザ）データ記録領域を検出する。

【０１３４】このように、ビットデータの境界部に対応
する周波数変調波のゼロクロス点にファインクロック信
号を挿入することで、ファインクロック信号の振幅の変
動が少なくなるので、その検出が容易となる。

【０１３５】なお、以上の例では、ｓｙｎｃパターン
（同期パターン）を使用しない場合について説明した。
しかしながら、本発明は、ｓｙｎｃパターンを使用した
データに対しても適用することができる。

【０１３６】図１５は、ｓｙｎｃパターンを挿入した場
合のデータを示す図である。この実施例では、ｓｙｎｃ
パターンとして“１１００”が挿入されている。このよ
うなｓｙｎｃパターンでは、チャンネルデータ“１１”
と“００”との境界部分において、位相のずれを生ずる
ことになる。しかしながら、ｓｙｎｃパターンを構成す
るチャンネルビットの“１”と“０”の個数を同じにす
ることにより、ｓｙｎｃパターンの終了部分では、位相
のずれをキャンセルすることができる。従って、ｓｙｎ
ｃパターン以外の場所では、同期を正確に取ることが可
能であるので、その他の部分において同期を取るように
すれば、正確なクロック信号を生成することができる。

【０１３７】ところが、このようなｓｙｎｃパターンを
挿入した場合、何らかの原因により、チャンネルデータ
をビットデータに変換する際に、１チャンネルデータ分
のずれを生じたとき、元のデータの再生が困難になる場
合がある。このような場合の一例を、図１６，１７に示
す。図１６と図１７では、チャンネルデータをビットデ
ータに変換する際に１チャンネルデータ分のずれが生じ
ている。このような場合、図１６と図１７の例により明
らかであるように、再生されるビットデータは、全く異
なるものになる。

【０１３８】図１８は、本発明を適用した他のｓｙｎｃ
パターンの一例を示す図である。

【０１３９】この実施例においては、ｓｙｎｃパターン
の最初の２ビットは、直前のチャンネルデータと同一の
値となるようにされている。即ち、図１８に示す例で
は、ｓｙｎｃパターンの直前のチャンネルデータの値が
“０”であるので、ｓｙｎｃパターンとして最初の２ビ
ットが“０”である“００１１”が挿入されている。そ
の結果、チャンネルデータに３ビットに亘り“０”が連
続する部分が形成されるので、チャンネルデータからビ
ットデータを再生する際は、この部分を基準にして再生
するようにすれば、再生されたビットデータにずれが生
ずることを防止することができる。

【０１４０】なお、ｓｙｎｃパターンの直前のビットが
“１”の場合には、ｓｙｎｃパターンとして、“１１０
０”を挿入するようにすれば、チャンネルビットに３ビ
ットに亘り“１”が連続する部分が形成されることにな
るので、前述の場合と同様に、この部分を基準にして正
確にデータを再生することが可能となる。

【０１４１】このような、ｓｙｎｃパターンによれば、
再生時において、チャンネルデータのずれを生ずること
がなくなるので、正確にデータを再生することが可能と
なる。

【０１４２】なお、以上の実施例においては、ディスク
１のプリグルーブ２をＡＤＩＰデータに応じてウォブリ
ングさせるようにしたが、例えば、ＡＴＩＰ（Absolute
Time in Pregroove）などの時間情報に応じてプリグル
ーブ２をウォブリングさせてもよいことは勿論である。

【０１４３】

【発明の効果】請求項１に記載のディスクによれば、常
に同じ個数の０と１が発生するように選ばれたチャンネ
ルデータに基づいて、アドレスデータのビットデータの
始点と終点が、いずれもゼロクロス点とされた周波数変
調波により、プリグルーブがウォブリングされるように
したので、ゼロクロス点を検出することにより、簡単
に、正確なクロックを生成することが可能となる。ま
た、正確なクロックとアドレスデータからユーザデータ
記録領域を正確に求めることが可能となる。

【０１４４】請求項５に記載のディスク形成装置および
請求項６に記載のディスク形成方法によれば、常に同じ
個数の０と１が発生するように選ばれたチャンネルデー
タに基づいて、アドレスデータのビットデータの始点と
終点が、いずれもゼロクロス点となるようにされた周波
数変調波により、プリグルーブをウォブリングさせるよ
うにしたので、アドレスデータから簡単にしかも正確な
クロックを生成することが可能となるとともに、安定に
ディスクを再生することが可能となる。

【０１４５】請求項７に記載のディスク記録再生装置お
よび請求項９に記載のディスク記録再生方法によれば、
ディスクに記録されているアドレスデータを読み出し、
読み出されたアドレスデータを構成するビットデータの
境界部分を検出し、検出されたビットデータの境界部分
を基準にしてクロック信号を生成するようにしたので、
正確なクロック信号を生成し、このクロック信号に基づ
いて、各種制御を正確に行うことが可能となる。また、
追記型のディスクまたは書き換え型ディスクに対してデ
ータをランダムに記録する際に、記録容量の低下を防ぐ
ことができる。

【図面の簡単な説明】

【図１】本発明を適用したディスクの構成の一例を示す
図である。

【図２】図１に示すディスクに記録されているウォブリ
ング信号のデータのフォーマットの一例を示す図であ
る。

【図３】ウォブリング信号を生成する回路の構成の一例
を示すブロック図である。

【図４】図３に示す位相変調回路１３によって生成され
る信号を示す図である。

【図５】チャンネルデータと、このチャンネルデータを
元に生成されるクロック信号との関係を示すタイミング
図である。

【図６】原盤２６にプリグルーブを形成するための記録
装置の構成の一例を示すブロック図である。

【図７】図６に示す記録装置により記録された情報を再
生する再生装置の構成の一例を示すブロック図である。

【図８】図７に示すＰＬＬ回路４０の詳細な構成の一例
を示すブロック図である。

【図９】図８に示すゲート信号発生回路６３の詳細な構
成の一例を示すブロック図である。

【図１０】図９に示すブロック図の主要部分の信号のタ
イミングを示すタイミング図である。

【図１１】図９に示すブロック図において実行される処
理の概要を説明するフローチャートである。

【図１２】原盤２６にプリグルーブを形成するための記
録装置の他の構成の一例を示すブロック図である。

【図１３】図１２に示すブロック図により挿入されるフ
ァインクロックマークを説明する図である。

【図１４】図１２に示すブロック図により記録された情
報を再生するための再生装置の構成の一例を示す図であ
る。

【図１５】ｓｙｎｃパターンの挿入の一例を示す図であ
る。

【図１６】図１５に示すｓｙｎｃパターンを挿入した場
合の再生データの一例を示す図である。

【図１７】図１５に示すｓｙｎｃパターンを挿入した場
合の再生データの他の一例を示す図である。

【図１８】ｓｙｎｃパターンの挿入の他の一例を示す図
である。

【図１９】従来のクロック生成装置の構成の一例を示す
図である。

【図２０】図１９のブロック図の主要部分の信号のタイ
ミングを示すタイミング図である。

【図２１】従来の変調方式により変調されたチャンネル
データとビットデータとの関係を示す図である。

【符号の説明】

１３ 位相変調回路（位相変調手段、位相変調ステッ
プ）， １５ ＦＭ変調回路（周波数変調手段、周波数
変調ステップ）， ２５ 光ヘッド（ウォブリング手
段、ウォブリングステップ）， ３２ 光ヘッド（読み
出し手段、読み出しステップ）， ６８ ＶＣＯ（クロ
ック生成手段、クロック生成ステップ），９０ 演算ゲ
ート（検出手段、検出ステップ）

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) G11B 7/007 G11B 7/0045 G11B 20/12

Claims (9)

(57)【特許請求の範囲】
1. 【請求項１】 データを記録するトラックが予め形成さ
   れているとともに、当該トラックがアドレスデータに対
   応してウォブリングされているディスクにおいて、 前記アドレスデータの各々のビットデータに対して、常
   に同じ個数の０と１が発生するように選ばれたチャンネ
   ルデータが生成され、前記 チャンネルデータに基づいて、前記アドレスデータ
   のビットデータの始点と終点がいずれもゼロクロス点と
   されるようになされた周波数変調波が生成され、前記 周波数変調波により、前記トラックがウォブリング
   されていることを特徴とするディスク。
2. 【請求項２】 前記ビットデータの境界部分に対応する
   前記周波数変調波のゼロクロス点付近に同期マークが記
   録されていることを特徴とする請求項１に記載のディス
   ク。
3. 【請求項３】 前記アドレスデータには、同期をとるた
   めの同期パターンが挿入されていることを特徴とする請
   求項１に記載のディスク。
4. 【請求項４】 前記同期パターンの、少なくとも最初の
   ２チャンネルデータは、その直前のチャンネルデータと
   同一の値とされていることを特徴とする請求項３に記載
   のディスク。
5. 【請求項５】 データを記録するトラックが予め形成さ
   れているとともに、当該トラックがアドレスデータに対
   応してウォブリングされているディスクを形成するディ
   スク形成装置において、 前記アドレスデータの各々のビットデータに対して、常
   に同じ個数の０と１が発生するように選ばれたチャンネ
   ルデータを生成する第１の生成手段と、前記第１の生成手段により生成された前記 チャンネルデ
   ータに基づいて、前記アドレスデータのビットデータの
   始点と終点が、いずれもゼロクロス点となるようにされ
   た周波数変調波を生成する第２の生成手段と、前記第２の生成手段により生成された前記 周波数変調波
   により、前記トラックをウォブリングさせるウォブリン
   グ手段とを備えることを特徴とするディスク形成装置。
6. 【請求項６】 データを記録するトラックが予め形成さ
   れているとともに、当該トラックがアドレスデータに対
   応してウォブリングされているディスクを形成するディ
   スク形成方法において、 前記アドレスデータの各々のビットデータに対して、常
   に同じ個数の０と１が発生するように選ばれたチャンネ
   ルデータを生成する第１の生成ステップと、前記第１の生成ステップの処理で生成された前記 チャン
   ネルデータに基づいて、前記アドレスデータのビットデ
   ータの始点と終点が、いずれもゼロクロス点となるよう
   にされた周波数変調波を生成する第２の生成ステップ
   と、前記第２の生成ステップの処理で生成された前記 周波数
   変調波により、前記トラックをウォブリングさせるウォ
   ブリングステップとを備えることを特徴とするディスク
   形成方法。
7. 【請求項７】 データを記録するトラックが予め形成さ
   れているとともに、当該トラックがアドレスデータに対
   応してウォブリングされているディスクであって、 前記アドレスデータの各々のビットデータに対して、常
   に同じ個数の０と１が発生するように選ばれたチャンネ
   ルデータが生成され、前記 チャンネルデータに基づいて、前記アドレスデータ
   のビットデータの始点と終点がいずれもゼロクロス点と
   されるようになされた周波数変調波が生成され、前記 周波数変調波により、前記トラックがウォブリング
   されているディスクに情報を記録または再生するディス
   ク記録再生装置において、 前記ディスクに記録されている前記アドレスデータを読
   み出す読み出し手段と、 前記読み出し手段により読み出された前記アドレスデー
   タのビットデータの境界部分を検出する検出手段と、 前記検出手段により検出されたビットデータの境界部分
   を基準にしてクロック信号を生成するクロック生成手段
   とを備えることを特徴とするディスク記録再生装置。
8. 【請求項８】 前記検出手段は、前記位相変調されたア
   ドレスデータの規則性に基づいて、前記ビットデータの
   境界部分を検出することを特徴とする請求項７に記載の
   ディスク記録再生装置。
9. 【請求項９】 データを記録するトラックが予め形成さ
   れているとともに、当該トラックがアドレスデータに対
   応してウォブリングされているディスクであって、 前記アドレスデータの各々のビットデータに対して、常
   に同じ個数の０と１が発生するように選ばれたチャンネ
   ルデータが生成され、前記 チャンネルデータに基づいて、前記アドレスデータ
   のビットデータの始点と終点がいずれもゼロクロス点と
   されるようになされた周波数変調波が生成され、前記 周波数変調波により、前記トラックがウォブリング
   されているディスクに情報を記録または再生するディス
   ク記録再生方法において、 前記ディスクに記録されているアドレスデータを読み出
   す読み出しステップと、 前記読み出しステップにより読み出された前記アドレス
   データのビットデータの境界部分を検出する検出ステッ
   プと、 前記検出ステップにより検出されたビットデータの境界
   部分を基準にしてクロック信号を生成するクロック生成
   ステップとを備えることを特徴とするディスク記録再生
   方法。