JPS6019176B2

JPS6019176B2 - 信号処理装置

Info

Publication number: JPS6019176B2
Application number: JP10737875A
Authority: JP
Inventors: 勝一舘
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1975-09-04
Filing date: 1975-09-04
Publication date: 1985-05-15
Also published as: JPS5230320A

Description

【発明の詳細な説明】映像信号をビデオテープに配録するときに、その映像信
号の時間経過あるいはフレームごとの番号を示す信号な
どの情報信号をコード化し、そのコード信号をテープの
補助トラックに記録することが行われている。

この場合、その情報信号はＳＭ円ＴＥタイムコード化さ
れるが、このＳＭＰＴＥタイムコード信号は、第３図Ａ
，Ｂに示すように、もとの情報信号Ｓａが“０”のとき
には、パルス幅が１となり、“１”のときには１／２と
なるパルス幅変調信号（バィフェィズ信号）Ｓｂである
。そしてこのような情報信号が、映像信号と共にテープ
に記録されていれば、この情報信号によって映像信号の
全体の長さや、再生時に経過時間など知ることができる
と共に、特定のフレームを探し出し、そこから再生する
こともできる。

ところがこの場合、コード信号のパルス幅を計ってもと
の情報信号を再生すると、通常の再生時には問題ないが
、早送り時や巻き戻し時には、コード信号のパルス幅が
著しく短くなり、しかもテープの巻き径と共に変化する
ので、早送りや巻き戻しをして特定のフレームを探し出
すことは困難になる。

そこで、このような点にかんがみ、早送り時や巻き戻し
時でも、正しくＳＭＰＴＥタイムコード信号を再生でき
るようにした装置として第１図に示すようなものが考え
られている。

すなわち、ＳＭＰＴＥタイムコード信号中の連続する２
つのパルスのパルス幅を比較すると、その比は、１／２
，１，２のちずれかであ。

また、テープが加速あるいは減速されているときには、
そのパルス幅の絶対値は変化するが、連続する２つのパ
ルス間においては、パルス幅はほぼ等しく、従って加速
あるいは減速されているときでも、連続する２つのパル
スのパルス幅の比は、１／２，１，２のいずれかに近似
される。一方、数の比が、１／２，１，２のいずれかで
ある２つの数をバィナリコードで教えて比較した場合に
は、そのバイナリコードのすべてのビットを比較しなく
ても、上位の例えば３桁だけを比較するだけで、その２
つの数の比が、１／２，１，２のいずれであるかを判別
できる。

第１図の装置は、これらの点に着目し、コード信号中の
連続する２つのパルス幅を比較することによりそのパル
スが“０”であるか、“１”であるかを判別すると共に
、その場合、そのコード信号をパルス幅変調信号からパ
ルス数変調信号に変換してそのパルス数を第４図に示す
ようにバィナリコードで教え、その計数値の上位の３桁
を比較することにより“０”と“１”とを判別するよう
にしたものである。またそのとき、計数及び比較を特別
の方法で行うようにしたものである。すななわち、第１
図において、ＳＭＰＴＥタイムコード信号Ｓｂ（第３図
Ｂ）が、入力端子１を通じて波形整形回路２に供給され
て第３図Ｃに示すように、信号Ｓｂの立ち上がり及び立
ち下がりごとに立ち上がり、かつ、信号Ｓｂに比べて十
分に幅の狭いパルスＰｃとされ、このパルスＰｃが微分
回路３，４に供給されて微分回路３らは第３図０に示す
ようにパルスＰｃの立ち上がりごとにパルスＰｄが取り
出されると共に、微分回路４からは第３図Ｅに示すよう
にパルスＰＣの立ち下がりごとにパルスＰｅが取り出さ
れる。また、１０は２１６進カウン夕（図の左端が最下
桁、右端が最上桁）である。

このカウンタ１０は、コード信号Ｓｂをパルス幅変調信
号からパルス数変調信号に変換すると共に、そのパルス
数を計数するためのものであり、クロツクパルス発振回
路５よりコード信号Ｓｂの最高周波数よりも十分に高い
、例えば８倍以上高い周波数のクロックパルスＣｐが、
計数入力として供給されると共に、微分回路４よりのパ
ルスＰｅがリセットパルスとして供給される。従ってカ
ウンタ１０‘ま、コード信号Ｓｂが立ち上がっている期
間あるいは立ち下がっている期間を１つの単位期間とし
て、その期間におけるクロックパルスＣｐの数を、各期
間ごとに計数することになる。さらに、１１，１２は１
６ビットのデータセレクタ１３は１６隻カゥンタ（図の
左端が最上桁、右端が最下桁）を示し、カウンタ１０の
１〜１＄段目の出力が、データセレクタ１１の入力３〜
１５に供給されると共に、カウンター０の１〜１４段目
の出力が、データセレク夕１２の入力２〜１５に供給さ
れ、さらにデータセレクタ１１の入力０〜２及びデータ
セレクタ１２の入力０，１にもそれぞれ図のように入力
が供給される。

またカウンタ１３の出力がセレクタ１１，１２にその制
御パルスとして供給され、カウンタ１３の計数内容が例
えば００００のときには、データセレクタ１１，１２の
入力０の入力がセレクタ出力として取り出されると共に
、データセレクタ１２の出力がカウンタ１３にその入力
として供Ｖ給される。そして微分回路４よりのパルスＰ
ｅがカウンタ１３にリセットパルスとして供Ｖ給される
。従ってコード信号Ｓｂが端子１に供給されると、その
立ち上がり及び立ち下がりごとにパルスＰｅによりカウ
ンター０，１３はリセツトされるので、カゥンタ１０
，１３の内容は、共に最初は０になっている。

従ってこのときには、データセレクタ１１，１２は入力
０の入力を、その出力として取り出す状態にある。そし
て第１番目のクロックパルスＣｐが供給されると、第２
図Ａに示すように、カウンタ１０の内容が１になると共
に、その第１番目のクロックパルスＣｐが、データセレ
クタ１２の入力０を通じてカウンタ１３に供給されて第
２図Ａに示すように、カウンタ１３の内容も１になる。

従ってカウンタ１３によってデータセレクタ１１，１２
は、入力が第２図Ａに太線で示すように、入力１に切換
わる。次に第２番目のクロツクバルスＣｐが供給される
と、第２図Ｂに示すように、カウンタ１０の内容は１０
１こなると共に、その第２番目のクロックパルスＣｐが
データセレクタ１２の入力１を通じてカウンタ１３に供
孫合されて第２図Ｂに示すように、カゥン夕１３の内容
も１０になる。

またこれによりデータセレクタ１１，１２の入力は第２
図Ｂに太線で示すように、入力２に切り換えられる。そ
して次のクロックパルスＣｐが供給されると、第２図Ｃ
に示すように、カウンタ１０の１段目は、１になると共
に、データセレクタ１２の出力レベルは“Ｈ’’となる
。

さらに次にクロツクパルスＣｐが供給されると、カウン
タ１０の１段目のレベルは“Ｈ”から“Ｌ”になり、そ
の内容は第２図Ｄに示すように１００となると共に、デ
ータセレクタ１２の出力レベルは“Ｈ”から“Ｌ”にな
り、カウンタ１３の内容は第２図Ｄに示すように１１に
なる。

またこれによりデータセレクタ１１，１２の入力は、第
２図Ｄに太線で示すように、入力３に切り換わる。従っ
てカウン夕１３の入力は、カウンタ１０の２段目の出力
となり、その出力レベルが“Ｈ”から“Ｌ”になるまで
、カウンタ１３及びデータセレクタ１１，１２は、第２
図○の状態を保つ。すなわち、クロツクパルスＣｐが４
つカウンタ１川こ供給されないと、カウンタ１３の入力
は１パルス分にならない。そしてカウンタ１０の計数が
進み第２図Ｅの状態になり、この状態に対して次のクロ
ックバルスＣｐが供給されると、第２図Ｆに示すように
に、カウンタ１０の内容は１００川こなってデータセレ
クタ１２の出力レベルが‘‘Ｈ”から‘‘Ｌ”になり第
２図Ｆに示すように、カウンタ１３の内容は１００にな
る。

そして以後、同様の動作が繰り返され、微分回路４より
パルスＰｅが得られると、カウンタ１０，１３はリセツ
トされる。

この場合、第２図Ａで説明したように、カウンタ１３の
入力は最初は２度同じ入力となるが、これによりデータ
セレクタ１２の出力レベルが“Ｈ’’から“Ｌ”になっ
てカウンタ１３の内容が変わりデータセレクタ１１．１
２の入力が切り換わっても、その切り換わる先も“Ｌ”
レベルなので、矛盾なくカウントが進む。

また以上の説明でわかるように、カウンタ１３の入力パ
ルスの周波数は、漸次低くなる（１パルスごとに１／２
になる）。以上の動作が、コード信号Ｓｂの立ち上がり
及び立ち下がりごとに繰り返されるわけであるが、この
場合、データセレクタ１１の出力は、常にカウンター０
の計数内容の上より３桁目の出力であり、データセレク
タ１２の出力は、カウンタ１０の計数内容の上より２桁
目の出力であり、さらにカゥンタ１０の計数内容の最上
桁（１桁目）は、常に１である。

またカウンタ１３の内容は、カゥンタ１０の計数内容の
上より２桁目の位置すなわち、カウンタ１０の現在の桁
数を示している。従ってパルスＰｅによってカゥンタ１
０，１３がリセットされる直前に、データセレクタ１１
，１２の出力を読み取れば、それらは、そのときのコー
ド信号Ｓｂのパルス幅を示していることになる。そこで
データセレクタ１１，１２の出力が、２ビットのシフト
レジスタ２１，２２に入力としてそれぞれ供給されると
共に、これらレジスタ２１，２２には微分回路３よりパ
ルスＰｄがシフトパルスとして供給され、従ってレジス
タ２１の１段目は、その時点でのカウンタ１０の内容の
上より３桁目の出力を示し、レジスタ２１の２段目は、
１つ前のカウンタ１０の内容の上より３桁目の出力を示
し、さらにレジスタ２２の１段目は、その時点でのカウ
ンタ１０の内容の上より２桁目の出力を示し、レジスタ
２２の２段目は、１つ前のカウンタ１０の内容の上より
２桁目の出力を示していることになる。

そしてこのレジスタ２１，２２の各段の出力が、桁補回
路２４，２５を通じて比較回路２６に供給され、次のよ
うな信号処理が行われる。

すなわち、例えば第５図Ａに示すように、カウンタ１０
の現在の内容が７桁であって、１つ前の内容が６桁であ
っても（カウンタ１０の上より１桁目は常に１）、レジ
スタ２１，２２にはその内容の桁数にかかわらず、上か
ら３桁目及び２桁目が蓄積されるので、レジスタ２１，
２２の内容は、第５図Ｂに示すようになる（２３は１桁
自用の仮想レジスタ）。従って単純に、レジスタ２１〜
２３の１段目としジスタ２１〜２３の２段目とを比較し
たのでは、第５図Ａのように、現在のカウンタ１０の内
容の方が、１つ前の内容よりも大きいときでも、逆の比
雌鮫結果がでてしまうことがある。そこで、このような
誤りをなくすために、桁補正回路２４，２５が設けられ
ているものである。

すなわち、カウンタ１３の内容がカウンタ１０の内容の
桁数を示しているので、カウンタ１３の各段の出力が、
２ビットのシフトレジスタ３１〜３４にその入力として
供給されると共に、微分回路３よりのパルスＰｄがレジ
スタ３１〜３４にシフトパルスとして供給され、レジス
タ３１，３４の１段目‘こよってカウンタ１０の在の内
容の桁数が検出され、またレジスタ３１〜３４の２段目
によってカゥンタ１０の１つ前の内容の桁数が検出され
る。そしてこれらレジスタ３１〜３４の１段目の出力と
、２段目の出力とが減算回路３５に供給されてその検出
された桁数が比較され、その比較出力が桁補正回路２４
，２５に供給され、レジス夕２１，２２の出力の桁が補
正されると共に、レジスタ２３の１に相当する信号も付
加される。例えば第５図Ａの場合には、第５図Ｃのよう
に補正されて比較回路２６に供給される。そしてこの桁
補正の行われたレジスタ２１，２２の出力が、比較回路
２６において比較されるわけであるが、この比較は、第
６図の表に従って行われる。

すなわち、比較回路２６においては、カウンタ１０の現
在の内容と、１つ前の内容とが、それらの上３桁の２進
値によって比較されるわけであるが、３桁の２進値の探
りうる数は、０００〜１１１，０〜７であり、これらの
組み合わせは、第６図のようになる。

例えば「３−７」は、カウンタ１０の現在の内容の上３
桁が０１１（＝３））であり、１つ前の内容の上３桁が
１１１（＝７）であることを示す。しかしこの場合、比
較回路２６の比較入力の少なくとも一方の上より１桁目
は必ず１であるから、第６図において、少なくとも一方
は１００〜１１１、すなわち、４〜７でなければならな
い。

またコード信号Ｓｂのうち連続する２つのパルス幅の比
は１／２，１，２及びこれらの近似値である。そしてコ
ード信号Ｓｂのうち連続する２つのパルスのパルス幅の
比が１及びその近似値になる組み合わせを除く。すると
、第６図において、×印を付けた組み合わせは存在しな
いか、あるいは不要となる。そして第６図において、「
Ｓ」と書いた組み合わせは、コード信号Ｓｂのうちの連
続する２つのパルスパルス幅の比が２あるいはその近似
値となる組み合わせであり、「Ｒ」と書いた組み合わせ
は、パルス幅の比が１／２あるいはその近似値となる組
み合わせである。

そして比較回路２６は、比較入力が、この「Ｓ」あるい
は「Ｒ」の組み合わせになったとき、第３図Ｆ，Ｇに示
すように、Ｓ様子あるいはＲ端子に出力が得られるよう
にされている。

そしてこの比較回路２６の出力が、ＲＳフリップフロッ
プ回路２７に供給されて第３図日に示すように、比較回
路２６のＳ出力及びＲ出力が立ち下がるごとに反転する
信号Ｓｈとされると共に、この信号Ｓｈと、微分回路４
よりのパルスＰｅとがＪＫフリップフロツプ回路２８に
供給されて、第３図１に示すように、信号Ｓｈが立ち上
がっている期間においてのみ、パルスＰｅごとに反転す
るＳｉ、すなわち、コード信号Ｓｂのパルス幅に対応し
て“１”または“０”になる信号Ｓｉとされ、この信号
Ｓｉが端子２９に取り出される。こうしてＳＭＰＴＥタ
イムコード信号Ｓｂを、通常の２値信号Ｓｉに変換でき
るわけであるが、この場合、コード信号Ｓｂのうちの連
続する２つのパルスのパルス幅を比較して“０”，“１
”を判別しているので、ＶＴＲなどにおいてテープを早
送りしたり巻き戻したりすることによりコード信号Ｓｂ
のパルス幅が変化したり、あるいは変化しつつあっても
、正しく信号Ｓｉを得ることができる。

さらに、カウンタ１０が１６ビットで、比較が上位３桁
であり、データセレクタ１２の入力０，１の入力が同じ
なので、ダイナミックレンジは２１６‐３‐１倍、すな
わち４０９母音となる。またコード信号Ｓｂのパルス幅
を比較するとき、コード信号Ｓｂをパルス幅変調信号か
らパルス数変調信号に変換すると共に、そのパルス数の
上位３桁によって比較しているので、比較が簡単である
。

このように第１図の装置によれば、ＳＭＰＴＥタイムコ
ード信号Ｓｂを通常の２値信号Ｓｉに変換できると共に
、多くの特長を有するが、この装置では、１６ビットの
データセレクタ１１，１２を２つも必要とするので、Ｉ
Ｃの数が増えたり、ＩＣ化の効果が４・ごかつたりして
しまう。

またカウンタＩ川ま公６進カウンタでありながら、ダイ
ナミックレンジは、公２倍である。このため本発明は、
これらの点を改善したＳＭＰＴＥタイムコード信号の復
調回路を提供しようとするものである。

以下本発明の一例について第７図により説明しよう。

第７図の例においては、カウンタ１０は〆４進カゥンタ
とされると共に、その各段ふ〜Ｘ，３の出力がデータセ
レクタ１２の入力２〜１５に供給され、さらにデータセ
レクタ１２の入力０，１には発振回路５よりクロックパ
ルスＣｐが供給される。

また第１図におけるデータセレクタ１１に代えて４進カ
ウンター４が設けられ、これにデータセレクタ１２の出
力Ｓｘが供給されると共に、カウンタ１４の出力が、カ
ウンタ１３にその入力として供給される。さらに、カウ
ンタ１４の前段Ｑ．及び後段Ｑ２の出力が、レジスタ２
１，２２にその入力として供給される。そして他の構成
については、第１図と同様とされる。このような構成に
よれば、各部の波形は、第８図に示すようになり、また
その真理値表は、第９図に示すようになる。

そしてこの場合、ｒデータ１″ム汎降では、カウンタ１
３の内容は、カウンタ１０の計数値の桁数と関係があり
、カウンタ１３の内容に「３」を加えると、カウンタ１
０の計数値の桁数となる。例えば、″データ４″におい
ては、カウンタ１３の内容は０１００（＝４）であり、
これに「３」を加えると「７」となり、このとき、カウ
ンタ１０の計数値の桁数は７桁（ふ〜Ｘまでの７桁）で
ある。またカウンタ１４の前段Ｑ，は、常にカウンター
０の計数内容の上から３桁目の値を示し後段Ｑ２はカウ
ンター０の計数内容の上から２桁目の値を示している
。

そしてカウンター０の計数内容の最上桁（１桁目）は、
やはり常に１である。そしてパルスＰｅによつてカウン
タ１０，１３がリセットされる直前に、パルスＰｄ
によりカウンター４の各段Ｑ，，Ｑ２の内容が、レジス
タ２１，２２に転送されるので、以後、第１図の装置と
同様の動作が行われ、端子２９に２値信号Ｓｉが取り出
される。こうして本発明によれば、ＳＭＰＴＥタイムコ
ード信号Ｓｂを、通常の２値信号Ｓｉに変換できると共
に、その場合、データセレクタは、セレクタ１２の１つ
でよく、ＩＣ化に有利であり、コストダウンができる。

さらに、カウンター川ま、ぞ４進カゥン夕でよく、この
点からもＩＣ化が有利となる。しかもこのとき、４進カ
ウンタ１４により、ダイナミックレンジは、第１図の装
置の４倍となり、全体そして１６３８４倍となる。なお
、上述においては、カウンタ１０の計数値の上位３桁を
比較した場合であるが、上位ｎ桁を比較する場合には、
カウンタ１４を２ｎ‐１進カウンタとすればよい。

またカウンタ１０をふ〜ＸＮの（Ｎ十１）段とするとき
には、カウンタ１３の段数（ｍ＋１）（すなわち、Ｙｏ
〜Ｙｍ）は、Ｎミ２ｍを満たす最４・値とすればよい。
図面の簡単な説明第１図は本発明を説明するための系統
図、第２図〜第６図はその説明のための図、第７図は本
発明の一例の系統図、第８図及び第９図はその説明のた
めの図である。

１は入力端子、５はクロックパルス発振回路、１０は
２，６進カウンタ、１１，１２はデータセレクタ、
１３は１６進カウンタ、１４は４進カウンタ、２１，２
２はシフトレジスタ、２６は比較回路、２９は出力端子
である。

第１図第２図第３図第２図第２図第４図第５図第６図第９図第７図第８図第９図第９図第９図

Claims

【特許請求の範囲】

１ “１”と“０”のときとでパルス幅が異なるパルス
幅変調信号から上記“１”，“０”を復調する復調回路
において、上記パルス幅変調信号の最高周波数より十分
高い周波数のクロツクパルスを形成するクロツクパルス
形成回路と、上記パルス幅変調信号の立ち上がつている
時期または立ち下がつている期間を１つの単位期間とし
て上記クロツクパルスの数をカウントする２＾ｎ進の第
１のカウンタと、この第１のカウントの各段のデータを
選出するデータセレクタと、このデータセレクタの出力
の立ち上がりまたは立ち下がりの一方がカウント入力と
して供給されると共に、少なくとも２段の段数を有する
第２のカウンタと、この第２のカウンタの出力の立ち上
がりまたは立ち下がりの一方がカウント入力として供給
される２＾ｍ進の第３のカウンタと、上記第２のカウン
タの各段の出力を現時点のデータ及び所定期間前の時点
のデータとして上位ビツト及び下位ビツトにそれぞれ蓄
える少なくとも２つのレジスタと、このレジスタに蓄え
られた上記現時点のデータ及び所定期間前の時点のデー
タの大小関係を比較判別する比較判別回路と、この比較
判別回路の出力を上記パルス幅変調信号により同期化す
る回路とを有し、上記第３のカウンタのカウント出力に
より上記データセレクタの選出する段を制御して上記同
期化する回路から上記パルス幅変調信号の復調信号を取
り出すようにした信号処理装置。