JP3614313B2 - 同期信号検知装置 - Google Patents
同期信号検知装置 Download PDFInfo
- Publication number
- JP3614313B2 JP3614313B2 JP00232499A JP232499A JP3614313B2 JP 3614313 B2 JP3614313 B2 JP 3614313B2 JP 00232499 A JP00232499 A JP 00232499A JP 232499 A JP232499 A JP 232499A JP 3614313 B2 JP3614313 B2 JP 3614313B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- signal
- input
- flip
- synchronization signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Manipulation Of Pulses (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、例えばＤＶＤの再生時等の同期信号を検出する同期信号検知装置に係り、詳しくは必要なＤフリップフロップの個数を低減できる同期信号検知装置に関するものである。
【０００２】
【従来の技術】
ＤＶＤ等の同期信号を検出する従来の同期信号検知装置では、同期信号パターンのビット数だけ、Ｄフリップフロップを直列接続し、入力信号ＤＩを１段目のＤフリップフロップへ順次入力し、全Ｄフリップフロップの出力が同期信号と一致した時、同期信号の入力時としている。
【０００３】
【発明が解決しようとする課題】
従来の同期信号検知装置では、同期信号のビット数だけＤフリップフロップが必要となり、同期信号のビット数が多い場合には、非常に多くのＤフリップフロップが必要となる。
【０００４】
この発明の目的は、上述の問題点を克服できる同期信号検知装置を提供することである。
【０００５】
【課題を解決するための手段】
この発明の同期信号検知装置（５０）によれば、同期信号パターンが、同一の信号レベル（以下、「設定信号レベル」と言う。）の複数個（以下、「設定ビット数」と言う。）のビットから成る複数個のパターン区分から成り、パターン区分の設定信号レベルは、パターン区分の順番に交互に反転しているものである。クロックパルスＣＫに同期するカウンタ（６７，７５，８５）を使って、同期信号パターンの最初のパターン区分より順番に各パターン区分の設定信号レベルと同一の信号レベルでの入力信号ＤＩの入力ビット数を各パターン区分の設定ビット数まで計数する（以下、この計数処理を「第１の処理」と言う。）。また、これと並行して、所定の基準時刻からのクロックパルスＣＫをタイマ手段（９０，９１）により計数して、現在入力中の入力信号ＤＩが同期信号であった場合の同期信号の終了時刻ｔｅをタイマ手段（９０，９１）が検知するようにする。第１の処理の終了時刻がｔｅと一致した場合、同期信号の入力を検知したとする。
【０００６】
同期信号検知装置（５０，５２）が検知する同期信号は、ＤＶＤ等の光ディスクの同期信号に限定されない。ディジタル放送の同期信号の検知にも適用可能である。
【０００７】
現在入力中の入力信号ＤＩが本当に同期信号である場合には、第１の処理におけるカウンタ(67,75,85)による計数は、各クロックパルスＣＫにおいて１個の中断もなく行われ、第１の処理の終了時刻はｔeと一致しなければならない。したがって、第１の処理の終了時刻とｔeとが一致した場合は、同期信号が入力されたと結論を下すことができる。この同期信号検知装置(50)では、同期信号の各パターン区分に相当するものが入力信号ＤＩ中に存在するかを、同期信号パターンの各パターン区分の設定信号レベルと同一の信号レベルでの入力信号ＤＩの入力ビット数を各パターン区分の設定ビット数までカウンタ(67,75,85)により計数することにより、行うようになっているので、同期信号パターンのビット数と同数のＤフリップフロップを用いる必要を排除できる。
【０００８】
この発明の同期信号検知装置（５０）によれば、所定の基準時刻とは、同期信号パターンの最初のパターン区分の設定信号レベルと同一の信号レベルでの入力信号ＤＩの入力ビット数を最初のパターン区分の設定ビット数まで連続で計数した後、入力信号ＤＩの信号レベルの切替わりがあった時刻ｔｓである。
【０００９】
入力信号ＤＩの所定部分が同期信号パターンの最初のパターン区分と同一と検知できても、その所定部分の最後が同期信号パターンの最初のパターン区分の終端であるとは断定できない。すなわち、前のフレームの最後の複数個のビットが、同期信号パターンの最初のパターン区分の設定信号レベルと同一になっていて、カウンタが前のフレームの後尾から計数を開始して、同期信号パターンの最初のパターン区分として検知してしまうことがある。したがって、同期信号パターンの最初のパターン区分の設定信号レベルと同一の信号レベルでの入力信号ＤＩの入力ビット数を計数した時を直ちにｔｓとすることなく、その後で、かつ入力信号ＤＩの信号レベルの切替わりがあった時刻をｔｓとすることにより、同期信号パターンの最初のパターン区分の終端を正しく基準時刻ｔｅとして検知することができる。なお、同期信号パターンの総ビット数ｎｔより最初のパターン区分の設定ビット数ｎｉを引いた差をｎｔ−ｎｉとすると、タイマ手段（９０，９１）が、ｔｓからｎｔ−ｎｉ個のクロックパルスＣＫを計数し終えた時刻がｔｅとなる。
【００１０】
この発明の同期信号検知装置（５２）によれば、同期信号パターンが、同一の信号レベル（以下、「設定信号レベル」と言う。）の複数個（以下、「設定ビット数」と言う。）のビットから成る複数個のパターン区分から成り、同期信号パターンのパターン区分は最初のものから順番に設定信号レベルを交互に切替えるものであり、全パターン区分の内、最大設定ビット数のパターン区分の設定ビット数をｎｍと定義する。ｎｍ個のＤフリップフロップ（１６０−１７３）を直列接続して、１段目のＤフリップフロップ（１６０）に入力信号ＤＩを入力することにし、入力信号ＤＩが、同期信号パターンの各パターン区分についての設定レベルと同一の信号レベルで設定ビット数と等数だけ連続する部分であるか否かを、１段目から設定ビット数の段目までの全Ｄフリップフロップの出力が設定レベルになっているか否かにより判定（以下、「パターン区分判定」と言う。）することとする。入力信号ＤＩについて、同期信号パターンの最初のパターン区分から最後のパターン区分までについて順番に連続してパターン区分判定を実施して、全部のパターン区分判定が正となった場合、同期信号を検知したとする。
【００１１】
入力信号ＤＩの所定の連続部分が同期信号であった場合は、その連続部分の入力信号ＤＩは同期信号パターンと同一となっているので、その連続部分の入力信号ＤＩは、同期信号パターンのパターン区分の順番で同期信号パターンの各パターン区分と同一の部分を連続してもっているはずである。したがって、入力信号ＤＩの連続部分について、同期信号パターンの最初のパターン区分から最後のパターン区分まで順番に中断無くパターン区分判定を実施して、全部のパターン区分判定が正となった場合、その連続部分は同期信号との結論を下すことができる。この同期信号検知装置（５２）では、Ｄフリップフロップの必要個数を、同期信号の総ビット数ｎｔではなく、同期信号パターンのパターン区分の内、最大ビット数のパターン区分の設定ビット数ｎｍにし、Ｄフリップフロップ（１６０−１７３）を低減することができる。
【００１２】
この発明の同期信号検知装置（５２）によれば、二値レベルを切替自在の基準レベル信号が設定され、信号レベル判定手段（１７４−１８７）は、各Ｄフリップフロップ（１６０−１７３）に対応して設けられるとともに、各Ｄフリップフロップ（１６０−１７３）の出力が基準レベル信号と一致するか否かを判定する。各パターン区分判定は、１段目のＤフリップフロップ（１６０）からパターン区分ビット数の段目までのＤフリップフロップ（１６０−１７３）に対応する信号レベル判定手段（１７４−１８７）の基準レベル信号を各パターン区分の設定レベルへ切替えて、信号レベル判定手段（１７４−１８７）の出力に基づいて行うようになっている。
【００１３】
信号レベル判定手段（１７４−１８７）は、基準レベル信号の切替により対応Ｄフリップフロップ（１６０−１７３）が二値の信号レベルのいずれであっても同一信号を出力することができるので、同期信号パターンの各パターン区分の設定信号レベルがいずれであっても、信号レベル判定手段（１７４−１８７）の同一出力から入力信号ＤＩが同期信号パターンの各パターン区分と一致しているか否かを検知することができる。また、同期信号パターンは反転する場合があるが、すなわち、同期信号パターンは、（ａ）奇数番目及び偶数番目の信号レベルがそれぞれ二値の一方及び他方である場合と、（ｂ）奇数番目及び偶数番目の信号レベルがそれぞれ二値の他方及び一方である場合とがある。この同期信号検知装置（５２）では、各信号レベル判定手段（１７４−１８７）の基準レベル信号を切り替えることにより、（ａ）及び（ｂ）の両方の場合に対しても同期信号を検知することができる。
【００１４】
【発明の実施の形態】
以下、発明の実施の形態について図面を参照して説明する。
図１はＤＶＤに用いられる信号フォーマット（ＥＦＭ−Ｐ）に準拠したＤＶＤ再生信号のＨＩＧＨの種々の区間を示している。再生信号からクロックパルスＣＫが生成され、そのクロックパルスＣＫの周期をＴとすると、ＤＶＤの再生信号のＨＩＧＨの区間は３Ｔから１４Ｔの範囲のＴの整数倍となる。図２はＤＶＤ再生信号を例示している。ＨＩＧＨ及びＬＯＷの区間の最小幅及び最大幅はそれぞれ３Ｔ及び１４Ｔである。ＤＶＤの同期信号は、二値の信号レベルの切替わり点を境に３個のパターン区分に分けられ、各パターン区分の長さは、１番目（最初）のパターン区分が４Ｔ、２番目（中央）のパターン区分が１４Ｔ、３番目（最後）のパターン区分が４Ｔで、同期信号パターン全体の長さは２２Ｔとなっている。同期信号パターンの１〜３番目のパターン区分の設定信号レベルは、（ａ）ＬＯＷ，ＨＩＧＨ，ＬＯＷの第１のパターンと、（ｂ）ＨＩＧＨ，ＬＯＷ，ＨＩＧＨでの第２のパターンとの２種類がある。
【００１５】
図３、図４、及び図５はＤＶＤ用同期信号検知装置５０の回路を３個に分解して示す、その各々の部分図である。これら図において、Ｈ，ＬはそれぞれＨＩＧＨ，ＬＯＷを意味し、また、正論理として、以降の説明において、電圧のＨＩＧＨ及びＬＯＷをそれぞれ”１”，”０”に対応させている。さらに、これら各図におけるＰ１〜Ｐ９は、他の図のＰ１〜Ｐ９と相互に接続されていることを意味する。ＤＶＤに記録されているデータを読取って復調したパルス信号は図３のＤＡＴＡ ＩＮへ入力され。また、そのパルス信号より生成したクロックパルスＣＫ信号は図３のＣＬＯＣＫ ＩＮへ入力される。
【００１６】
図５では、コンデンサ５６及び抵抗５７はＨとアースとの間に直列接続され、ＤＶＤ用同期信号検知装置５０のパワーをオフからオンへ切替えると、コンデンサ５６と抵抗５７との接続点が”０”となり、ＡＮＤ回路７４の出力は”１”から”０”となり、ＡＮＤ回路７７，７９，８１の出力が”０”となり、ＪＫフリップフロップ７６，８４，１００（図４）がリセットされる。これにより、ＪＫフリップフロップ７６，８４，１００のＱは”０”となる。これにより、図３では、排他的ＯＲ回路８７，８８の全入力は”０”となるので、排他的ＯＲ回路８６の出力も”０”となる。排他的ＯＲ回路８６の”０”は反転器６５において反転されるので、バッファ６０，６２はそれぞれノンアクティブ及びアクティブとなる。Ｄフリップフロップ６３は、ＤＡＴＡ ＩＮからの入力信号ＤＩを、反転器６１により反転されてから、バッファ６２を経て入力される。こうして、ＤＡＴＡ ＩＮの”０”に対して、クロックパルスＣＫの立ち上がりに同期して、Ｄフリップフロップ６３から”１”が出力され、ＡＮＤ回路６４においてクロックパルスＣＫと論理積され、ＡＮＤ回路６４から図４のＡＮＤ回路９３へ出力される。
【００１７】
図６は図４の各個所のタイミングチャートである。図６のＦ１，Ｆ２，Ｆ３，Ｆ４，Ｆ５は図４のＤフリップフロップ95の入力、Ｄフリップフロップ95の出力、排他的ＯＲ回路96の出力、ＪＫフリップフロップ98の出力、及び反転器97の出力を表わす。図６の部分では、同期信号の最初の４Ｔを確立する役目を担う。Ｄフリップフロップ95は、そのクロック端子へクロックパルスＣＫの反転信号を反転器94から入力され、Ｄフリップフロップ95の出力（Ｆ２）はＤフリップフロップ95の入力（Ｆ１）に対して１Ｔ遅延する。排他的ＯＲ回路96は、Ｆ１とＦ２とを入力され、Ｆ３を出力する。ＪＫフリップフロップ98の出力（Ｆ４）は排他的ＯＲ回路96の出力の立ち上がりｔ１，ｔ４ごとに反転する。反転器97の出力Ｆ５は、排他的ＯＲ回路96の出力（Ｆ３）を反転したものであり、ＪＫフリップフロップ69はＦ５の立下りｔ１，ｔ４でＪＫフリップフロップ69はリセットされる。こうして、ＤＶＤ用同期信号検知装置50への入力信号ＤＩとしてのＦ１が”０”に維持されている期間ｔ１〜ｔ４、ＡＮＤ回路93はＡＮＤ回路64の出力を通過させ、カウンタ67において入力信号ＤＩの”０”の個数を計数する。図４において、カウンタ67が入力信号ＤＩの計４個の”０”を計数すると（図６の時刻ｔ３）、カウンタ67のＱA，ＱB，ＱCはそれぞれ”０”，”０”，”１”となる。カウンタ67のＱA，ＱBは、ＯＲ回路59、反転器58を経てＮＡＮＤ回路68の一方の入力端へ、カウンタ67のＱCはＮＡＮＤ回路68の入力端へ送られて、ＮＡＮＤ回路68の出力は”１”から”０”へ切り替わり、ＪＫフリップフロップ69はセットされる。次に、入力信号ＤＩとしてのＤフリップフロップ63の入力が”０”から”１”へ切り替わると（時刻ｔ４）、ＪＫフリップフロップ69が、反転器97の立下りによりリセットされ、ＪＫフリップフロップ100のセット端子（なお、図面では、セット端子をＰＲ、リセット端子をＣＬＲと表記している。）が”１”から”０”へ切り替わり（立下り）、ＪＫフリップフロップ100のＱは”０”から”１”へ切り替わる。ＪＫフリップフロップ100のＱの”１”は、ＡＮＤ回路70（図５）へ出力されるとともに、ＡＮＤ回路99（図３）へ出力され、これにより、時刻ｔ４をｔsとしてからカウンタ90，91において１８個のクロックパルスＣＫがカウントされる。カウンタ90，91において１８個のクロックパルスＣＫを計数すると、すなわち、時刻ｔsから１８Ｔ経過後のｔeにおいて、カウンタ91のＲＣからパルスが出力され、パルス反転器92及びＡＮＤ回路99を介してカウンタ90，91のＬＤへ送られ、このパルスの立下り以降、この時刻ｔe以降、において、カウンタ90，91は初期値にセットされる。一方、時刻ｔ４では、さらに、ＪＫフリップフロップ100のＱバーの”０”がカウンタ67のＬＤへ送られ、カウンタ67は時刻ｔ４以降、初期値としての０を維持する。
【００１８】
時刻ｔ４におけるＪＫフリップフロップ１００のＱの”０”から”１”への反転は、バッファ６６（図５）及び排他的ＯＲ回路８７（図３）へ送られ、バッファ６６がアクティブになり、排他的ＯＲ回路８６（図３）の出力は”１”となって、バッファ６０，６２はそれぞれアクティブ及びノンアクティブとなる。さらに、時刻ｔ４におけるＪＫフリップフロップ１００のＱは反転器７２及びＡＮＤ回路７７を経てＪＫフリップフロップ７６のリセット端子へ送られて、ＪＫフリップフロップ７６のＱバーは”１”となり、カウンタ７５は時刻ｔ４より計数を開始する。結果、ＤＡＴＡ ＩＮへ入力される入力信号ＤＩが、バッファ６０を経てＤフリップフロップ６３へ入力され、Ｄフリップフロップ６３のＱは、ＡＮＤ回路６４及びバッファ６６を経てカウンタ７５へ入力され、入力信号ＤＩの”１”のビット数がカウンタ７５において計数される。そして、カウンタ７５が入力信号ＤＩの”１”を１４個（この１４個は、もし入力信号ＤＩの同期信号であれば、連続した１４個となるが、同期信号でなければ、間に”０”の入力信号列が介在する飛び飛びの１４個となる。）計数すると（この時刻をｔ１０とする。）、カウンタ７５のＱＤ，ＱＣ，ＱＢが”１”となり、ＮＡＮＤ回路７１の出力が”０”となり、ＪＫフリップフロップ７６のセット端子が”１”から”０”へ切り替わって、ＪＫフリップフロップ７６のＱ及びＱバーはそれぞれ”１”，”０”となる。ＡＮＤ回路７０は、ＪＫフリップフロップ１００のＱを入力されているので、時刻ｔ１０以降は、ＪＫフリップフロップ１００，７６からの計２個の入力が”１”となる。
【００１９】
図５では、カウンタ７５は、時刻ｔ１０以降、ＪＫフリップフロップ７６のＱバーの”０”を入力されることになるので、計数を終了し、計数値０に維持される。ＪＫフリップフロップ７６のＱの”１”は、バッファ８９をアクティブへ切替えるとともに、反転器７８及びＡＮＤ回路７９を介してＪＫフリップフロップ８４のリセット端子へ送られて、ＪＫフリップフロップ８４をリセットする。図３では、排他的ＯＲ回路８８は、一方の端子へＪＫフリップフロップ７６のＱを入力されているので、時刻ｔ１０以降、”１”となり、排他的ＯＲ回路８６の出力は時刻ｔ１０から”０”になる。これにより、バッファ６０，６２はそれぞれノンアクティブ及びアクティブとなり、ＤＡＴＡ ＩＮの入力信号ＤＩは、反転器６１及びバッファ６２を通って、Ｄフリップフロップ６３へ入力される。ＡＮＤ回路６４の出力は、図５では、バッファ８９を経てカウンタ８５へ入力され、カウンタ８５は入力信号ＤＩの内の”０”のビット数を計数する。カウンタ８５が、入力信号ＤＩの計４個の”０”のビットを計数すると、カウンタ８５のＱＣは”１”となり、ＮＡＮＤ回路８３は”１”から”０”へ切り替わり、ＪＫフリップフロップ８４はセット端子への立下り入力によりセットされて、ＪＫフリップフロップ８４のＱ及びＱバーはそれぞれそれぞれ”１”及び”０”となる（以下、この時刻を「ｔ１１」とする。）。時刻ｔ１１において、カウンタ８５は、ＬＤへのＪＫフリップフロップ８４のＱバーからの”０”の入力により、計数値０を維持しつつ、計数を終了する。時刻ｔ１１において、ＡＮＤ回路７０は、ＪＫフリップフロップ８４のＱを入力され、これにより、ＪＫフリップフロップ１００，７６，８４からの計３個の入力が”１”となる。前述したように、時刻ｔｅにおいて、カウンタ９１のＲＣが”１”となる。したがって、時刻ｔｅと時刻ｔ１１とが一致すれば、ＡＮＤ回路７０の全入力が”１”となり、ＡＮＤ回路７０の出力が”１”となる。ＡＮＤ回路７０の出力の”１”は、同期信号を検知したことを意味する。ＡＮＤ回路７０の出力の”１”は、反転器７３、ＡＮＤ回路７４を経て、さらに、ＡＮＤ回路８１，７７，又は７９を経てＪＫフリップフロップ１００，７６，８４をリセットし、ＡＮＤ回路７０の出力は再び”０”へ戻る。
【００２０】
図７、図８、及び図９は別のＤＶＤ用同期信号検知装置52の回路を３個に分解して示す、その各々の部分図である。これら各図におけるＰ２１〜Ｐ２６は、他の図のＰ２１〜Ｐ２６と相互に接続されていることを意味する。バッファ160 〜 173は、直列に接続され、それらの総数は、入力信号ＤＩの３個のパターン区分の内、最大ビット数のもの、すなわち２番目のパターン区分の設定ビット数（この例では１４個）に一致する。ＤＡＴＡ ＩＮの入力信号ＤＩは、１段目のＤフリップフロップ160へ入力され、ＣＬＯＣＫ ＩＮへのクロックパルスＣＫの入力に同期して、次段のＤフリップフロップへ進んでいく。排他的ＯＲ回路174〜187は、クロックパルスＣＫと共に、それぞれＤフリップフロップ160〜173からの出力を入力される。反転器188〜201は、それぞれ排他的ＯＲ回路174〜187の出力を反転する。反転器201〜188（符号が降順であることに注意）は、同期信号パターンの１番目及び３番目のパターン区分の最初のビットから最後のビットに対応し、反転器201〜191（符号が降順であることに注意）は、同期信号パターンの２番目パターン区分の最初のビットから最後のビットに対応することになる。排他的ＯＲ回路174〜177の出力はＮＡＮＤ回路202へ送られ、反転器192〜201の出力はＮＡＮＤ回路204へ送られる。ＮＡＮＤ回路204は、反転器203を介してＮＡＮＤ回路202の出力も入力される。
【００２１】
ＤＶＤ用同期信号検知装置５２の電力がオフからオンへ切替わる際、図８において、コンデンサ５４と抵抗５５との接続点が過渡現象により”０”となり、ＡＮＤ回路２１２，２１３の出力は”１”から”０”へ切替わり、ＪＫフリップフロップ２０６，２１１は共にリセットされる。
【００２２】
同期信号パターンには、その１，２，３番目のパターン区分の設定信号レベルが、（ａ）それぞれ”０”、”１”、”０”である場合と、（ｂ）それぞれ”１”，”０”，”１”である場合とがあり、最初は（ａ）の同期信号パターンを検出するものとし、図９のＪＫフリップフロップ218のＱは”１”と仮定する。この仮定では、ＡＮＤ回路217（図８）は、同期信号を検知していないときは、”０”を出力しているので、排他的ＯＲ回路219の出力は”１”であり、バッファ221，222はそれぞれノンアクティブ及びアクティブであり、排他的ＯＲ回路205の出力は、反転されることなく、バッファ222を通過して、図７の排他的ＯＲ回路174〜187へ伝えられる。ＮＡＮＤ回路202，204は、入力の１個でも”０”であると、出力が”１”となるので、ＤＡＴＡ ＩＮへ入力信号ＤＩを入力中、いずれかの時点で、共に”１”となる。これにより、排他的ＯＲ回路205（図９）の出力は”０”となり、排他的ＯＲ回路174〜187の基準入力は”０”となる。信号レベルが同期信号パターンの最初のパターン区分の設定レベルと同じで、かつ連続ビット数が同期信号パターンの最初のパターン区分の設定ビット数と同一の入力信号ＤＩが、ＤＡＴＡ ＩＮに入力されると、Ｄフリップフロップ160〜163のＱが全部”０”となり（以下、この時刻を「ｔ２１」とする。）、これにより、ＮＡＮＤ回路202の出力が”０”となる。これにより、ＪＫフリップフロップ211（図８）のセット端子が”１”から”０”へ切替わり、ＪＫフリップフロップ211のＱは”１”となる。ＪＫフリップフロップ211のＱは、図８では、反転器228で反転され、ＪＫフリップフロップ227のクロック端子は、同期信号から”０”へ切替えられ、ＪＫフリップフロップ227のＱバーは”０”となる。一方、反転器228の出力は、ワンショットマルチバイブレータ225へ入力されて、ワンショットマルチバイブレータ225のＱバーは時刻ｔ２１において、”０”から”１”へ切替わり、カウンタ214，215から成るカウンタは、時刻ｔ２１としての時刻ｔs以降、クロックパルスＣＫを１個ずつ計数開始することになり、時刻ｔ２１からクロックパルスＣＫを１０進で１８個、計数した時点ｔeにおいてカウンタ215のＲＣ端子に”１”を出力する。
【００２３】
図９では、排他的ＯＲ回路205は、時刻ｔ２１において、ＮＡＮＤ回路202からの”０”の入力を受け、出力を”１”へ切替える。これにより、図７では、排他的ＯＲ回路174〜187の基準入力は”１”となる。時刻ｔ２１以降において、信号レベルが同期信号パターンの２番目のパターン区分の設定レベルと同じで、かつ連続ビット数が同期信号パターンの２番目のパターン区分の設定ビット数と同一の入力信号ＤＩがＤＡＴＡ ＩＮに入力されると、Ｄフリップフロップ160〜173の出力が全部”１”となり（以下、この時刻を「ｔ２２」とする。）、これにより、ＮＡＮＤ回路204の出力が”０”となる。これにより、図８では、ＪＫフリップフロップ206が、セット端子への”１”から”０”への立下りによりセットされる。時刻ｔ２２において、ＪＫフリップフロップ206，211いずれもＱが”１”となり、ＡＮＤ回路207の出力は”１”となる。反転器208は、ＡＮＤ回路207の出力を反転させて、ＡＮＤ回路226を介してＪＫフリップフロップ211のリセット端子へ送り、ＪＫフリップフロップ211のリセット端子は”１”から”０”へ立ち下がって、ＪＫフリップフロップ211のＱは時刻ｔ２２以降、”０”となる。さらに、図９では、排他的ＯＲ回路205は、ＮＡＮＤ回路202，204から共に”１”を入力されるので、”０”を出力し、排他的ＯＲ回路174〜187の基準入力は”０”へ切り替えられる。
【００２４】
時刻ｔ２２以降において、信号レベルが同期信号パターンの３番目のパターン区分の設定レベルと同じで、かつ連続ビット数が同期信号パターンの３番目のパターン区分の設定ビット数と同一の入力信号ＤＩが、ＤＡＴＡ ＩＮに入力されると、Ｄフリップフロップ160〜163の出力が全部”０”となり（以下、この時刻を「ｔ２３」とする。）、これにより、ＮＡＮＤ回路202の出力が”０”となる。これにより、図８では、ＪＫフリップフロップ211のセット端子が”１”から”０”へ切替わり、ＪＫフリップフロップ211のＱは”１”となる。ＪＫフリップフロップ211のＱは、反転器228で反転されて、ＪＫフリップフロップ227のクロック端子は”１”から”０”へ切替わるので、ＪＫフリップフロップ227のＱバーは”１”となる。これにより、ＡＮＤ回路209の入力は共に”１”となり、ＡＮＤ回路209の出力としての”１”は、ＡＮＤ回路217へ送られる。時刻ｔ２３とカウンタ214，215の検知した前述のｔeとが一致すれば、ＡＮＤ回路217の出力は”１”となる。ＡＮＤ回路209の”１”は、反転器210で反転されて、ＪＫフリップフロップ206へ伝達され、ＪＫフリップフロップ206はリセットされて、ＡＮＤ回路217は再び”０”へ戻る。ＤＡＴＡ ＩＮへ同期信号が入力された場合は、ＨＩＧＨの１，２，３番目のパターン区分に相当する信号列が入力信号ＤＩに連続して順番に現れることになるので、ｔ２１，ｔ２２，ｔ２３は、それぞれ同期信号パターンの１，２，３番目のパターン区分の終了時に一致するはずであるので、ｔ２３とｔeとが一致する。したがって、ｔ２３とｔeとが一致した場合、すなわち、ＡＮＤ回路217の出力が”１”となった時、同期信号を検知したとすることができる。
【００２５】
前述したように、同期信号パターンには、その１，２，３番目のパターン区分の設定信号レベルが、（ａ）それぞれ”０”、”１”、”０”である場合と、（ｂ）それぞれ”１”，”０”，”１”である場合とがあり、最初は（ａ）の同期信号パターンを検出するものとし、図９のＪＫフリップフロップ２１８のＱは”１”と仮定した。したがって、ＡＮＤ回路２１７における今回の同期信号の検知に伴い、ＪＫフリップフロップ２１８のクロック入力端子が”０”から”１”へ立ち上がり、ＪＫフリップフロップ２１８のＱは”０”へ切替わる。同期信号の検知後、ＡＮＤ回路２１７の出力は”０”へ戻り、排他的ＯＲ回路２１９の出力は”０”となる。これにより、バッファ２２１，２２２はそれぞれアクティブ及びノンアクティブとなり、次の同期信号の検知までは、排他的ＯＲ回路２０５の出力を反転したものが図７の排他的ＯＲ回路１７４〜１８７へ基準レベル信号として入力されることになる。結果、次は、ＤＶＤ用同期信号検知装置５２は（ｂ）の同期信号を検知することになり、こうして、ＤＶＤ用同期信号検知装置５２は（ａ）の同期信号と（ｂ）の同期信号との検知を交互に繰り返すことになる。
【図面の簡単な説明】
【図１】ＤＶＤに用いられる信号フォーマット（ＥＦＭ−Ｐ）に準拠したＤＶＤ再生信号のＨＩＧＨの種々の区間を示す図である。
【図２】ＤＶＤ再生信号を例示する図である。
【図３】ＤＶＤ用同期信号検知装置５０の回路を３個に分解して示すその第１の部分の部分図である。
【図４】ＤＶＤ用同期信号検知装置５０の回路を３個に分解して示す示すその第２の部分の部分図である。
【図５】ＤＶＤ用同期信号検知装置５０の回路を３個に分解して示す示すその第３の部分の部分図である。
【図６】図４の各個所のタイミングチャートである。
【図７】別のＤＶＤ用同期信号検知装置５０の回路を３個に分解して示すその第１の部分の部分図である。
【図８】別のＤＶＤ用同期信号検知装置５０の回路を３個に分解して示すその第２の部分の部分図である。
【図９】別のＤＶＤ用同期信号検知装置５０の回路を３個に分解して示すその第３の部分の部分図である。
【符号の説明】
５０，５２ ＤＶＤ用同期信号検知装置（同期信号検知装置）
６７，７５，８５ カウンタ
９０，９１ カウンタ（タイマ手段）
１６０−１７３ Ｄフリップフロップ
１７４−１８７ 排他的ＯＲ回路（信号レベル判定手段）
【発明の属する技術分野】
この発明は、例えばＤＶＤの再生時等の同期信号を検出する同期信号検知装置に係り、詳しくは必要なＤフリップフロップの個数を低減できる同期信号検知装置に関するものである。
【０００２】
【従来の技術】
ＤＶＤ等の同期信号を検出する従来の同期信号検知装置では、同期信号パターンのビット数だけ、Ｄフリップフロップを直列接続し、入力信号ＤＩを１段目のＤフリップフロップへ順次入力し、全Ｄフリップフロップの出力が同期信号と一致した時、同期信号の入力時としている。
【０００３】
【発明が解決しようとする課題】
従来の同期信号検知装置では、同期信号のビット数だけＤフリップフロップが必要となり、同期信号のビット数が多い場合には、非常に多くのＤフリップフロップが必要となる。
【０００４】
この発明の目的は、上述の問題点を克服できる同期信号検知装置を提供することである。
【０００５】
【課題を解決するための手段】
この発明の同期信号検知装置（５０）によれば、同期信号パターンが、同一の信号レベル（以下、「設定信号レベル」と言う。）の複数個（以下、「設定ビット数」と言う。）のビットから成る複数個のパターン区分から成り、パターン区分の設定信号レベルは、パターン区分の順番に交互に反転しているものである。クロックパルスＣＫに同期するカウンタ（６７，７５，８５）を使って、同期信号パターンの最初のパターン区分より順番に各パターン区分の設定信号レベルと同一の信号レベルでの入力信号ＤＩの入力ビット数を各パターン区分の設定ビット数まで計数する（以下、この計数処理を「第１の処理」と言う。）。また、これと並行して、所定の基準時刻からのクロックパルスＣＫをタイマ手段（９０，９１）により計数して、現在入力中の入力信号ＤＩが同期信号であった場合の同期信号の終了時刻ｔｅをタイマ手段（９０，９１）が検知するようにする。第１の処理の終了時刻がｔｅと一致した場合、同期信号の入力を検知したとする。
【０００６】
同期信号検知装置（５０，５２）が検知する同期信号は、ＤＶＤ等の光ディスクの同期信号に限定されない。ディジタル放送の同期信号の検知にも適用可能である。
【０００７】
現在入力中の入力信号ＤＩが本当に同期信号である場合には、第１の処理におけるカウンタ(67,75,85)による計数は、各クロックパルスＣＫにおいて１個の中断もなく行われ、第１の処理の終了時刻はｔeと一致しなければならない。したがって、第１の処理の終了時刻とｔeとが一致した場合は、同期信号が入力されたと結論を下すことができる。この同期信号検知装置(50)では、同期信号の各パターン区分に相当するものが入力信号ＤＩ中に存在するかを、同期信号パターンの各パターン区分の設定信号レベルと同一の信号レベルでの入力信号ＤＩの入力ビット数を各パターン区分の設定ビット数までカウンタ(67,75,85)により計数することにより、行うようになっているので、同期信号パターンのビット数と同数のＤフリップフロップを用いる必要を排除できる。
【０００８】
この発明の同期信号検知装置（５０）によれば、所定の基準時刻とは、同期信号パターンの最初のパターン区分の設定信号レベルと同一の信号レベルでの入力信号ＤＩの入力ビット数を最初のパターン区分の設定ビット数まで連続で計数した後、入力信号ＤＩの信号レベルの切替わりがあった時刻ｔｓである。
【０００９】
入力信号ＤＩの所定部分が同期信号パターンの最初のパターン区分と同一と検知できても、その所定部分の最後が同期信号パターンの最初のパターン区分の終端であるとは断定できない。すなわち、前のフレームの最後の複数個のビットが、同期信号パターンの最初のパターン区分の設定信号レベルと同一になっていて、カウンタが前のフレームの後尾から計数を開始して、同期信号パターンの最初のパターン区分として検知してしまうことがある。したがって、同期信号パターンの最初のパターン区分の設定信号レベルと同一の信号レベルでの入力信号ＤＩの入力ビット数を計数した時を直ちにｔｓとすることなく、その後で、かつ入力信号ＤＩの信号レベルの切替わりがあった時刻をｔｓとすることにより、同期信号パターンの最初のパターン区分の終端を正しく基準時刻ｔｅとして検知することができる。なお、同期信号パターンの総ビット数ｎｔより最初のパターン区分の設定ビット数ｎｉを引いた差をｎｔ−ｎｉとすると、タイマ手段（９０，９１）が、ｔｓからｎｔ−ｎｉ個のクロックパルスＣＫを計数し終えた時刻がｔｅとなる。
【００１０】
この発明の同期信号検知装置（５２）によれば、同期信号パターンが、同一の信号レベル（以下、「設定信号レベル」と言う。）の複数個（以下、「設定ビット数」と言う。）のビットから成る複数個のパターン区分から成り、同期信号パターンのパターン区分は最初のものから順番に設定信号レベルを交互に切替えるものであり、全パターン区分の内、最大設定ビット数のパターン区分の設定ビット数をｎｍと定義する。ｎｍ個のＤフリップフロップ（１６０−１７３）を直列接続して、１段目のＤフリップフロップ（１６０）に入力信号ＤＩを入力することにし、入力信号ＤＩが、同期信号パターンの各パターン区分についての設定レベルと同一の信号レベルで設定ビット数と等数だけ連続する部分であるか否かを、１段目から設定ビット数の段目までの全Ｄフリップフロップの出力が設定レベルになっているか否かにより判定（以下、「パターン区分判定」と言う。）することとする。入力信号ＤＩについて、同期信号パターンの最初のパターン区分から最後のパターン区分までについて順番に連続してパターン区分判定を実施して、全部のパターン区分判定が正となった場合、同期信号を検知したとする。
【００１１】
入力信号ＤＩの所定の連続部分が同期信号であった場合は、その連続部分の入力信号ＤＩは同期信号パターンと同一となっているので、その連続部分の入力信号ＤＩは、同期信号パターンのパターン区分の順番で同期信号パターンの各パターン区分と同一の部分を連続してもっているはずである。したがって、入力信号ＤＩの連続部分について、同期信号パターンの最初のパターン区分から最後のパターン区分まで順番に中断無くパターン区分判定を実施して、全部のパターン区分判定が正となった場合、その連続部分は同期信号との結論を下すことができる。この同期信号検知装置（５２）では、Ｄフリップフロップの必要個数を、同期信号の総ビット数ｎｔではなく、同期信号パターンのパターン区分の内、最大ビット数のパターン区分の設定ビット数ｎｍにし、Ｄフリップフロップ（１６０−１７３）を低減することができる。
【００１２】
この発明の同期信号検知装置（５２）によれば、二値レベルを切替自在の基準レベル信号が設定され、信号レベル判定手段（１７４−１８７）は、各Ｄフリップフロップ（１６０−１７３）に対応して設けられるとともに、各Ｄフリップフロップ（１６０−１７３）の出力が基準レベル信号と一致するか否かを判定する。各パターン区分判定は、１段目のＤフリップフロップ（１６０）からパターン区分ビット数の段目までのＤフリップフロップ（１６０−１７３）に対応する信号レベル判定手段（１７４−１８７）の基準レベル信号を各パターン区分の設定レベルへ切替えて、信号レベル判定手段（１７４−１８７）の出力に基づいて行うようになっている。
【００１３】
信号レベル判定手段（１７４−１８７）は、基準レベル信号の切替により対応Ｄフリップフロップ（１６０−１７３）が二値の信号レベルのいずれであっても同一信号を出力することができるので、同期信号パターンの各パターン区分の設定信号レベルがいずれであっても、信号レベル判定手段（１７４−１８７）の同一出力から入力信号ＤＩが同期信号パターンの各パターン区分と一致しているか否かを検知することができる。また、同期信号パターンは反転する場合があるが、すなわち、同期信号パターンは、（ａ）奇数番目及び偶数番目の信号レベルがそれぞれ二値の一方及び他方である場合と、（ｂ）奇数番目及び偶数番目の信号レベルがそれぞれ二値の他方及び一方である場合とがある。この同期信号検知装置（５２）では、各信号レベル判定手段（１７４−１８７）の基準レベル信号を切り替えることにより、（ａ）及び（ｂ）の両方の場合に対しても同期信号を検知することができる。
【００１４】
【発明の実施の形態】
以下、発明の実施の形態について図面を参照して説明する。
図１はＤＶＤに用いられる信号フォーマット（ＥＦＭ−Ｐ）に準拠したＤＶＤ再生信号のＨＩＧＨの種々の区間を示している。再生信号からクロックパルスＣＫが生成され、そのクロックパルスＣＫの周期をＴとすると、ＤＶＤの再生信号のＨＩＧＨの区間は３Ｔから１４Ｔの範囲のＴの整数倍となる。図２はＤＶＤ再生信号を例示している。ＨＩＧＨ及びＬＯＷの区間の最小幅及び最大幅はそれぞれ３Ｔ及び１４Ｔである。ＤＶＤの同期信号は、二値の信号レベルの切替わり点を境に３個のパターン区分に分けられ、各パターン区分の長さは、１番目（最初）のパターン区分が４Ｔ、２番目（中央）のパターン区分が１４Ｔ、３番目（最後）のパターン区分が４Ｔで、同期信号パターン全体の長さは２２Ｔとなっている。同期信号パターンの１〜３番目のパターン区分の設定信号レベルは、（ａ）ＬＯＷ，ＨＩＧＨ，ＬＯＷの第１のパターンと、（ｂ）ＨＩＧＨ，ＬＯＷ，ＨＩＧＨでの第２のパターンとの２種類がある。
【００１５】
図３、図４、及び図５はＤＶＤ用同期信号検知装置５０の回路を３個に分解して示す、その各々の部分図である。これら図において、Ｈ，ＬはそれぞれＨＩＧＨ，ＬＯＷを意味し、また、正論理として、以降の説明において、電圧のＨＩＧＨ及びＬＯＷをそれぞれ”１”，”０”に対応させている。さらに、これら各図におけるＰ１〜Ｐ９は、他の図のＰ１〜Ｐ９と相互に接続されていることを意味する。ＤＶＤに記録されているデータを読取って復調したパルス信号は図３のＤＡＴＡ ＩＮへ入力され。また、そのパルス信号より生成したクロックパルスＣＫ信号は図３のＣＬＯＣＫ ＩＮへ入力される。
【００１６】
図５では、コンデンサ５６及び抵抗５７はＨとアースとの間に直列接続され、ＤＶＤ用同期信号検知装置５０のパワーをオフからオンへ切替えると、コンデンサ５６と抵抗５７との接続点が”０”となり、ＡＮＤ回路７４の出力は”１”から”０”となり、ＡＮＤ回路７７，７９，８１の出力が”０”となり、ＪＫフリップフロップ７６，８４，１００（図４）がリセットされる。これにより、ＪＫフリップフロップ７６，８４，１００のＱは”０”となる。これにより、図３では、排他的ＯＲ回路８７，８８の全入力は”０”となるので、排他的ＯＲ回路８６の出力も”０”となる。排他的ＯＲ回路８６の”０”は反転器６５において反転されるので、バッファ６０，６２はそれぞれノンアクティブ及びアクティブとなる。Ｄフリップフロップ６３は、ＤＡＴＡ ＩＮからの入力信号ＤＩを、反転器６１により反転されてから、バッファ６２を経て入力される。こうして、ＤＡＴＡ ＩＮの”０”に対して、クロックパルスＣＫの立ち上がりに同期して、Ｄフリップフロップ６３から”１”が出力され、ＡＮＤ回路６４においてクロックパルスＣＫと論理積され、ＡＮＤ回路６４から図４のＡＮＤ回路９３へ出力される。
【００１７】
図６は図４の各個所のタイミングチャートである。図６のＦ１，Ｆ２，Ｆ３，Ｆ４，Ｆ５は図４のＤフリップフロップ95の入力、Ｄフリップフロップ95の出力、排他的ＯＲ回路96の出力、ＪＫフリップフロップ98の出力、及び反転器97の出力を表わす。図６の部分では、同期信号の最初の４Ｔを確立する役目を担う。Ｄフリップフロップ95は、そのクロック端子へクロックパルスＣＫの反転信号を反転器94から入力され、Ｄフリップフロップ95の出力（Ｆ２）はＤフリップフロップ95の入力（Ｆ１）に対して１Ｔ遅延する。排他的ＯＲ回路96は、Ｆ１とＦ２とを入力され、Ｆ３を出力する。ＪＫフリップフロップ98の出力（Ｆ４）は排他的ＯＲ回路96の出力の立ち上がりｔ１，ｔ４ごとに反転する。反転器97の出力Ｆ５は、排他的ＯＲ回路96の出力（Ｆ３）を反転したものであり、ＪＫフリップフロップ69はＦ５の立下りｔ１，ｔ４でＪＫフリップフロップ69はリセットされる。こうして、ＤＶＤ用同期信号検知装置50への入力信号ＤＩとしてのＦ１が”０”に維持されている期間ｔ１〜ｔ４、ＡＮＤ回路93はＡＮＤ回路64の出力を通過させ、カウンタ67において入力信号ＤＩの”０”の個数を計数する。図４において、カウンタ67が入力信号ＤＩの計４個の”０”を計数すると（図６の時刻ｔ３）、カウンタ67のＱA，ＱB，ＱCはそれぞれ”０”，”０”，”１”となる。カウンタ67のＱA，ＱBは、ＯＲ回路59、反転器58を経てＮＡＮＤ回路68の一方の入力端へ、カウンタ67のＱCはＮＡＮＤ回路68の入力端へ送られて、ＮＡＮＤ回路68の出力は”１”から”０”へ切り替わり、ＪＫフリップフロップ69はセットされる。次に、入力信号ＤＩとしてのＤフリップフロップ63の入力が”０”から”１”へ切り替わると（時刻ｔ４）、ＪＫフリップフロップ69が、反転器97の立下りによりリセットされ、ＪＫフリップフロップ100のセット端子（なお、図面では、セット端子をＰＲ、リセット端子をＣＬＲと表記している。）が”１”から”０”へ切り替わり（立下り）、ＪＫフリップフロップ100のＱは”０”から”１”へ切り替わる。ＪＫフリップフロップ100のＱの”１”は、ＡＮＤ回路70（図５）へ出力されるとともに、ＡＮＤ回路99（図３）へ出力され、これにより、時刻ｔ４をｔsとしてからカウンタ90，91において１８個のクロックパルスＣＫがカウントされる。カウンタ90，91において１８個のクロックパルスＣＫを計数すると、すなわち、時刻ｔsから１８Ｔ経過後のｔeにおいて、カウンタ91のＲＣからパルスが出力され、パルス反転器92及びＡＮＤ回路99を介してカウンタ90，91のＬＤへ送られ、このパルスの立下り以降、この時刻ｔe以降、において、カウンタ90，91は初期値にセットされる。一方、時刻ｔ４では、さらに、ＪＫフリップフロップ100のＱバーの”０”がカウンタ67のＬＤへ送られ、カウンタ67は時刻ｔ４以降、初期値としての０を維持する。
【００１８】
時刻ｔ４におけるＪＫフリップフロップ１００のＱの”０”から”１”への反転は、バッファ６６（図５）及び排他的ＯＲ回路８７（図３）へ送られ、バッファ６６がアクティブになり、排他的ＯＲ回路８６（図３）の出力は”１”となって、バッファ６０，６２はそれぞれアクティブ及びノンアクティブとなる。さらに、時刻ｔ４におけるＪＫフリップフロップ１００のＱは反転器７２及びＡＮＤ回路７７を経てＪＫフリップフロップ７６のリセット端子へ送られて、ＪＫフリップフロップ７６のＱバーは”１”となり、カウンタ７５は時刻ｔ４より計数を開始する。結果、ＤＡＴＡ ＩＮへ入力される入力信号ＤＩが、バッファ６０を経てＤフリップフロップ６３へ入力され、Ｄフリップフロップ６３のＱは、ＡＮＤ回路６４及びバッファ６６を経てカウンタ７５へ入力され、入力信号ＤＩの”１”のビット数がカウンタ７５において計数される。そして、カウンタ７５が入力信号ＤＩの”１”を１４個（この１４個は、もし入力信号ＤＩの同期信号であれば、連続した１４個となるが、同期信号でなければ、間に”０”の入力信号列が介在する飛び飛びの１４個となる。）計数すると（この時刻をｔ１０とする。）、カウンタ７５のＱＤ，ＱＣ，ＱＢが”１”となり、ＮＡＮＤ回路７１の出力が”０”となり、ＪＫフリップフロップ７６のセット端子が”１”から”０”へ切り替わって、ＪＫフリップフロップ７６のＱ及びＱバーはそれぞれ”１”，”０”となる。ＡＮＤ回路７０は、ＪＫフリップフロップ１００のＱを入力されているので、時刻ｔ１０以降は、ＪＫフリップフロップ１００，７６からの計２個の入力が”１”となる。
【００１９】
図５では、カウンタ７５は、時刻ｔ１０以降、ＪＫフリップフロップ７６のＱバーの”０”を入力されることになるので、計数を終了し、計数値０に維持される。ＪＫフリップフロップ７６のＱの”１”は、バッファ８９をアクティブへ切替えるとともに、反転器７８及びＡＮＤ回路７９を介してＪＫフリップフロップ８４のリセット端子へ送られて、ＪＫフリップフロップ８４をリセットする。図３では、排他的ＯＲ回路８８は、一方の端子へＪＫフリップフロップ７６のＱを入力されているので、時刻ｔ１０以降、”１”となり、排他的ＯＲ回路８６の出力は時刻ｔ１０から”０”になる。これにより、バッファ６０，６２はそれぞれノンアクティブ及びアクティブとなり、ＤＡＴＡ ＩＮの入力信号ＤＩは、反転器６１及びバッファ６２を通って、Ｄフリップフロップ６３へ入力される。ＡＮＤ回路６４の出力は、図５では、バッファ８９を経てカウンタ８５へ入力され、カウンタ８５は入力信号ＤＩの内の”０”のビット数を計数する。カウンタ８５が、入力信号ＤＩの計４個の”０”のビットを計数すると、カウンタ８５のＱＣは”１”となり、ＮＡＮＤ回路８３は”１”から”０”へ切り替わり、ＪＫフリップフロップ８４はセット端子への立下り入力によりセットされて、ＪＫフリップフロップ８４のＱ及びＱバーはそれぞれそれぞれ”１”及び”０”となる（以下、この時刻を「ｔ１１」とする。）。時刻ｔ１１において、カウンタ８５は、ＬＤへのＪＫフリップフロップ８４のＱバーからの”０”の入力により、計数値０を維持しつつ、計数を終了する。時刻ｔ１１において、ＡＮＤ回路７０は、ＪＫフリップフロップ８４のＱを入力され、これにより、ＪＫフリップフロップ１００，７６，８４からの計３個の入力が”１”となる。前述したように、時刻ｔｅにおいて、カウンタ９１のＲＣが”１”となる。したがって、時刻ｔｅと時刻ｔ１１とが一致すれば、ＡＮＤ回路７０の全入力が”１”となり、ＡＮＤ回路７０の出力が”１”となる。ＡＮＤ回路７０の出力の”１”は、同期信号を検知したことを意味する。ＡＮＤ回路７０の出力の”１”は、反転器７３、ＡＮＤ回路７４を経て、さらに、ＡＮＤ回路８１，７７，又は７９を経てＪＫフリップフロップ１００，７６，８４をリセットし、ＡＮＤ回路７０の出力は再び”０”へ戻る。
【００２０】
図７、図８、及び図９は別のＤＶＤ用同期信号検知装置52の回路を３個に分解して示す、その各々の部分図である。これら各図におけるＰ２１〜Ｐ２６は、他の図のＰ２１〜Ｐ２６と相互に接続されていることを意味する。バッファ160 〜 173は、直列に接続され、それらの総数は、入力信号ＤＩの３個のパターン区分の内、最大ビット数のもの、すなわち２番目のパターン区分の設定ビット数（この例では１４個）に一致する。ＤＡＴＡ ＩＮの入力信号ＤＩは、１段目のＤフリップフロップ160へ入力され、ＣＬＯＣＫ ＩＮへのクロックパルスＣＫの入力に同期して、次段のＤフリップフロップへ進んでいく。排他的ＯＲ回路174〜187は、クロックパルスＣＫと共に、それぞれＤフリップフロップ160〜173からの出力を入力される。反転器188〜201は、それぞれ排他的ＯＲ回路174〜187の出力を反転する。反転器201〜188（符号が降順であることに注意）は、同期信号パターンの１番目及び３番目のパターン区分の最初のビットから最後のビットに対応し、反転器201〜191（符号が降順であることに注意）は、同期信号パターンの２番目パターン区分の最初のビットから最後のビットに対応することになる。排他的ＯＲ回路174〜177の出力はＮＡＮＤ回路202へ送られ、反転器192〜201の出力はＮＡＮＤ回路204へ送られる。ＮＡＮＤ回路204は、反転器203を介してＮＡＮＤ回路202の出力も入力される。
【００２１】
ＤＶＤ用同期信号検知装置５２の電力がオフからオンへ切替わる際、図８において、コンデンサ５４と抵抗５５との接続点が過渡現象により”０”となり、ＡＮＤ回路２１２，２１３の出力は”１”から”０”へ切替わり、ＪＫフリップフロップ２０６，２１１は共にリセットされる。
【００２２】
同期信号パターンには、その１，２，３番目のパターン区分の設定信号レベルが、（ａ）それぞれ”０”、”１”、”０”である場合と、（ｂ）それぞれ”１”，”０”，”１”である場合とがあり、最初は（ａ）の同期信号パターンを検出するものとし、図９のＪＫフリップフロップ218のＱは”１”と仮定する。この仮定では、ＡＮＤ回路217（図８）は、同期信号を検知していないときは、”０”を出力しているので、排他的ＯＲ回路219の出力は”１”であり、バッファ221，222はそれぞれノンアクティブ及びアクティブであり、排他的ＯＲ回路205の出力は、反転されることなく、バッファ222を通過して、図７の排他的ＯＲ回路174〜187へ伝えられる。ＮＡＮＤ回路202，204は、入力の１個でも”０”であると、出力が”１”となるので、ＤＡＴＡ ＩＮへ入力信号ＤＩを入力中、いずれかの時点で、共に”１”となる。これにより、排他的ＯＲ回路205（図９）の出力は”０”となり、排他的ＯＲ回路174〜187の基準入力は”０”となる。信号レベルが同期信号パターンの最初のパターン区分の設定レベルと同じで、かつ連続ビット数が同期信号パターンの最初のパターン区分の設定ビット数と同一の入力信号ＤＩが、ＤＡＴＡ ＩＮに入力されると、Ｄフリップフロップ160〜163のＱが全部”０”となり（以下、この時刻を「ｔ２１」とする。）、これにより、ＮＡＮＤ回路202の出力が”０”となる。これにより、ＪＫフリップフロップ211（図８）のセット端子が”１”から”０”へ切替わり、ＪＫフリップフロップ211のＱは”１”となる。ＪＫフリップフロップ211のＱは、図８では、反転器228で反転され、ＪＫフリップフロップ227のクロック端子は、同期信号から”０”へ切替えられ、ＪＫフリップフロップ227のＱバーは”０”となる。一方、反転器228の出力は、ワンショットマルチバイブレータ225へ入力されて、ワンショットマルチバイブレータ225のＱバーは時刻ｔ２１において、”０”から”１”へ切替わり、カウンタ214，215から成るカウンタは、時刻ｔ２１としての時刻ｔs以降、クロックパルスＣＫを１個ずつ計数開始することになり、時刻ｔ２１からクロックパルスＣＫを１０進で１８個、計数した時点ｔeにおいてカウンタ215のＲＣ端子に”１”を出力する。
【００２３】
図９では、排他的ＯＲ回路205は、時刻ｔ２１において、ＮＡＮＤ回路202からの”０”の入力を受け、出力を”１”へ切替える。これにより、図７では、排他的ＯＲ回路174〜187の基準入力は”１”となる。時刻ｔ２１以降において、信号レベルが同期信号パターンの２番目のパターン区分の設定レベルと同じで、かつ連続ビット数が同期信号パターンの２番目のパターン区分の設定ビット数と同一の入力信号ＤＩがＤＡＴＡ ＩＮに入力されると、Ｄフリップフロップ160〜173の出力が全部”１”となり（以下、この時刻を「ｔ２２」とする。）、これにより、ＮＡＮＤ回路204の出力が”０”となる。これにより、図８では、ＪＫフリップフロップ206が、セット端子への”１”から”０”への立下りによりセットされる。時刻ｔ２２において、ＪＫフリップフロップ206，211いずれもＱが”１”となり、ＡＮＤ回路207の出力は”１”となる。反転器208は、ＡＮＤ回路207の出力を反転させて、ＡＮＤ回路226を介してＪＫフリップフロップ211のリセット端子へ送り、ＪＫフリップフロップ211のリセット端子は”１”から”０”へ立ち下がって、ＪＫフリップフロップ211のＱは時刻ｔ２２以降、”０”となる。さらに、図９では、排他的ＯＲ回路205は、ＮＡＮＤ回路202，204から共に”１”を入力されるので、”０”を出力し、排他的ＯＲ回路174〜187の基準入力は”０”へ切り替えられる。
【００２４】
時刻ｔ２２以降において、信号レベルが同期信号パターンの３番目のパターン区分の設定レベルと同じで、かつ連続ビット数が同期信号パターンの３番目のパターン区分の設定ビット数と同一の入力信号ＤＩが、ＤＡＴＡ ＩＮに入力されると、Ｄフリップフロップ160〜163の出力が全部”０”となり（以下、この時刻を「ｔ２３」とする。）、これにより、ＮＡＮＤ回路202の出力が”０”となる。これにより、図８では、ＪＫフリップフロップ211のセット端子が”１”から”０”へ切替わり、ＪＫフリップフロップ211のＱは”１”となる。ＪＫフリップフロップ211のＱは、反転器228で反転されて、ＪＫフリップフロップ227のクロック端子は”１”から”０”へ切替わるので、ＪＫフリップフロップ227のＱバーは”１”となる。これにより、ＡＮＤ回路209の入力は共に”１”となり、ＡＮＤ回路209の出力としての”１”は、ＡＮＤ回路217へ送られる。時刻ｔ２３とカウンタ214，215の検知した前述のｔeとが一致すれば、ＡＮＤ回路217の出力は”１”となる。ＡＮＤ回路209の”１”は、反転器210で反転されて、ＪＫフリップフロップ206へ伝達され、ＪＫフリップフロップ206はリセットされて、ＡＮＤ回路217は再び”０”へ戻る。ＤＡＴＡ ＩＮへ同期信号が入力された場合は、ＨＩＧＨの１，２，３番目のパターン区分に相当する信号列が入力信号ＤＩに連続して順番に現れることになるので、ｔ２１，ｔ２２，ｔ２３は、それぞれ同期信号パターンの１，２，３番目のパターン区分の終了時に一致するはずであるので、ｔ２３とｔeとが一致する。したがって、ｔ２３とｔeとが一致した場合、すなわち、ＡＮＤ回路217の出力が”１”となった時、同期信号を検知したとすることができる。
【００２５】
前述したように、同期信号パターンには、その１，２，３番目のパターン区分の設定信号レベルが、（ａ）それぞれ”０”、”１”、”０”である場合と、（ｂ）それぞれ”１”，”０”，”１”である場合とがあり、最初は（ａ）の同期信号パターンを検出するものとし、図９のＪＫフリップフロップ２１８のＱは”１”と仮定した。したがって、ＡＮＤ回路２１７における今回の同期信号の検知に伴い、ＪＫフリップフロップ２１８のクロック入力端子が”０”から”１”へ立ち上がり、ＪＫフリップフロップ２１８のＱは”０”へ切替わる。同期信号の検知後、ＡＮＤ回路２１７の出力は”０”へ戻り、排他的ＯＲ回路２１９の出力は”０”となる。これにより、バッファ２２１，２２２はそれぞれアクティブ及びノンアクティブとなり、次の同期信号の検知までは、排他的ＯＲ回路２０５の出力を反転したものが図７の排他的ＯＲ回路１７４〜１８７へ基準レベル信号として入力されることになる。結果、次は、ＤＶＤ用同期信号検知装置５２は（ｂ）の同期信号を検知することになり、こうして、ＤＶＤ用同期信号検知装置５２は（ａ）の同期信号と（ｂ）の同期信号との検知を交互に繰り返すことになる。
【図面の簡単な説明】
【図１】ＤＶＤに用いられる信号フォーマット（ＥＦＭ−Ｐ）に準拠したＤＶＤ再生信号のＨＩＧＨの種々の区間を示す図である。
【図２】ＤＶＤ再生信号を例示する図である。
【図３】ＤＶＤ用同期信号検知装置５０の回路を３個に分解して示すその第１の部分の部分図である。
【図４】ＤＶＤ用同期信号検知装置５０の回路を３個に分解して示す示すその第２の部分の部分図である。
【図５】ＤＶＤ用同期信号検知装置５０の回路を３個に分解して示す示すその第３の部分の部分図である。
【図６】図４の各個所のタイミングチャートである。
【図７】別のＤＶＤ用同期信号検知装置５０の回路を３個に分解して示すその第１の部分の部分図である。
【図８】別のＤＶＤ用同期信号検知装置５０の回路を３個に分解して示すその第２の部分の部分図である。
【図９】別のＤＶＤ用同期信号検知装置５０の回路を３個に分解して示すその第３の部分の部分図である。
【符号の説明】
５０，５２ ＤＶＤ用同期信号検知装置（同期信号検知装置）
６７，７５，８５ カウンタ
９０，９１ カウンタ（タイマ手段）
１６０−１７３ Ｄフリップフロップ
１７４−１８７ 排他的ＯＲ回路（信号レベル判定手段）
Claims (3)
- 同期信号パターンが、同一の信号レベル（以下、「設定信号レベル」と言う。）の複数個（以下、「設定ビット数」と言う。）のビットから成る複数個のパターン区分から成り、パターン区分の設定信号レベルは、パターン区分の順番に交互に反転しているものであり、
クロックパルスＣＫに同期するカウンタ(67,75,85)を使って、同期信号パターンの最初のパターン区分より順番に各パターン区分の設定信号レベルと同一の信号レベルでの入力信号ＤＩの入力ビット数を各パターン区分の設定ビット数まで計数し（以下、この計数処理を「第１の処理」と言う。）、また、これと並行して、所定の基準時刻からのクロックパルスＣＫをタイマ手段(90,91)により計数して、現在入力中の入力信号ＤＩが同期信号であった場合の同期信号の終了時刻ｔeをタイマ手段(90,91)が検知するようにし、第１の処理の終了時刻がｔeと一致した場合、同期信号の入力を検知したとし、
前記所定の基準時刻とは、同期信号パターンの最初のパターン区分の設定信号レベルと同一の信号レベルでの入力信号ＤＩの入力ビット数を最初のパターン区分の設定ビット数まで連続で計数した後、入力信号ＤＩの信号レベルの切替わりがあった時刻ｔsであることを特徴とする同期信号検知装置。 - 同期信号パターンが、同一の信号レベル（以下、「設定信号レベル」と言う。）の複数個（以下、「設定ビット数」と言う。）のビットから成る複数個のパターン区分から成り、同期信号パターンのパターン区分は最初のものから順番に設定信号レベルを交互に切替えるものであり、全パターン区分の内、最大設定ビット数のパターン区分の設定ビット数をｎmと定義し、
ｎm個のＤフリップフロップ(160-173)を直列接続して、１段目のＤフリップフロップ(160)に入力信号ＤＩを入力することにし、
入力信号ＤＩが、同期信号パターンの各パターン区分についての設定レベルと同一の信号レベルで設定ビット数と等数だけ連続する部分であるか否かを、１段目から設定ビット数の段目までの全Ｄフリップフロップの出力が設定レベルになっているか否かにより判定(以下、「パターン区分判定」と言う。)することとし、
入力信号ＤＩについて、同期信号パターンの最初のパターン区分から最後のパターン区分への順番に、各パターン区分についてパターン区分判定が正となると該パターン区分についてのパターン区分判定処理を終了することにし、また、これと並行して、所定の基準時刻からのクロックパルスＣＫをタイマ手段 (214,215) により計数して、現在入力中の入力信号ＤＩが同期信号であった場合の同期信号の終了時刻ｔ e をタイマ手段 (214,215) が検知するようにし、同期信号パターンの最後のパターン区分についてのパターン区分判定処理の終了時刻がｔ e と一致した場合、同期信号の入力を検知したとし、
前記所定の基準時刻とは、同期信号パターンの最初のパターン区分についてのパターン区分判定処理の終了時刻ｔ s であることを特徴とする同期信号検知装置。 - 二値レベルを切替自在の基準レベル信号が設定され、信号レベル判定手段(174-187)は、各Ｄフリップフロップ(160-173)に対応して設けられるとともに、各Ｄフリップフロップ(160-173)の出力が基準レベル信号と一致するか否かを判定し、各パターン区分判定は、１段目のＤフリップフロップ(160)からパターン区分ビット数の段目までのＤフリップフロップ(160-173)に対応する信号レベル判定手段(174-187)の基準レベル信号を各パターン区分の設定レベルへ切替えて、信号レベル判定手段(174-187)の出力に基づいて行うようになっていることを特徴とする請求項２記載の同期信号検知装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00232499A JP3614313B2 (ja) | 1999-01-07 | 1999-01-07 | 同期信号検知装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00232499A JP3614313B2 (ja) | 1999-01-07 | 1999-01-07 | 同期信号検知装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000207850A JP2000207850A (ja) | 2000-07-28 |
| JP3614313B2 true JP3614313B2 (ja) | 2005-01-26 |
Family
ID=11526150
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00232499A Expired - Fee Related JP3614313B2 (ja) | 1999-01-07 | 1999-01-07 | 同期信号検知装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3614313B2 (ja) |
-
1999
- 1999-01-07 JP JP00232499A patent/JP3614313B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000207850A (ja) | 2000-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0773653B1 (en) | Method and apparatus for decoding Manchester-encoded data | |
| JPS61134183A (ja) | テレビジヨン信号のフイールド識別回路 | |
| JP2919380B2 (ja) | ディスク回転速度制御回路 | |
| JP3614313B2 (ja) | 同期信号検知装置 | |
| JPS6016027B2 (ja) | タイムコ−ド読取装置 | |
| JPH02501526A (ja) | 光フアイバシステムのためのデータビツト検知器 | |
| JPH05268545A (ja) | テレビジョン信号種類判別装置 | |
| JP3662985B2 (ja) | 同期及びビット情報検出装置 | |
| JP4486871B2 (ja) | 信号デコード装置及び信号デコード方法 | |
| EP0588630B1 (en) | Device for converting data from series to parallel | |
| JP2002141956A (ja) | 識別レベル自動制御回路及び制御方法、識別位相自動制御回路及び制御方法、並びに光受信器 | |
| JPS6213747B2 (ja) | ||
| KR100524919B1 (ko) | 이.에프.엠 신호 복조를 위한 ｔ보정장치 및 보정방법 | |
| JPH0381219B2 (ja) | ||
| JP2798718B2 (ja) | ディジタル信号再生装置 | |
| JP2723835B2 (ja) | 同期信号の極性判別回路 | |
| KR100264141B1 (ko) | 디지탈 신호용 레코더 | |
| JP2870502B2 (ja) | ディジタルデータの復調装置 | |
| KR100239914B1 (ko) | 동기 패턴 추출 방법 및 이를 수행하기 위한 동기 패턴 추출 장치 | |
| JPH11195963A (ja) | デジタルフィルタ回路 | |
| KR0151499B1 (ko) | 팔플러스 영상신호의 시작코드 검출장치 | |
| JP2591850B2 (ja) | フレーム同期回路 | |
| JPS6217308B2 (ja) | ||
| JPS63281062A (ja) | 周波数弁別回路 | |
| JPH05189877A (ja) | デジタル信号の再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040521 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040601 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040727 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041005 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041026 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071112 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091112 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101112 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |