JPS5930217A - 誤り検出機能を有する復調器 - Google Patents
誤り検出機能を有する復調器Info
- Publication number
- JPS5930217A JPS5930217A JP57136400A JP13640082A JPS5930217A JP S5930217 A JPS5930217 A JP S5930217A JP 57136400 A JP57136400 A JP 57136400A JP 13640082 A JP13640082 A JP 13640082A JP S5930217 A JPS5930217 A JP S5930217A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- time
- output
- pulse
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
- G11B20/1407—Digital recording or reproducing using self-clocking codes characterised by the use of two levels code representation depending on a single bit, i.e. where a one is always represented by a first code symbol while a zero is always represented by a second code symbol
- G11B20/1419—Digital recording or reproducing using self-clocking codes characterised by the use of two levels code representation depending on a single bit, i.e. where a one is always represented by a first code symbol while a zero is always represented by a second code symbol to or from biphase level coding, i.e. to or from codes where a one is coded as a transition from a high to a low level during the middle of a bit cell and a zero is encoded as a transition from a low to a high level during the middle of a bit cell or vice versa, e.g. split phase code, Manchester code conversion to or from biphase space or mark coding, i.e. to or from codes where there is a transition at the beginning of every bit cell and a one has no second transition and a zero has a second transition one half of a bit period later or vice versa, e.g. double frequency code, FM code
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は記録媒体から読取られるデータ信号の復調器若
しくはデコーダに関し、更に具体的に言えば、周波数変
調（Ｆ／２Ｆ符号比）方式に従った記録を読取ることに
よって得られるデータ信号の復調器において誤り’ｋ［
出することに関する。
しくはデコーダに関し、更に具体的に言えば、周波数変
調（Ｆ／２Ｆ符号比）方式に従った記録を読取ることに
よって得られるデータ信号の復調器において誤り’ｋ［
出することに関する。
背景技術
記録媒体からの読取信号について誤シを検出する従来技
術の典型的なツリは１９７０年８月１１日に発行きれた
米国特許第３５２４１６４号に示されている。この技術
は一連のシングルショ・／トの出力によって定められる
複数・０時間枠と入力信号のトランジションとの関１＆
’ｔみて誤ｂｉ演出するものである。但し、これは位相
変調信号の復調に伴って誤りを検出することを意図した
ものであり、トランジションの方向をみることなどを必
要としているので、周波数変調方式の信号の復調に際し
て−誤りを検出するには適していない。又、複数の時間
枠の長さは常に固定されているので、個々のビラトラ示
す信号部分の長さが成る程度変動する読取信号を敗シ扱
う場合には、満足のいく結果を得ることができない。
術の典型的なツリは１９７０年８月１１日に発行きれた
米国特許第３５２４１６４号に示されている。この技術
は一連のシングルショ・／トの出力によって定められる
複数・０時間枠と入力信号のトランジションとの関１＆
’ｔみて誤ｂｉ演出するものである。但し、これは位相
変調信号の復調に伴って誤りを検出することを意図した
ものであり、トランジションの方向をみることなどを必
要としているので、周波数変調方式の信号の復調に際し
て−誤りを検出するには適していない。又、複数の時間
枠の長さは常に固定されているので、個々のビラトラ示
す信号部分の長さが成る程度変動する読取信号を敗シ扱
う場合には、満足のいく結果を得ることができない。
なお、飼々のピッＨ−示す信号部分の長でか変動する様
な読取信号の復調を行う装置自体は周知である。例えば
、１９７１年１２月１７日に発行された特開昭４６−７
０３７号に開示されている装置は、周波数変調方式に従
った信号を受は敗シ、タロツタ・ピークが発生する毎に
、それと１つ前のタロ・／夕・ピークとの間の時間間隔
の２７３に等しい長さの時間枠を定める信号を生じ、そ
の時間枠内にピータが生じるか否かに旧じてデータが「
１」か「０」かを判別する構成をとっている。
な読取信号の復調を行う装置自体は周知である。例えば
、１９７１年１２月１７日に発行された特開昭４６−７
０３７号に開示されている装置は、周波数変調方式に従
った信号を受は敗シ、タロツタ・ピークが発生する毎に
、それと１つ前のタロ・／夕・ピークとの間の時間間隔
の２７３に等しい長さの時間枠を定める信号を生じ、そ
の時間枠内にピータが生じるか否かに旧じてデータが「
１」か「０」かを判別する構成をとっている。
但し、これは誤りの検出は全く意図していないものであ
り、異常なピータも旧しいデータを示すものとして検出
してしまう欠点がある。
り、異常なピータも旧しいデータを示すものとして検出
してしまう欠点がある。
面って、本発明の目的は周波数変調方式による入力信号
の相次ぐビット対応部分が成る程度変動する状況におい
ても読取信号の異常を適確に検出して誤シとして示す機
能を有する復調器を提供することである。
の相次ぐビット対応部分が成る程度変動する状況におい
ても読取信号の異常を適確に検出して誤シとして示す機
能を有する復調器を提供することである。
発明の概要
本発明による復調器は、相次ぐタロツク・ピーク及びこ
れらの間にデータにしして升在するデーターピータを含
む複数のピータを有する周波数変調信号金堂は取９、そ
の相次ぐピークにもじてピーク検出パルスを生じる第１
の手段と、クロ・ン夕・ピータに対応する筈のピーク検
出パルスに応じて出力パルスを生じる第２の手段と、該
第２の手段から出力パルスが生じる毎に、それと１つ前
の出力パルスとの間の時間間隔Ｄ’に表わす出力を生じ
る第３の手段と、該第６の手段の出力を受は叡り、α、
β、γを０〈α〈β〈１〈γなる関係を有する定数とし
て、それぞれαＤ１ βＤ１ γＤ’（ｊ表わす３つの
出力を生じる第４の手段と、該第４の手段の３つの出力
に基いて、上記第２の手段の各出力パルスの発生時点を
基儒点として始まシαＤに相当する長さを有する第１の
時間枠を定める信号、該第１の時間枠に続いて（β−α
）Ｄに相当する長さを有する第２の時間枠を定める信号
、及び上記基準点からみてγＤに相当する時間の経過後
に始まる第３の時間枠を定める信号を生じることのでき
る第５の手段と、該第５の手段及び上記第１の手段に接
続きれていて、第１の時間枠及び第３の時間枠のいずれ
かにおいてピータ検出パルスが生じることに旧じて誤シ
検出信号を生じる機ｑ目及び第２の時間枠においてピー
タ検出パルスが２つ生じることにしじて誤シ演出信号を
生じる機ｑ目を有する第６の手段とを含む。
れらの間にデータにしして升在するデーターピータを含
む複数のピータを有する周波数変調信号金堂は取９、そ
の相次ぐピークにもじてピーク検出パルスを生じる第１
の手段と、クロ・ン夕・ピータに対応する筈のピーク検
出パルスに応じて出力パルスを生じる第２の手段と、該
第２の手段から出力パルスが生じる毎に、それと１つ前
の出力パルスとの間の時間間隔Ｄ’に表わす出力を生じ
る第３の手段と、該第６の手段の出力を受は叡り、α、
β、γを０〈α〈β〈１〈γなる関係を有する定数とし
て、それぞれαＤ１ βＤ１ γＤ’（ｊ表わす３つの
出力を生じる第４の手段と、該第４の手段の３つの出力
に基いて、上記第２の手段の各出力パルスの発生時点を
基儒点として始まシαＤに相当する長さを有する第１の
時間枠を定める信号、該第１の時間枠に続いて（β−α
）Ｄに相当する長さを有する第２の時間枠を定める信号
、及び上記基準点からみてγＤに相当する時間の経過後
に始まる第３の時間枠を定める信号を生じることのでき
る第５の手段と、該第５の手段及び上記第１の手段に接
続きれていて、第１の時間枠及び第３の時間枠のいずれ
かにおいてピータ検出パルスが生じることに旧じて誤シ
検出信号を生じる機ｑ目及び第２の時間枠においてピー
タ検出パルスが２つ生じることにしじて誤シ演出信号を
生じる機ｑ目を有する第６の手段とを含む。
後で説明する好適な実施例の場合、α＝０２５、β＝
０．７５、γ＝ １．２５に選定されておシ、第３の手
段は計数器及び発振器によって実現されている。又、第
４の手段はレジスタ及び倍率器によって実現され、第５
の手段は比較器及びデコーダによって実現されている。
０．７５、γ＝ １．２５に選定されておシ、第３の手
段は計数器及び発振器によって実現されている。又、第
４の手段はレジスタ及び倍率器によって実現され、第５
の手段は比較器及びデコーダによって実現されている。
本発明による復調器は特に銀行において用いられる磁気
ストライプ付き通帳やカードから読取られる信号を復調
するのに適している。即ち、この様な記録媒体の読取シ
の際には、へ・ノドと記録媒体との相対速度の変動に起
因して相次ぐビ・ント対応部分の長さが変動する読取信
号が生じやすく、又、記録データは金銭の取り扱いに密
接に関係しているので、異常な読取信号を見のがすこと
なく誤りとして検出することが非常に重要なのである。
ストライプ付き通帳やカードから読取られる信号を復調
するのに適している。即ち、この様な記録媒体の読取シ
の際には、へ・ノドと記録媒体との相対速度の変動に起
因して相次ぐビ・ント対応部分の長さが変動する読取信
号が生じやすく、又、記録データは金銭の取り扱いに密
接に関係しているので、異常な読取信号を見のがすこと
なく誤りとして検出することが非常に重要なのである。
実施例
これから図面を参照しなか、ら本発明の好適な実施列に
ついて説明する。
ついて説明する。
第１図は本発明に従って誤シ演出のための構成を組込ん
だ復調器の構成を示している。発振器１は線２７に生じ
るデータ入力信号のピ・ノド時間に比して十分短い周期
でパルスの系列を生じる。時間計数器２は、このパルス
を計数器る機能を有する。後で述べる様にオア回路２２
から出力が生じる毎に、そのときの時間計数器２のカウ
ントはレジスタ３へ転送され、そこに保持される。又、
時間計数器２は、このカウントの転送と同時にリセツ士
され、新たに初期直から計数を行う。
だ復調器の構成を示している。発振器１は線２７に生じ
るデータ入力信号のピ・ノド時間に比して十分短い周期
でパルスの系列を生じる。時間計数器２は、このパルス
を計数器る機能を有する。後で述べる様にオア回路２２
から出力が生じる毎に、そのときの時間計数器２のカウ
ントはレジスタ３へ転送され、そこに保持される。又、
時間計数器２は、このカウントの転送と同時にリセツ士
され、新たに初期直から計数を行う。
レジスタ３の出力側は倍率器４．５、乙に接続されてい
る。倍率器４．５．６はレジスタ３に保持されているカ
ウントＰをそれぞれ０．２ ｓ 倍、ｏ。
る。倍率器４．５．６はレジスタ３に保持されているカ
ウントＰをそれぞれ０．２ ｓ 倍、ｏ。
７５倍、１．２５倍して得られる０、２５Ｐ、０．７５
Ｐ、１．２．５Ｐ’に表わす出力を生じる。これらの出
力はそれぞれ対応する比較器７．８．９の入力となる。
Ｐ、１．２．５Ｐ’に表わす出力を生じる。これらの出
力はそれぞれ対応する比較器７．８．９の入力となる。
比較器７．８．９は更に計数器２の増加しつつあるカウ
ント全入力としておシ、それと倍率器４．５．６の出力
と比較し、それぞれカウントが０．２５Ｐ、０．７５Ｐ
、１．２５Ｐ以下のとき低レベルで、カウントがこれら
の直より大きいとき高レベルになる出力Ａ、Ｂ、Ｃ’ｉ
生じ、デコーダ１０へ送る。
ント全入力としておシ、それと倍率器４．５．６の出力
と比較し、それぞれカウントが０．２５Ｐ、０．７５Ｐ
、１．２５Ｐ以下のとき低レベルで、カウントがこれら
の直より大きいとき高レベルになる出力Ａ、Ｂ、Ｃ’ｉ
生じ、デコーダ１０へ送る。
デコーダ１０は比較器７．８．９の出力Ａ、 Ｂ。
Ｃを論理的に組合わせて３つの信号金線２４．２５．２
６に生じる。線２４の信号はＡ＋Ｃ，即ち、出力Ａが低
レベルであるとき又は出力Ｃが高レベルのとき高レベル
になる。線２５の信号はＢ−Ｃ。
６に生じる。線２４の信号はＡ＋Ｃ，即ち、出力Ａが低
レベルであるとき又は出力Ｃが高レベルのとき高レベル
になる。線２５の信号はＢ−Ｃ。
叩ち出力Ｂが高レベルであシ且つ出力Ｃが低レベルであ
るとき高レベルになる。線２６の信号はＡＢ、即ち、出
力Ａが高レベルであり且つ出力Ｂが低レベルであるとき
高レベルになる。これらの信号の関係は、後で述べる第
２図に明示きれている。線２４の信号はアンド回路１８
の入力となシ、線２５の信号はアンド回路１９．２０の
入力となり、線２６の信号はアンド回路１７の入力とな
ってしる。
るとき高レベルになる。線２６の信号はＡＢ、即ち、出
力Ａが高レベルであり且つ出力Ｂが低レベルであるとき
高レベルになる。これらの信号の関係は、後で述べる第
２図に明示きれている。線２４の信号はアンド回路１８
の入力となシ、線２５の信号はアンド回路１９．２０の
入力となり、線２６の信号はアンド回路１７の入力とな
ってしる。
線２７に与えられる入力データ信号は、磁気ストライプ
等の記録媒体に周波数変調方式で記録されているレコー
ドを読取ることによって得られる信号であシ、第２図の
１番上に示されている様に、相次ぐ正及び負のピークを
有する。図において、Ｃの表示の下にあるピークはタロ
・／り・ピータであり、これらのピークによってビット
時間ＴＯ１Ｔ１、Ｔ２等が区切られている。そして、ビ
ット「１１を表わすビ・ノド時間中には、はぼ中央にデ
ータ・ピータが生じ、ビ゛ノド「０」を表わす時間中に
は、データ・ピータが生じない様に彦っている。
等の記録媒体に周波数変調方式で記録されているレコー
ドを読取ることによって得られる信号であシ、第２図の
１番上に示されている様に、相次ぐ正及び負のピークを
有する。図において、Ｃの表示の下にあるピークはタロ
・／り・ピータであり、これらのピークによってビット
時間ＴＯ１Ｔ１、Ｔ２等が区切られている。そして、ビ
ット「１１を表わすビ・ノド時間中には、はぼ中央にデ
ータ・ピータが生じ、ビ゛ノド「０」を表わす時間中に
は、データ・ピータが生じない様に彦っている。
入力データ信号を受は叡るピータ検出器１１は全てのピ
ータを検出し、それに対しするピータ検出パルスを生じ
てアンド回路１５．１６．１７．１８及び計数器１２に
与える。計数器１２は線２８を介してリセット信号が与
えられた後、高レベルの出力を維持し、ピータ検出器１
１から生じるピーク検出パルスをＮ個受は覗るとき出力
を低レベルにし、その後その状態に留まる様に構成され
ている。この様な計数器１２全用いるのは、読取開始時
点において発生するかもしれないノイズを無視し、復調
を開始するときの基準となるビット時間長を適正に測定
するためである。従って、Ｎは場合に心して任意に定め
ることのできる直であシ、第２図の動作例はＮ＝２とし
た場合に関するものである。即ち、２番目のビータ検出
ハルス４２の発生後、データの復調が行われる。
ータを検出し、それに対しするピータ検出パルスを生じ
てアンド回路１５．１６．１７．１８及び計数器１２に
与える。計数器１２は線２８を介してリセット信号が与
えられた後、高レベルの出力を維持し、ピータ検出器１
１から生じるピーク検出パルスをＮ個受は覗るとき出力
を低レベルにし、その後その状態に留まる様に構成され
ている。この様な計数器１２全用いるのは、読取開始時
点において発生するかもしれないノイズを無視し、復調
を開始するときの基準となるビット時間長を適正に測定
するためである。従って、Ｎは場合に心して任意に定め
ることのできる直であシ、第２図の動作例はＮ＝２とし
た場合に関するものである。即ち、２番目のビータ検出
ハルス４２の発生後、データの復調が行われる。
計数器１２の出力はアンド回路１５に与えられると共に
反転器１３によって反転器れてアンド回路１６及び１７
に与えられる。アンド回路１６は比較器８の出力も受は
取る。オア回路２２はアンド回路１５及び１６から生じ
るパルス全出力としてゲートする。この出力は前述の様
に時間計数器２及びレジスタ３を制菌すると共にフリッ
プフロップ１４をリセットするために用いられる。
反転器１３によって反転器れてアンド回路１６及び１７
に与えられる。アンド回路１６は比較器８の出力も受は
取る。オア回路２２はアンド回路１５及び１６から生じ
るパルス全出力としてゲートする。この出力は前述の様
に時間計数器２及びレジスタ３を制菌すると共にフリッ
プフロップ１４をリセットするために用いられる。
フリップフロップ１４はアンド回路１７からパルスが生
じるときセ・ノドσれる。フリップフロップ１４は七′
／ト状態において線３２の出力を高レベル、にし、リセ
・／ト状態において線３３の出力を高レベルにする。ア
ンド回路１９及び２０は復調したデータを示す信号を生
じるだめのものである。
じるときセ・ノドσれる。フリップフロップ１４は七′
／ト状態において線３２の出力を高レベル、にし、リセ
・／ト状態において線３３の出力を高レベルにする。ア
ンド回路１９及び２０は復調したデータを示す信号を生
じるだめのものである。
アンド回路１９は線２５の信号、線３２の信号及びアン
ド回路１６の出力が全て高レベルのときだけ高レベルに
なるデータ１信号を生じ、これはピッ）ｒＩＪ’ｌＨ示
す。−刀、アンド回路２０は線２５の信号、線３３の信
号及びアンド回路１６の出力が全て高レベルのときだけ
高レベルになるデータＯ信号を生じ、これはビ・ノドｒ
ｏＪｔ示す。
ド回路１６の出力が全て高レベルのときだけ高レベルに
なるデータ１信号を生じ、これはピッ）ｒＩＪ’ｌＨ示
す。−刀、アンド回路２０は線２５の信号、線３３の信
号及びアンド回路１６の出力が全て高レベルのときだけ
高レベルになるデータＯ信号を生じ、これはビ・ノドｒ
ｏＪｔ示す。
アンド回路１８．２１及びオア回路２３は入力信号が異
常な状態にあるとき誤り検出信号を生じるために設けら
れている。アンド回路１８は線２４の信号が高レベルの
ときビーク検出パルスをオア回路２３ヘゲートする。オ
ア回路２３はこれに旧じて誤り検出信号を線２９に生じ
る。信号Ａ十Ｃを入力としていることから分かる様に、
アンド回路１８は、比較器７の出力Ａが低レベルである
ことによって定められる時間枠又は比較器９の出力Ｃが
高レベルであることによって定められる時間枠のいずれ
かにおいてピータ検出パルスが生じる異常な状態を検出
する。
常な状態にあるとき誤り検出信号を生じるために設けら
れている。アンド回路１８は線２４の信号が高レベルの
ときビーク検出パルスをオア回路２３ヘゲートする。オ
ア回路２３はこれに旧じて誤り検出信号を線２９に生じ
る。信号Ａ十Ｃを入力としていることから分かる様に、
アンド回路１８は、比較器７の出力Ａが低レベルである
ことによって定められる時間枠又は比較器９の出力Ｃが
高レベルであることによって定められる時間枠のいずれ
かにおいてピータ検出パルスが生じる異常な状態を検出
する。
一力、アンド回路２１はフリップ７０′ノブ１４がセソ
トサれている状態においてアンド回路１７から生じるパ
ルスをオア回路２３ヘゲートして、誤り検出信号を生じ
させる働きをする。結局、この構成は信号Ａ−Ｈに、よ
って定めら、れる時間枠において２つのビーク検出パル
スが生じる異常な状態を検出する。
トサれている状態においてアンド回路１７から生じるパ
ルスをオア回路２３ヘゲートして、誤り検出信号を生じ
させる働きをする。結局、この構成は信号Ａ−Ｈに、よ
って定めら、れる時間枠において２つのビーク検出パル
スが生じる異常な状態を検出する。
次に第１図の復調器の動作について、第２図乃至第４図
を参照しながら更に詳しく説明するが、その前に、この
復調器がデータを検出する判断基準について簡単に触れ
ておくことにする。即ち、これは各ビ・ノド時間の開始
を示すピータ検出ノくルス、ひいてはオア回路２２の出
力パルスの発生時点を基準点として前のビ゛ノド時間の
長さＤの０．２５倍に相当する時間が経過した後に始ま
り（０７５−０，２５）Ｄに相当する長さを有する時間
枠中にビーク検出パルスが生じれば、ビ・ノドｒ１Ｊｉ
示すものとして認識し、又、該時間枠中にピータ映出、
パルスが生じなくて、それに続＜ （１，２５−０，７
５）Ｄに相当する長さを有する時間枠中にピーク検出パ
ルスが生じるならば、ビ・／トｒＯｊｉ示すものとして
認識する様に構成されている。
を参照しながら更に詳しく説明するが、その前に、この
復調器がデータを検出する判断基準について簡単に触れ
ておくことにする。即ち、これは各ビ・ノド時間の開始
を示すピータ検出ノくルス、ひいてはオア回路２２の出
力パルスの発生時点を基準点として前のビ゛ノド時間の
長さＤの０．２５倍に相当する時間が経過した後に始ま
り（０７５−０，２５）Ｄに相当する長さを有する時間
枠中にビーク検出パルスが生じれば、ビ・ノドｒ１Ｊｉ
示すものとして認識し、又、該時間枠中にピータ映出、
パルスが生じなくて、それに続＜ （１，２５−０，７
５）Ｄに相当する長さを有する時間枠中にピーク検出パ
ルスが生じるならば、ビ・／トｒＯｊｉ示すものとして
認識する様に構成されている。
第２図は正常な入力信号を処理する様子を示している。
先ず最初、時間計数器２はビット時間Ｔ・０の長さを測
定するために、ビーク検出パルス４１に対応するオ゛ア
回路２２の出力パルスの発生時点から次のビーク検出パ
ルス４２に対応するオア回路２２の出力パルスの発生時
点まで計数する。
定するために、ビーク検出パルス４１に対応するオ゛ア
回路２２の出力パルスの発生時点から次のビーク検出パ
ルス４２に対応するオア回路２２の出力パルスの発生時
点まで計数する。
この２＠目の出力パルスの発生に応じて、時間計数器２
のカウントはレジスタ３へ転送される。同時に、計数器
２はリセットされ、新たな計数全開始する。レジスタ３
に受は入れられたカウントはピット時間ＴＯの長きＤｔ
’に表わしており、次のピット時間Ｔ１において利用さ
れる。なお、ビット時間ＴＯ中の信号部分は真のデータ
に先行するプリアンプルに対ししており、データとして
は検出畑れないが、最初に基準となるビット時間長を示
すことが必要であるから、このプリアンプルはビ゛ノ）
ｒＯＪ’ｉ示す様に記録されている。
のカウントはレジスタ３へ転送される。同時に、計数器
２はリセットされ、新たな計数全開始する。レジスタ３
に受は入れられたカウントはピット時間ＴＯの長きＤｔ
’に表わしており、次のピット時間Ｔ１において利用さ
れる。なお、ビット時間ＴＯ中の信号部分は真のデータ
に先行するプリアンプルに対ししており、データとして
は検出畑れないが、最初に基準となるビット時間長を示
すことが必要であるから、このプリアンプルはビ゛ノ）
ｒＯＪ’ｉ示す様に記録されている。
ビーク検出パルス４２が生じるとき、計数器１２が出力
を低レベルにして、その後データを検出することｋＯＪ
Ｉｇならしめる。
を低レベルにして、その後データを検出することｋＯＪ
Ｉｇならしめる。
前述の様に倍率６４．５．６はレジスタ３に記憶きれて
いるカラントラそれそ゛れ０．２５倍、０７５倍、１．
２５倍して比較器７．８．９に与える。
いるカラントラそれそ゛れ０．２５倍、０７５倍、１．
２５倍して比較器７．８．９に与える。
比較器７．８．９は時間計数器２のカウントが倍率器４
．５、乙の出力より大きくなると高レベルの出力ＡＸ
Ｂ、Ｃを生じる。
．５、乙の出力より大きくなると高レベルの出力ＡＸ
Ｂ、Ｃを生じる。
第２図の例では、ビ・ノド時間Ｔ１の信号はビ・／トｒ
ＯＪ＝ｉ表わしているので、次のビーク検出パルス４３
は、デコーダ１０の信号Ｂ−Ｃが高レベルのとき生じる
。このとき、アンド回路１６からもパルスが生じ、且つ
フリップフロップ１４がリセ・／ト状態にあるので、ア
ンド回路２０が線３１にデータ０信号を生じる。又、ア
ンド回路１６から生じるパルスは時間計数器２及びレジ
スタ３を付勢し、カウンＩｆレジスタ３へ転送芒せると
共に時間計数器２をリセットする。倍率器４乃至６及び
比較器７乃至９のその陵の動作態様は前のビ・／計時間
Ｔ１における動作態様と同じである。但し、出力ＡＸ
Ｂ、Ｃのレベルが変化するタイミングは、ビット時間Ｔ
１の長さＤｔ−Ｎｔ表わすカウントに依存している。
ＯＪ＝ｉ表わしているので、次のビーク検出パルス４３
は、デコーダ１０の信号Ｂ−Ｃが高レベルのとき生じる
。このとき、アンド回路１６からもパルスが生じ、且つ
フリップフロップ１４がリセ・／ト状態にあるので、ア
ンド回路２０が線３１にデータ０信号を生じる。又、ア
ンド回路１６から生じるパルスは時間計数器２及びレジ
スタ３を付勢し、カウンＩｆレジスタ３へ転送芒せると
共に時間計数器２をリセットする。倍率器４乃至６及び
比較器７乃至９のその陵の動作態様は前のビ・／計時間
Ｔ１における動作態様と同じである。但し、出力ＡＸ
Ｂ、Ｃのレベルが変化するタイミングは、ビット時間Ｔ
１の長さＤｔ−Ｎｔ表わすカウントに依存している。
この例では、ビ・／ト時時間２中の信号はビ・／トｒＩ
Ｊｔ表わしているので、次のピーク検出パルス４４は信
号Ａ−Ｂが高レベルの間に生じる。従って、アンド回路
１７がパルスを生じてフリ・ノブフロップ１４を七゛ノ
ドする。しかしながら、この段階では、まだ線３０にデ
ータ１信号は生じない。
Ｊｔ表わしているので、次のピーク検出パルス４４は信
号Ａ−Ｂが高レベルの間に生じる。従って、アンド回路
１７がパルスを生じてフリ・ノブフロップ１４を七゛ノ
ドする。しかしながら、この段階では、まだ線３０にデ
ータ１信号は生じない。
その後、信号Ｂ−Ｃが高レベルである間にビット時間Ｔ
２の終り、ひいては次のピ・ノド時間Ｔ３の始−まりを
示すピータ検出パルス４５が生じるとき、アンド回路１
９の入力条件が満たされ、線３０にデータ信号が現われ
る。同時に、フリ・／プフロソプ１４はオア回路２２の
出力パルスによってリセットされる。又、この出力パル
スに旧じて時間計数器２のカウントがレジスタ３へ転送
きれる。その後のビット時間Ｔ３、Ｔ４等においても同
様な動作が行われる。第２図は旧常な入力データ信号を
処畦する列を示しているので、誤り検出信号は発生しな
い。
２の終り、ひいては次のピ・ノド時間Ｔ３の始−まりを
示すピータ検出パルス４５が生じるとき、アンド回路１
９の入力条件が満たされ、線３０にデータ信号が現われ
る。同時に、フリ・／プフロソプ１４はオア回路２２の
出力パルスによってリセットされる。又、この出力パル
スに旧じて時間計数器２のカウントがレジスタ３へ転送
きれる。その後のビット時間Ｔ３、Ｔ４等においても同
様な動作が行われる。第２図は旧常な入力データ信号を
処畦する列を示しているので、誤り検出信号は発生しな
い。
第３図は信号の１部においてピータ間隔が異常に長くな
っているときの復調器の動作を示している。この様な異
常な信号が生じる原因としては、ヘッドのバウンスや記
録媒体にゴミが付着していることにより、記録の読取り
が行われなかったことなどが考えられる。ピーク検出パ
ルス５１．５２．５３の発生に旧じた第１図の復調器の
動作は第２図について述べたものと同様である。ピーク
検出パルス５３の発生時にレジスタ３に記憶されるカウ
ントは、ピーク検出パルス５２と５３との間の時間の長
さＤ ｔ＋１を表わしており、これに基いてその後の比
較器７乃至９の出力Ａ、Ｂ、、Ｃのレベル変化タイミン
グが定められる。この例では、次のピーク検出パルス５
４が生じるまでの時間の長さＤ ｔ＋２が１．２５ Ｄ
ｔ＋１より長くなっている。
っているときの復調器の動作を示している。この様な異
常な信号が生じる原因としては、ヘッドのバウンスや記
録媒体にゴミが付着していることにより、記録の読取り
が行われなかったことなどが考えられる。ピーク検出パ
ルス５１．５２．５３の発生に旧じた第１図の復調器の
動作は第２図について述べたものと同様である。ピーク
検出パルス５３の発生時にレジスタ３に記憶されるカウ
ントは、ピーク検出パルス５２と５３との間の時間の長
さＤ ｔ＋１を表わしており、これに基いてその後の比
較器７乃至９の出力Ａ、Ｂ、、Ｃのレベル変化タイミン
グが定められる。この例では、次のピーク検出パルス５
４が生じるまでの時間の長さＤ ｔ＋２が１．２５ Ｄ
ｔ＋１より長くなっている。
即ち、ピーク検出パルス５４は比較器９の出力Ｃ１ひい
ては信号Ａ＋Ｃが高レベルの時間中に発生する。疑って
、アンド回路１８がピーク検出パルス５４全ゲートして
、オア回路２３から誤り検出信号を生じさせる。
ては信号Ａ＋Ｃが高レベルの時間中に発生する。疑って
、アンド回路１８がピーク検出パルス５４全ゲートして
、オア回路２３から誤り検出信号を生じさせる。
第４図（ａ）及び（ｂ）は共に信号の１部においてピー
ク間隔が異常に短くなっているときの復調器の動作を示
している。この様な異常な信号は機械的な振動等により
読叡時にノイズが混入したことやヘッドと記録媒体との
間の相対速度が急変したことなどによるものであると考
えられる。先ず（ａ）の部分を参照する。ピーク検出パ
ルス６２の発生時に、それとその前のピータ検出パルス
６１との間の時間の長ｊ Ｉ） ｔ を表わすカウント
がレジスタ３に記憶でれる。その後、０．２５ Ｄ を
時間の経過後、叩ち、−出力Ａが低レベル、ひいては信
号Ａ＋Ｃが高レベルの間に次のピーク検出パルス６３が
現われる。従って、この場合も、アンド回路１８及びオ
ア回路２３の働きによって誤！ｌｌ＠出信号が発生する
。
ク間隔が異常に短くなっているときの復調器の動作を示
している。この様な異常な信号は機械的な振動等により
読叡時にノイズが混入したことやヘッドと記録媒体との
間の相対速度が急変したことなどによるものであると考
えられる。先ず（ａ）の部分を参照する。ピーク検出パ
ルス６２の発生時に、それとその前のピータ検出パルス
６１との間の時間の長ｊ Ｉ） ｔ を表わすカウント
がレジスタ３に記憶でれる。その後、０．２５ Ｄ を
時間の経過後、叩ち、−出力Ａが低レベル、ひいては信
号Ａ＋Ｃが高レベルの間に次のピーク検出パルス６３が
現われる。従って、この場合も、アンド回路１８及びオ
ア回路２３の働きによって誤！ｌｌ＠出信号が発生する
。
第４図（ｂ）は適正な時間間隔Ｄ ｔ＋３でピータ検出
パルス７１及び７２が発生した陵、そのパルス７２の発
生時点全基準として０．２５ Ｄ ｔ＋３時間の経過の
後に始まり （０，７５−０，２５） Ｄ ｔ＋３の長
さを有する時間中（即ち、信号Ａ−Ｂが高レベルの時間
中）に２つのピータ検出パルス７３及び７４が相次いで
現われる状態を示している。先ずピーク検出パルス７３
にｐじてアンド回路１７がパルスｔ４じてフリップフロ
ップ１４をセットする。
パルス７１及び７２が発生した陵、そのパルス７２の発
生時点全基準として０．２５ Ｄ ｔ＋３時間の経過の
後に始まり （０，７５−０，２５） Ｄ ｔ＋３の長
さを有する時間中（即ち、信号Ａ−Ｂが高レベルの時間
中）に２つのピータ検出パルス７３及び７４が相次いで
現われる状態を示している。先ずピーク検出パルス７３
にｐじてアンド回路１７がパルスｔ４じてフリップフロ
ップ１４をセットする。
次のピーク検出パルス７４が生じるとぎもアンド回路１
７がパルスを生じる。従って、アンド回路２１０入力条
件が満たされ、これから生じるパルスがオア回路２３′
ｆ：倉して誤り検出信号として線２９に現われる。
７がパルスを生じる。従って、アンド回路２１０入力条
件が満たされ、これから生じるパルスがオア回路２３′
ｆ：倉して誤り検出信号として線２９に現われる。
以上の様に、本発明による復調器は、ピータ間隔が成る
程度変調する様な状況においてもデータの復調及び誤り
の検出を適確に行うことができるのである。なお、本発
明は前述の実施例だけに限定されるわけではなく、種々
の態様で実施０Ｔ能である。例えば、倍率器の倍率を０
゜２５．０．７５．１．２５以外の咳に選定することが
考えられる。又、比較器についても、時間計数器のカウ
ントが倍率器０出力より小さいときに高レベルの出力を
生じる様に構成することがＤＪ能であり、その場合には
、デコーダ１０の論狸組合わせ機ｔｉ目目通適当変えれ
ばよいのである。
程度変調する様な状況においてもデータの復調及び誤り
の検出を適確に行うことができるのである。なお、本発
明は前述の実施例だけに限定されるわけではなく、種々
の態様で実施０Ｔ能である。例えば、倍率器の倍率を０
゜２５．０．７５．１．２５以外の咳に選定することが
考えられる。又、比較器についても、時間計数器のカウ
ントが倍率器０出力より小さいときに高レベルの出力を
生じる様に構成することがＤＪ能であり、その場合には
、デコーダ１０の論狸組合わせ機ｔｉ目目通適当変えれ
ばよいのである。
第１図は本発明に従ったエラー演出機能を有する復調器
のプロッタ図、第２図は正常な入力データ信号を処理す
るときの第１図の復調器における種々の信号の関係を示
すタイミング図、第３図及び第４図は異常な入力データ
信号を処理するときの第１図の復調器における種々の信
号の関係を示すタイミング図である。 １・・・・発振器、２・・・・時間計数器、３・・・・
レジスタ、４乃至６・・・・倍率器、７乃至９・・・・
比較器、１０・・・・デコーダ、１１・・・・ピーク検
出器、１２・・・・計数器、１３・・・・反転器、１４
・・・・フリ゛／ブフロツプ、１５乃至２１・・・・ア
ンド回路、２２及び２３・・・・オア回路。 出１１人インターナ・カナノいビジネス・マシーンズ・
コーポレーション１０１０１ 減り １ アシド回路１７の出力 Ｏｌ ０１誤り λ會Ｃ−ｒ−１−−−−−−Ｊ−１ Ｂ−Ｃ］−一口 Ａ−Ｂ ＃− オア回路２２の出力且−」 アンド回路１６の出力 １ 、−１．−、、−ア
シド回路１７の出力 アンド回路４８０出カー−− アンド回１１ｒ２１の出力−−−−− ＦＦ１４の出力−−−−−− デーシ０−Ｌ−一」−ｍ− デー９ｉ□−−− 譲＋＋＃Ｌ出 −−一−−−上一−ｏ１ ｏ
ｌｉ弧り −］−−Ｊ１−一「− 一口一 一りｍ−」− −−一一−−−ユー−
のプロッタ図、第２図は正常な入力データ信号を処理す
るときの第１図の復調器における種々の信号の関係を示
すタイミング図、第３図及び第４図は異常な入力データ
信号を処理するときの第１図の復調器における種々の信
号の関係を示すタイミング図である。 １・・・・発振器、２・・・・時間計数器、３・・・・
レジスタ、４乃至６・・・・倍率器、７乃至９・・・・
比較器、１０・・・・デコーダ、１１・・・・ピーク検
出器、１２・・・・計数器、１３・・・・反転器、１４
・・・・フリ゛／ブフロツプ、１５乃至２１・・・・ア
ンド回路、２２及び２３・・・・オア回路。 出１１人インターナ・カナノいビジネス・マシーンズ・
コーポレーション１０１０１ 減り １ アシド回路１７の出力 Ｏｌ ０１誤り λ會Ｃ−ｒ−１−−−−−−Ｊ−１ Ｂ−Ｃ］−一口 Ａ−Ｂ ＃− オア回路２２の出力且−」 アンド回路１６の出力 １ 、−１．−、、−ア
シド回路１７の出力 アンド回路４８０出カー−− アンド回１１ｒ２１の出力−−−−− ＦＦ１４の出力−−−−−− デーシ０−Ｌ−一」−ｍ− デー９ｉ□−−− 譲＋＋＃Ｌ出 −−一−−−上一−ｏ１ ｏ
ｌｉ弧り −］−−Ｊ１−一「− 一口一 一りｍ−」− −−一一−−−ユー−
Claims (1)
- 【特許請求の範囲】 相次ぐクロック・ピーク及びこれらの間にデータに応じ
て介在するデータ・ピークを含む複数のピ〜りを有する
周波数変調入力信号のための復調器において、 上記入力信号の相次ぐピークに心してピータ検出パルス
を生じる第１の手段と、 上記ピ〜り演出パルスのうちの上記タロツタ・ピ〜りに
対応する筈のものに旧じて出力パルスを生じる第２の手
段と、 上記第２の手段から上記出力パルスが生じる毎にそれと
１つ前の出力パルスとの間の時間間隔りを表わす出力を
生じる第３の手段と、 上記第３の手段の出力を受は敗り、α、β、γｙＱ（α
くβく１くγなる関係を有する定数として、それぞれα
Ｄ１ βＤ１ γＤを表わす３つの出力を生じる第４の
手段と、 上記第４の手段の３つの出力に基いて、上記第２の手段
の各出力パルスの発生時点を基準点として始まシαＤに
相当する長さを有する第１の時間枠を定める信号、該第
１の時間枠に続いて（β−α）Ｄに相当する長さを有す
る第２の時間枠を定める信号、及び上記基準点からみて
γＤに相当する時間の経過後に始まる第３の時間枠を定
める信号を生じることのできる第５の手段と、上記第１
の手段及び上記第５の手段に接続されていて、上記第１
の時間枠及び上記第５の時間枠のいずれかにおいて上記
ピータ検出パルスが生じることに旧じて誤り演出信号を
生じる機ｔ＞Ｑ及び上記第２の時間枠において上記ピー
タ演出パルスが２つ生じることに心して誤シ演出信号を
生じる機能を有する第６の手段と を設けたことを特徴とするエラー演出機能を有する復調
器。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57136400A JPS5930217A (ja) | 1982-08-06 | 1982-08-06 | 誤り検出機能を有する復調器 |
| CA000430703A CA1204870A (en) | 1982-08-06 | 1983-06-17 | Demodulator with error detecting capability |
| EP83107384A EP0100961A1 (en) | 1982-08-06 | 1983-07-27 | Demodulation with error detecting capability |
| US06/518,897 US4578720A (en) | 1982-08-06 | 1983-08-01 | Self-clocking code demodulator with error detecting capability |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57136400A JPS5930217A (ja) | 1982-08-06 | 1982-08-06 | 誤り検出機能を有する復調器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5930217A true JPS5930217A (ja) | 1984-02-17 |
| JPS6327789B2 JPS6327789B2 (ja) | 1988-06-06 |
Family
ID=15174276
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57136400A Granted JPS5930217A (ja) | 1982-08-06 | 1982-08-06 | 誤り検出機能を有する復調器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4578720A (ja) |
| EP (1) | EP0100961A1 (ja) |
| JP (1) | JPS5930217A (ja) |
| CA (1) | CA1204870A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60202501A (ja) * | 1984-03-27 | 1985-10-14 | Comput Services Corp | 磁気カ−ドのデ−タ記録状態測定方法 |
| JPS61296578A (ja) * | 1985-06-25 | 1986-12-27 | Ametsukusu:Kk | 磁気記録デ−タの分析方法 |
| US20130152896A1 (en) * | 2011-12-19 | 2013-06-20 | Satoshi Matsui | Recoil starter mechanism |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4726022A (en) * | 1986-04-30 | 1988-02-16 | International Business Machines Corporation | Method and apparatus for stressing the data window in magnetic storage devices |
| GB2243269B (en) * | 1990-04-19 | 1994-04-13 | British Broadcasting Corp | Decoding binary-coded transmissions |
| JP2962627B2 (ja) * | 1993-01-20 | 1999-10-12 | 沖電気工業株式会社 | 磁気データ読取装置 |
| JPH08201448A (ja) * | 1995-01-25 | 1996-08-09 | Sankyo Seiki Mfg Co Ltd | 周期計測判定装置 |
| EP1605389B1 (en) | 2000-01-24 | 2009-03-18 | Nidec Sankyo Corporation | Magnetic card reader and reproduction and demodulation method |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3524164A (en) * | 1968-01-15 | 1970-08-11 | Ibm | Detection and error checking system for binary data |
| US3631422A (en) * | 1969-02-03 | 1971-12-28 | Ibm | System for detection of data time interval measurement |
| US3590381A (en) * | 1969-03-17 | 1971-06-29 | Int Communications Corp | Digital differential angle demodulator |
| US3656064A (en) * | 1969-09-17 | 1972-04-11 | Sanders Associates Inc | Data demodulator employing comparison |
| US3760412A (en) * | 1971-07-01 | 1973-09-18 | R Barnes | Rate adaptive nonsynchronous demodulator apparatus |
| US3810235A (en) * | 1973-03-23 | 1974-05-07 | Bell Telephone Labor Inc | Adaptive data readout timing arrangement |
| JPS5198006A (ja) * | 1975-02-21 | 1976-08-28 | ||
| JPS522412A (en) * | 1975-06-24 | 1977-01-10 | Hitachi Ltd | Circuit for detecting the missing of clock pulses |
| CA1057849A (en) * | 1975-07-04 | 1979-07-03 | Toshio Kashio | Data read-write apparatus for a magnetic recording medium |
| US4037257A (en) * | 1976-02-02 | 1977-07-19 | Xerox Corporation | Data clock separator with missing clock detect |
| JPS5411260A (en) * | 1977-06-25 | 1979-01-27 | Showa Tansan Kk | Treating agent for maturing fruits |
| JPS5580867A (en) * | 1978-12-12 | 1980-06-18 | Sony Corp | Block synchronous signal extracting circuit |
| US4281356A (en) * | 1979-11-28 | 1981-07-28 | R. C. Sanders Technology Systems, Inc. | Magnetic disk memory |
| US4394695A (en) * | 1981-02-02 | 1983-07-19 | Sharp Corporation | Method and apparatus for evaluating recording systems |
-
1982
- 1982-08-06 JP JP57136400A patent/JPS5930217A/ja active Granted
-
1983
- 1983-06-17 CA CA000430703A patent/CA1204870A/en not_active Expired
- 1983-07-27 EP EP83107384A patent/EP0100961A1/en not_active Ceased
- 1983-08-01 US US06/518,897 patent/US4578720A/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60202501A (ja) * | 1984-03-27 | 1985-10-14 | Comput Services Corp | 磁気カ−ドのデ−タ記録状態測定方法 |
| JPS61296578A (ja) * | 1985-06-25 | 1986-12-27 | Ametsukusu:Kk | 磁気記録デ−タの分析方法 |
| US20130152896A1 (en) * | 2011-12-19 | 2013-06-20 | Satoshi Matsui | Recoil starter mechanism |
| US9322377B2 (en) | 2011-12-19 | 2016-04-26 | Starting Industrial Co., Ltd. | Recoil starter mechanism |
Also Published As
| Publication number | Publication date |
|---|---|
| US4578720A (en) | 1986-03-25 |
| CA1204870A (en) | 1986-05-20 |
| JPS6327789B2 (ja) | 1988-06-06 |
| EP0100961A1 (en) | 1984-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4626933A (en) | Method and apparatus for qualifying data | |
| US4032915A (en) | Speed-tolerant digital decoding system | |
| US4479146A (en) | Vertical code verifier | |
| JPH0887839A (ja) | 磁気記録再生装置 | |
| JPS5930217A (ja) | 誤り検出機能を有する復調器 | |
| US4400666A (en) | Fixed rate delay circuit | |
| US5625505A (en) | Method of and apparatus for regenerating partial-response record signal | |
| US5175655A (en) | Method and apparatus for verifying a signal recorded in an encoded form on a medium | |
| EP0428411B1 (en) | Information processing apparatus | |
| US4449154A (en) | Sampling time control circuit for use in an audio cassette tape data processor | |
| EP0603851A2 (en) | Duty discriminating circuit | |
| US5583708A (en) | Circuit for detecting unrecorded portion of recording medium | |
| JPH0338786B2 (ja) | ||
| JP3697809B2 (ja) | 信号検出回路 | |
| JPS58143412A (ja) | 磁気記録装置の読取方式 | |
| JP2871337B2 (ja) | メモリ監視回路 | |
| JP2523551B2 (ja) | 磁気テ−プ信号のデユ−テイ判別装置 | |
| JP2984802B2 (ja) | 入力信号異常検出回路 | |
| JPH01300408A (ja) | ディジタルデータ再生回路 | |
| JP2756114B2 (ja) | ディジタルテープレコーダ | |
| KR920005299B1 (ko) | 디지틀 데이타 분리장치 | |
| US6107945A (en) | Correlated sampled area detector | |
| JPH02281476A (ja) | カード読取装置 | |
| JPH0556087A (ja) | 変調周波数検出回路 | |
| JPS6172454A (ja) | 光モデムの復調回路 |