JP2756114B2 - ディジタルテープレコーダ - Google Patents
ディジタルテープレコーダInfo
- Publication number
- JP2756114B2 JP2756114B2 JP62205017A JP20501787A JP2756114B2 JP 2756114 B2 JP2756114 B2 JP 2756114B2 JP 62205017 A JP62205017 A JP 62205017A JP 20501787 A JP20501787 A JP 20501787A JP 2756114 B2 JP2756114 B2 JP 2756114B2
- Authority
- JP
- Japan
- Prior art keywords
- subcode
- detected
- output
- target
- detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、PCM信号化されたオーディオ信号とともに
プログラム番号等の各種サブコードデータを記録した磁
気テープ上のディジタル信号を回転ヘッドによって再生
する、いわゆるＲ−DATと称される回転ヘッド式ディジ
タルオーディオテープレコーダ等のディジタルテープレ
コーダに関する。 〔発明の技術的背景およびその問題点〕 上記Ｒ−DATは、ヘリカルスキャン型の回転ヘッドを
使用してテープに対して斜めのトラックを走査して記録
・再生を行うようにしたものであり、その１トラックの
データは第10図に示したようなフォーマットになってい
る。 すなわち、１トラックはおもにオーディオ信号のPCM
データを含むPCM領域と、自動トラッキング制御用のATF
領域を挟んでPCM領域の前後に設けられた２つのサブコ
ード領域（SUB1,SUB2）からなり、このPCM領域，サブコ
ード領域は、ともに複数のブロックによって構成されて
いる。 また、PCM領域にはオーディオ信号の他にサンプリン
グ周波数やコピーの可否等を示すPCM−IDと時間情報等
を示すオプショナルコードが記録され、SUB1,SUB2の各
サブコード領域にはPCM領域と同様な時間情報などのサ
ブコードデータの他にプログラムの先頭を示すスタート
ID等を含むコントロールIDやプログラムを識別するため
のPNO−ID（プログラム番号）等からなるサブコードID
が記録されている。そして、PCM−ID,サブコードIDは、
それぞれ複数のブロック、さらに複数のトラックにわた
って同じデータが記録されている。 なお、サブコード領域のデータはPCM領域のデータ記
録後であっても書き替え・書き足しを行うことができ、
このサブコード領域のスタートIDあるいはPNO−IDをサ
ーチによって検出し、所望の位置でプログラムの頭出し
等を行うようにすることができる。 上記スタートIDは、サブコードIDの一つであるコント
ロールIDの１ビットとして記録されるとともに高速サー
チ等のようにフレーム（１フレームは２トラック）跳ば
して再生するような場合にも検知できるようにノーマル
再生時で９秒間に相当する300フレームにわたって記録
される。 しかしながら、従来は高速サーチ時に読出されたサブ
コードIDについてはパリティチェックだけしか行われて
いないため、読み出されたサブコードIDの信頼性が低
く、したがってこのサブコードID中のスタートIDやプロ
グラム番号などの各種のIDについて誤検出を起こしやす
いという問題があった。 〔発明の目的〕 本発明は、回転ヘッド式ディジタルオーディオテープ
レコーダ等のディジタルテープレコーダにおいて、高速
サーチ時にサブコードID中のスタートIDやプログラム番
号などの各種のIDについての誤検出を低減することを目
的とする。 〔発明の概要〕 本発明によるディジタルテープレコーダは、テープ上
に記録されているサブコードIDをテープを通常の再生速
度より高速で走行させながらサーチすることのできるデ
ィジタルテープレコーダにおいて、再生信号に基づいて
前記サブコードID中のスタートIDあるいはプログラム番
号などの検出すべきID、すなわち、対象IDが特定の値、
例えばスタートIDが“1"、あるいは、プログラム番号が
予定のプログラムの番号に相当する値、であることが検
出されてからこのサブコードID中の対象IDが連続して記
録される予定数のトラックを前記サーチ時の速度で走査
するのに相当する期間制御信号を生成する制御手段と、
この制御手段が出力する制御信号に基づいて読出された
サブコードID中の対象IDと前記制御信号を生成する基準
となったサブコードID中の対象IDとの一致検出を開始
し、これら対象IDの一致が検出されたサブコードIDを保
持する一致検出手段とを設けたことを特徴とする。 この一致検出手段は、検出すべき対象IDの種類に応じ
て一致と検出するまでの一致回数を、例えばスタートID
では４回、プログラム番号については２回というように
変えることによって、保持されるサブコードIDの信頼性
をさらに高めることができる。 〔実施例〕 第８図は本発明に係るＲ−DATにおけるPCM領域のブロ
ックフォーマットを示す図、第９図はサブコード領域の
ブロックフォーマットを示す図である。 第８図に示したようにPCM領域においては、８ビット
のブロック同期信号（SYNC）に続く８ビット（W1）にPC
M−ID、次の８ビット（W2）にブロックアドレスがそれ
ぞれ設定され、さらにW1,W2のパリティ（Ｐ）８ビット
が付加されている。そして引き続く256ビット（32シン
ボル）のデータ部にはPCMデータとパリティが設定され
ている。また、W2の最上位ビット（MSB）は“0"に設定
され、これによってこのブロックがPCM領域であること
が示される。 第９図に示したようにサブコード領域においては、SY
NC,パリティ（Ｐ）は上記PCM領域のブロックフォーマッ
トと同様に設定されているが、サブコードIDはW1とW2の
一部（３ビット）に設定されるとともにブロックアドレ
スはW2の下位４ビットに設定され、256ビットのデータ
部にはサブコードデータとそのパリティが設定されてい
る。また、このサブコード領域においては、W2のMSBは
“1"に設定され、これによってサブコード領域であるこ
とが示される。 なお、PCM領域は128ブロックで構成され、第1,第２の
サブコード領域（SUB1,SUB2）はそれぞれ８ブロックで
構成されている。 第６図はPCM領域のPCM−IDおよびブロックアドレスを
説明する図、第７図はサブコード領域のサブコードIDお
よびブロックアドレスを説明する図である。 第６図に示したようにPCM−IDは、サンプリング周波
数，エンファシスの要不要あるいはコピーの禁止等を指
定するID−１〜ID−８の各２ビット８種類のコントロー
ル信号と４ビットのフレームアドレスからなり、２個の
コントロール信号（ID−１とID−２等）とフレームアド
レスで８ビットを構成して８ブロック毎に繰り返して偶
数アドレスのブロックに記録される。なお、奇数ブロッ
クにはプログラム時間，絶対時間等の各種オプショナル
コードが記録されている。したがって、１トラックのPC
M領域には同じIDが最大16回記録されている。また、フ
レームアドレスは２トラック（１フレーム）にわたって
同じアドレス値が設定されている。 第７図に示したようにサブコードIDは、プログラムの
先頭を示すスタートID（１ビット）等を含む４ビットの
コントロールIDと、オーディオ仕様等を指定する４ビッ
トのデータID、また、プログラム時間，絶対時間等を示
すとともにサブコードデータとして記録されるパックデ
ータについてそのデータ数を示す３ビットのフォーマッ
トID、さらに合計11ビットでプログラム番号を表す３ビ
ットのPNO−１と各４ビットのPNO−２およびPNO−３の
各IDから構成されている。 そして、偶数アドレスのブロックのW1にコントロール
IDとデータID、同ブロックのW2の３ビットにフォーマッ
トIDが記録され、奇数アドレスのブロックのW1にPNO−
２とPNO−３、同ブロックのW2の３ビットにPNO−１がそ
れぞれ記録されている。したがって、１トラックにはSU
B1,SUB2にわたって同じIDが４回づつ計８回記録されて
いる。 上記PCM−IDが示すサンプリング周波数，エンファシ
スの要不要等の情報はプログラムの頭出しを行うために
は必要としないので、この実施例では、サーチ時にはPC
M−IDの一致検出は行わずにサブコードIDについての一
致検出だけを行うようにしている。 このようにすると、トラック内および複数のトラック
にわたって偏在するサブコードIDを一連のものとして処
理することができる。 また、上記サーチ時におけるサブコードIDの一致検出
は、この再生されるサブコードIDの信頼性をさらに高め
るためにコントロールIDについては４個、PNO−ID（プ
ログラム番号）について２個がそれぞれ一致した場合に
正しいデータとして処理するようにしている。 なお、サブコードIDのデータIDおよびフォーマットID
はバックデータに関するものであるので、PCMデータあ
るいはサブコードデータとともに記憶装置に転送するよ
うにしている。 第１図は本発明の実施例を示すブロック図であり、Ｒ
−DATの再生系を示す。 図において、１は記録・再生ヘッドを搭載した回転ド
ラム、２は再生アンプ、３はイコライザ、４はPLL回路
である。そして、回転ドラム１によって磁気テープから
読み出された信号は再生アンプ2,イコライザ３を介して
PLL回路４に入力され、PLL回路４でクロック抽出が行わ
れて再生信号からディジタルデータが得られる。 ５は８−10変調されているデータを復調する８−10復
調部、６はPCM−ID,サブコードIDの一致検出を行う一致
検出部、７はラッチ信号，リセット信号等を出力して一
致検出部６を制御する一致検出制御部である。 前記PLL回路４から出力されるデータは８−10復調部
５によって復調されるとともに各IDを含むデータワード
についてのパリティチェックが行われ、エラーが生じて
いないサブコードIDは一致検出部６に出力されるととも
に一致検出制御部７にも出力される。 この一致検出制御部７は、８−10復調部５から出力さ
れるデータ，クロック，図示しない操作部の操作等によ
って設定されるモード切換信号等に基づいて一致検出部
６にラッチ信号，リセット信号等を出力する。 そして、後に詳細に説明するように、一致検出部６は
上記一致検出制御部７が出力する信号に基づいてノーマ
ル再生時はPCM−IDとサブコードIDの両方について一致
検出を行い、また、高速サーチ時はサブコードIDだけに
ついて一致検出を行って一致が検出されたサブコードID
を所定の出力レジスタなどに保持する。 このようにして一致が検知されて一致検出部６に保持
されたPCM−IDおよびサブコード−IDは、マイコンイン
タフェース８を介してマイクロコンピュータ９によって
読み出され、マイクロコンピュータ９は各IDに応じてプ
ログラム番号の識別等の各処理を行う。 なお、上記８−10復調部５から出力されるPCMデー
タ，サブコードデータはRAM10に一時保持されるととも
に、誤り訂正復号部11によってデインタリーブ,C1訂正,
C2訂正等それぞれのデータに所定の処理が施されてRAM1
0に再び格納される。そして、このRAM10に格納されたPC
Mデータは補間部12によって補間され、D/A変換部13でオ
ーディオ信号に変換される。 また、誤り訂正復号部11でC1訂正されてRAM10に格納
されたサブコードデータは、マイクロコンピュータ９に
よって読み出されるときサブコード検出部14で検出さ
れ、マイコンインタフェース８を介してマイクロコンピ
ュータ９に出力される。そして、このサブコードデータ
に基づき、例えば、時間の表示等の処理がマイクロコン
ピュータ９の制御によって行われる。 第２図は一致検出制御部７のブロック図で、対象IDを
スタートIDとして構成した例を示しており、71はコント
ロールID中に含まれている対象IDであるスタートIDを検
出するスタートID検出部、72はコントロールIDの一致検
出モードを切り換える検出モード切換部、73は一致検出
部６にラッチ信号LTH1〜LTH6を出力するラッチ信号生成
部、74は一致検出部６にリセット信号RST1,RST2を出力
するリセット信号生成部である。 75は図示しない操作部の操作によってマイクロコンピ
ュータ９から出力される信号に基づいてノーマルモード
とサーチモードの切換信号を発生する再生モード切換部
である。 76は高速サーチ時に300フレームを走査するのに要す
る時間を計時してタイムアップによって検出モードの切
換等を行うタイマーである。 高速サーチモードに設定されると再生モード切換部75
から切換信号が出力されて、検出モード切換部72,ラッ
チ信号生成部73およびリセット信号生成部74が高速サー
チモードとして起動される。 ８−10復調部５からパリティエラーが生じていないサ
ブコードIDが入力されると、スタートID検出部71でスタ
ートIDの検出が行われる。すなわち、コントロールID内
のスタートIDのビットが“1"であった場合、スタートID
が検出されたものとし、“0"であった場合はスタートID
が検出されなかったものとされる。 初期状態としてラッチ信号生成部73は、スタートIDが
検出されないサブコードIDについても一致検出を行うべ
くラッチ信号を出力するようなモードに設定されてい
る。 スタートID検出部71はスタートIDを検出するとタイマ
ー76をリセットして計時動作を開始させるとともに、検
出モード切換部72のモードをスタートIDが検出されたサ
ブコードIDについてのみ一致検出を行うようなモードに
設定する。 そして、この検出モード切換時72のモード設定と、ス
タートID検出部71の検出信号によってラッチ信号生成部
73は後述説明するようなタイミングでラッチ信号LTH1〜
LTHL6を出力し、スタートIDが検出されたサブコードID
が一致検出部６にラッチされる。 上記のようにして、タイマー76がタイムアップするま
では、スタートIDが検出されたサブコードIDについての
み一致検出部６にラッチし、後述するように、一致検出
部６でコントロールIDおよびPNO−IDの一致検出が行わ
れる。 そして、タイマー76のタイムアップ以前にコントロー
ルIDについて３回の一致とPNO−IDについて１回の一致
が検知されると、そのコントロールIDとPNO−IDは一致
検出部６の出力レジスタにラッチされるとともに、スタ
ートIDが検出されないサブコードIDについても一致検出
を行うように検出モード切換部72のモードが切換設定さ
れる。 また、スタートIDが検出されたサブコードIDについて
のみ一致検出を行うモードにおいて、タイマー76のタイ
ムアップ以前にサブコードIDの３回の一致が検知されな
かった場合は、タイマー76のタイムアップによって、上
記同様にスタートIDが検出されないサブコードIDについ
ても一致検出を行うように検出モード切換部72のモード
が切換設定されるとともに、リセット信号生成部74から
一致検出部６にリセット信号が出力されて、それまでに
一致検出部６にラッチされているサブコードIDがリセッ
トされる。 このようにすると、スタートIDが連続して記録される
べき300フレームを走査する時間内にスタートIDが少な
くとも４回検出されない場合は、スタートIDの検出に応
じたサブコードIDの読み取りが行われないため、サブコ
ードIDの信頼性を高めるとともに、ノイズ等によるスタ
ートIDの誤検出を実質上回避することができる。 第３図は前記一致検出部６の回路図であり、図の布線
図に付した数字はビット数を示す。 図において、611,612,621および622は４ビットのＤフ
リップフロップ（Ｄ−FF）、613と623は８ビットのＤフ
リップフロップであり、入力されるサブコードIDのPNO
−１とコントロールIDがＤフリップフロップ611,612に
それぞれラッチされ、PNO−２およびPNO−３はＤフリッ
プフロップ613にラッチされる。なお、614と624は２ビ
ットのＤフリップフロップであり、ノーマル再生時のPC
M−IDの一致検知において入力されるPCM−IDをラッチす
るために上記Ｄフリップフロップ611〜613および621〜6
23とともに用いられる。 Ｄフリップフロップ611と621、Ｄフリップフロップ61
2と622、Ｄフリップフロップ613と623およびＤフリップ
フロップ614と624はそれぞれインバータを介して出力端
子と入力端子が接続されて対をなし、また、各対のＤフ
リップフロップのクロック端子にはそれぞれラッチ信号
LTH1〜LTH4が印加され、前段のＤフリップフロップの内
容が反転されて後段に格納される４対の２段シフトレジ
スタが構成されている。 なお、各フリップフロップ611,612,…623,624のリセ
ット端子には同じリセット信号RST1が入力される。 また、前段のＤフリップフロップ61の出力端子と後段
のＤフリップフロップ62の出力端子とは各対においてそ
れぞれXOR回路631〜634の入力端子に接続され、さらに
各XOR回路631〜634の出力端子はAND回路641〜644の入力
端子にそれぞれ接続されている。 そして、各対のＤフリップフロップにおいて先に入力
されたデータと次に入力されたデータとが一致していれ
ば、XOR回路63の出力端子がすべてアクティブになってA
ND回路64の出力がアクティブになる。なお、AND回路642
の入力端子にはノーマルモードとサーチモードの切換信
号が入力されており、このAND回路642の出力はノーマル
モードで一致が検知された場合にアクティブになる。 65はノーマルモードとサーチモードの切換信号の反転
信号とXOR回路632の出力が入力されるAND回路であり、
サーチモードのときに一致が検知されると出力をアクテ
ィブにする。また、66はサーチモード時にコントロール
IDの一致検出回数を計数するためのカウンタであり、ラ
ッチ信号LTH2が印加されるときにXOR回路632の出力に基
づいてAND回路65で一致が検出されると、その一致検出
の回数を計数し、その計数値が一定数（この実施例では
“3"）になると出力をアクティブにする。 すなわち、ノーマルモードとサーチモードの切換信号
に基づいてAND回路642とAND回路65が切換選択され、前
記Ｄフリップフロップ612および622にラッチされるコン
トロールIDについて、ノーマルモードのときは一回の一
致検出が行われ、サーチモードのときは３回の一致検出
が行われる。 なお、上記カウンタ66の出力は前記一致検出制御部７
にも出力され、この一致検出を示すカウンタ66の出力に
基づいて一致検出制御部７は後述説明するように一致検
出が行われたサブコードIDをラッチするためのラッチ信
号LTH5を出力する。 OR回路を介して接続される上記カウンタ66またはAND
回路642の出力端子と、３つのAND回路641,643,644の各
１ビットの出力端子は４ビットにされてAND回路67aおよ
び67bの入力端子にそれぞれ接続され、AND回路67bの他
の入力端子にはサブコード領域で“H"レベル,PCM領域で
“L"レベルになるSUB/PCM切換信号とラッチ信号LTH5が
入力され、また、AND回路67aの他の入力端子には上記SU
B/PCM切換信号の反転信号とラッチ信号LTH5が入力され
る。 68aは前記後段のＤフリップフロップ621〜624のそれ
ぞれ４ビット,4ビット,8ビットおよび２ビットの計18ビ
ットの出力端子が接続された18ビットのＤフリップフロ
ップであり、ノーマルモード時に一致が検出されたPCM
−IDがラッチされる。 また、68bはＤフリップフロップ621〜623のそれぞれ
４ビット,4ビットおよび８ビットの計16ビットの出力端
子が接続された16ビットのＤフリップフロップであり、
上記AND回路67aの出力がＤフリップフロップ68aのクロ
ック端子に接続され、またAND回路67bの出力がＤフリッ
プフロップ68bのクロック端子に接続されている。な
お、このＤフリップフロップ68a,68bのリセット端子に
はリセット号RST2が入力されるようになっている。 69a,69bはそれぞれ18ビット,16ビットのパラレル入力
／シリアル出力のシフトレジスタであり、上記Ｄフリッ
プフロップ68aのデータ出力端子がシフトレジスタ69aの
入力端子に、またＤフリップフロップ68bのデータ出力
端子がシフトレジスタ69bの入力端子にそれぞれ接続さ
れている。 このシフトレジスタ69a,69bは、印加されるパラレル
・シリアルセレクト信号PSが“H"レベルのときにクロッ
ク信号が入力されるとパラレルデータをラッチし、パラ
レル・シリアルセレクト信号PSが“L"レベルのときにク
ロック信号が入力されるとラッチしているデータをシリ
アルデータとして出力する。 シフトレジスタ69a,69bの各クロック入力端子にはそ
れぞれOR回路を介してラッチ信号LTH6が印加されるとと
もに、マイクロコンピュータから出力されるクロック信
号CK1,CK2がそれぞれ印加されるようになっている。 また、ラッチ信号LTH1〜LTH6,リセット信号RST1,RST
2,SUB/PCM切換信号，パラレル・シリアルセレクト信号P
Sは前記８−10復調部５から出力されるデータ，クロッ
ク，スタートID検出部71から出力される検出信号等に基
づいて一致検出制御部７で生成される。 すなわち、前記のようにデータフォーマットが予め設
定されているため、例えば、PCM領域とサブコード領域
の区別はW2のMSBによって識別してSUB/PCM切換信号を生
成し、或いは後述するようにブロック毎に区別して出力
されるラッチ信号LTH1,LTH2,…はブロックアドレスによ
って各ブロックを識別して生成される。 第４図は実施例における高速サーチ時の動作を説明す
るタイミングチャートである。 高速サーチ時には磁気テープ上の信号の全てを読み取
ることができないため、同図に示したように、A,Bのヘ
ッド切替信号ａ毎に得られるRF信号ｂは異なるトラック
から断続的に読み出されたものになる。 再生されたブロックデータが偶数アドレスであった場
合には、第５図（ｂ）に示したように一致検出制御部７
からラッチ信号LTH2が出力され、サブコードIDのW1のコ
ントロールID（４ビット）がＤフリップフロップ612に
ラッチされる。 また、同図（ｂ）に示すようにブロックデータが奇数
アドレスの場合には同図（ｃ）に示したように、一致検
出制御部７からラッチ信号LTH3が出力されてW1のPNO−
２およびPNO−３がＤフリップフロップ613にラッチさ
れ、続いてLTH1が出力されてW2のPNO−１がＤフリップ
フロップ611にラッチされる。 したがって、同図（ａ）に示したように偶数アドレ
ス，奇数アドレスに応じてLTH2,LTH3,LTH1が出力され、
Ｄフリップフロップ612,622に順次ラッチされるコント
ロールIDが一致するとカウンタ66で計数され、３回の一
致が検知されるとカウンタ66の出力がアクティブにな
る。また、Ｄフリップフロップ611,613にラッチされるP
NO−1,PNO−２およびPNO−３が一致するとAND回路641お
よび643の出力がアクティブになる。 なお、サブコード領域ではSUB/PCM切換信号が“H"レ
ベルになっているので上記コントロールIDの３回の一致
が検知されるとともにPNO−1,PNO2およびPNO−３の全て
について一致が検出されるとAND回路67bが導通状態にな
り、前記カウンタ66の出力に基づいて一致検出制御部７
からラッチ信号LTH5が出力されるとＤフリップフロップ
621〜623の出力、すなわち、一致が検出されたコントロ
ールID,PNO−1,PNO−２およびPNO−３がＤフリップフロ
ップ68bにラッチされる。 以上のように一致が検出されたサブコードIDがＤフリ
ップフロップ68にラッチされると、上記ラッチ信号LTH5
に続いて前記パラレル・シリアルッセレクト信号PSが
“H"レベルにされるとともに一致検出制御部７からラッ
チ信号LTH6が出力され、一致が検出されてＤフリップフ
ロップ68bにラッチされているサブコードIDがシフトレ
ジスタ69bにラッチされて格納される。 そして、このシフトレジスタ69bに格納されたサブコ
ードIDはマイクロコンピュータ９から出力されるクロッ
ク信号CK2によってシリアルに読み出され、マイクロコ
ンピュータ９で各処理が行われる。 なお、上記のようにサブコードIDの一致が検出された
後は、スタートIDが“0"のものについても一致検出を行
うモードに設定されて各ラッチ信号LTH1〜LTH3が出力さ
れる。また、スタートIDが検出されてからタイマーがタ
イムアップするまでにスタートIDが検出されなかった場
合はリセット信号RST1が出力されてＤフリップフロップ
611〜614,621〜624がリセットされるとともに、上記の
ようにスタートIDが“0"のものについても一致検出を行
うモードに設定される。 以上説明したように、一致が検出された信頼性の高い
サブコードIDに基づいてサーチが行われる。 また、スタートIDが検出された後、スタートIDが記録
されるべき300フレームを走査する時間内においては、
複数個（４個）以上のスタートIDが検出された場合につ
いてのみ処理を行うようになるため、スタートIDの誤検
知を低減することができる。 〔発明の効果〕 従来の、テープを高速で走行させながらサブコードID
を読み出して高速サーチを行うディジタルテープレコー
ダにおいては、この高速サーチ時にサブコードID中の対
象IDが特定の値を持つサブコードIDが一度検出されてる
と、直ちにこの検出された対象IDに基づくスタート処理
などの処理が行われるため、テープからの読出の際のノ
イズに基づくエラーや処理回路の誤処理などによって、
対象IDが特定の値を持つサブコードIDが誤って読出され
た場合に誤動作することがあった。 本発明では、従来のように対象IDが特定の値を持つこ
とが検出されることに加えて、この対象IDが特定の値で
あることが検出されてからこの対象IDが連続して記録さ
れる予定数のトラックをサーチ時の速度で走査するのに
相当する期間内に読出されたこの対象IDが複数回一致し
て初めて正しい対象IDとして保持するようにしたので、
従来技術におけるような誤動作を解消することができる
という格別の効果が得られる。 また、対象IDの種類によって、サブコードID中のこの
対象IDが連続して記録されるフレーム数が異なること、
あるいは、対象IDの性質などに基づいて、上記した対象
IDが一致と検出するまでの一致回数を異ならせることが
できる。
プログラム番号等の各種サブコードデータを記録した磁
気テープ上のディジタル信号を回転ヘッドによって再生
する、いわゆるＲ−DATと称される回転ヘッド式ディジ
タルオーディオテープレコーダ等のディジタルテープレ
コーダに関する。 〔発明の技術的背景およびその問題点〕 上記Ｒ−DATは、ヘリカルスキャン型の回転ヘッドを
使用してテープに対して斜めのトラックを走査して記録
・再生を行うようにしたものであり、その１トラックの
データは第10図に示したようなフォーマットになってい
る。 すなわち、１トラックはおもにオーディオ信号のPCM
データを含むPCM領域と、自動トラッキング制御用のATF
領域を挟んでPCM領域の前後に設けられた２つのサブコ
ード領域（SUB1,SUB2）からなり、このPCM領域，サブコ
ード領域は、ともに複数のブロックによって構成されて
いる。 また、PCM領域にはオーディオ信号の他にサンプリン
グ周波数やコピーの可否等を示すPCM−IDと時間情報等
を示すオプショナルコードが記録され、SUB1,SUB2の各
サブコード領域にはPCM領域と同様な時間情報などのサ
ブコードデータの他にプログラムの先頭を示すスタート
ID等を含むコントロールIDやプログラムを識別するため
のPNO−ID（プログラム番号）等からなるサブコードID
が記録されている。そして、PCM−ID,サブコードIDは、
それぞれ複数のブロック、さらに複数のトラックにわた
って同じデータが記録されている。 なお、サブコード領域のデータはPCM領域のデータ記
録後であっても書き替え・書き足しを行うことができ、
このサブコード領域のスタートIDあるいはPNO−IDをサ
ーチによって検出し、所望の位置でプログラムの頭出し
等を行うようにすることができる。 上記スタートIDは、サブコードIDの一つであるコント
ロールIDの１ビットとして記録されるとともに高速サー
チ等のようにフレーム（１フレームは２トラック）跳ば
して再生するような場合にも検知できるようにノーマル
再生時で９秒間に相当する300フレームにわたって記録
される。 しかしながら、従来は高速サーチ時に読出されたサブ
コードIDについてはパリティチェックだけしか行われて
いないため、読み出されたサブコードIDの信頼性が低
く、したがってこのサブコードID中のスタートIDやプロ
グラム番号などの各種のIDについて誤検出を起こしやす
いという問題があった。 〔発明の目的〕 本発明は、回転ヘッド式ディジタルオーディオテープ
レコーダ等のディジタルテープレコーダにおいて、高速
サーチ時にサブコードID中のスタートIDやプログラム番
号などの各種のIDについての誤検出を低減することを目
的とする。 〔発明の概要〕 本発明によるディジタルテープレコーダは、テープ上
に記録されているサブコードIDをテープを通常の再生速
度より高速で走行させながらサーチすることのできるデ
ィジタルテープレコーダにおいて、再生信号に基づいて
前記サブコードID中のスタートIDあるいはプログラム番
号などの検出すべきID、すなわち、対象IDが特定の値、
例えばスタートIDが“1"、あるいは、プログラム番号が
予定のプログラムの番号に相当する値、であることが検
出されてからこのサブコードID中の対象IDが連続して記
録される予定数のトラックを前記サーチ時の速度で走査
するのに相当する期間制御信号を生成する制御手段と、
この制御手段が出力する制御信号に基づいて読出された
サブコードID中の対象IDと前記制御信号を生成する基準
となったサブコードID中の対象IDとの一致検出を開始
し、これら対象IDの一致が検出されたサブコードIDを保
持する一致検出手段とを設けたことを特徴とする。 この一致検出手段は、検出すべき対象IDの種類に応じ
て一致と検出するまでの一致回数を、例えばスタートID
では４回、プログラム番号については２回というように
変えることによって、保持されるサブコードIDの信頼性
をさらに高めることができる。 〔実施例〕 第８図は本発明に係るＲ−DATにおけるPCM領域のブロ
ックフォーマットを示す図、第９図はサブコード領域の
ブロックフォーマットを示す図である。 第８図に示したようにPCM領域においては、８ビット
のブロック同期信号（SYNC）に続く８ビット（W1）にPC
M−ID、次の８ビット（W2）にブロックアドレスがそれ
ぞれ設定され、さらにW1,W2のパリティ（Ｐ）８ビット
が付加されている。そして引き続く256ビット（32シン
ボル）のデータ部にはPCMデータとパリティが設定され
ている。また、W2の最上位ビット（MSB）は“0"に設定
され、これによってこのブロックがPCM領域であること
が示される。 第９図に示したようにサブコード領域においては、SY
NC,パリティ（Ｐ）は上記PCM領域のブロックフォーマッ
トと同様に設定されているが、サブコードIDはW1とW2の
一部（３ビット）に設定されるとともにブロックアドレ
スはW2の下位４ビットに設定され、256ビットのデータ
部にはサブコードデータとそのパリティが設定されてい
る。また、このサブコード領域においては、W2のMSBは
“1"に設定され、これによってサブコード領域であるこ
とが示される。 なお、PCM領域は128ブロックで構成され、第1,第２の
サブコード領域（SUB1,SUB2）はそれぞれ８ブロックで
構成されている。 第６図はPCM領域のPCM−IDおよびブロックアドレスを
説明する図、第７図はサブコード領域のサブコードIDお
よびブロックアドレスを説明する図である。 第６図に示したようにPCM−IDは、サンプリング周波
数，エンファシスの要不要あるいはコピーの禁止等を指
定するID−１〜ID−８の各２ビット８種類のコントロー
ル信号と４ビットのフレームアドレスからなり、２個の
コントロール信号（ID−１とID−２等）とフレームアド
レスで８ビットを構成して８ブロック毎に繰り返して偶
数アドレスのブロックに記録される。なお、奇数ブロッ
クにはプログラム時間，絶対時間等の各種オプショナル
コードが記録されている。したがって、１トラックのPC
M領域には同じIDが最大16回記録されている。また、フ
レームアドレスは２トラック（１フレーム）にわたって
同じアドレス値が設定されている。 第７図に示したようにサブコードIDは、プログラムの
先頭を示すスタートID（１ビット）等を含む４ビットの
コントロールIDと、オーディオ仕様等を指定する４ビッ
トのデータID、また、プログラム時間，絶対時間等を示
すとともにサブコードデータとして記録されるパックデ
ータについてそのデータ数を示す３ビットのフォーマッ
トID、さらに合計11ビットでプログラム番号を表す３ビ
ットのPNO−１と各４ビットのPNO−２およびPNO−３の
各IDから構成されている。 そして、偶数アドレスのブロックのW1にコントロール
IDとデータID、同ブロックのW2の３ビットにフォーマッ
トIDが記録され、奇数アドレスのブロックのW1にPNO−
２とPNO−３、同ブロックのW2の３ビットにPNO−１がそ
れぞれ記録されている。したがって、１トラックにはSU
B1,SUB2にわたって同じIDが４回づつ計８回記録されて
いる。 上記PCM−IDが示すサンプリング周波数，エンファシ
スの要不要等の情報はプログラムの頭出しを行うために
は必要としないので、この実施例では、サーチ時にはPC
M−IDの一致検出は行わずにサブコードIDについての一
致検出だけを行うようにしている。 このようにすると、トラック内および複数のトラック
にわたって偏在するサブコードIDを一連のものとして処
理することができる。 また、上記サーチ時におけるサブコードIDの一致検出
は、この再生されるサブコードIDの信頼性をさらに高め
るためにコントロールIDについては４個、PNO−ID（プ
ログラム番号）について２個がそれぞれ一致した場合に
正しいデータとして処理するようにしている。 なお、サブコードIDのデータIDおよびフォーマットID
はバックデータに関するものであるので、PCMデータあ
るいはサブコードデータとともに記憶装置に転送するよ
うにしている。 第１図は本発明の実施例を示すブロック図であり、Ｒ
−DATの再生系を示す。 図において、１は記録・再生ヘッドを搭載した回転ド
ラム、２は再生アンプ、３はイコライザ、４はPLL回路
である。そして、回転ドラム１によって磁気テープから
読み出された信号は再生アンプ2,イコライザ３を介して
PLL回路４に入力され、PLL回路４でクロック抽出が行わ
れて再生信号からディジタルデータが得られる。 ５は８−10変調されているデータを復調する８−10復
調部、６はPCM−ID,サブコードIDの一致検出を行う一致
検出部、７はラッチ信号，リセット信号等を出力して一
致検出部６を制御する一致検出制御部である。 前記PLL回路４から出力されるデータは８−10復調部
５によって復調されるとともに各IDを含むデータワード
についてのパリティチェックが行われ、エラーが生じて
いないサブコードIDは一致検出部６に出力されるととも
に一致検出制御部７にも出力される。 この一致検出制御部７は、８−10復調部５から出力さ
れるデータ，クロック，図示しない操作部の操作等によ
って設定されるモード切換信号等に基づいて一致検出部
６にラッチ信号，リセット信号等を出力する。 そして、後に詳細に説明するように、一致検出部６は
上記一致検出制御部７が出力する信号に基づいてノーマ
ル再生時はPCM−IDとサブコードIDの両方について一致
検出を行い、また、高速サーチ時はサブコードIDだけに
ついて一致検出を行って一致が検出されたサブコードID
を所定の出力レジスタなどに保持する。 このようにして一致が検知されて一致検出部６に保持
されたPCM−IDおよびサブコード−IDは、マイコンイン
タフェース８を介してマイクロコンピュータ９によって
読み出され、マイクロコンピュータ９は各IDに応じてプ
ログラム番号の識別等の各処理を行う。 なお、上記８−10復調部５から出力されるPCMデー
タ，サブコードデータはRAM10に一時保持されるととも
に、誤り訂正復号部11によってデインタリーブ,C1訂正,
C2訂正等それぞれのデータに所定の処理が施されてRAM1
0に再び格納される。そして、このRAM10に格納されたPC
Mデータは補間部12によって補間され、D/A変換部13でオ
ーディオ信号に変換される。 また、誤り訂正復号部11でC1訂正されてRAM10に格納
されたサブコードデータは、マイクロコンピュータ９に
よって読み出されるときサブコード検出部14で検出さ
れ、マイコンインタフェース８を介してマイクロコンピ
ュータ９に出力される。そして、このサブコードデータ
に基づき、例えば、時間の表示等の処理がマイクロコン
ピュータ９の制御によって行われる。 第２図は一致検出制御部７のブロック図で、対象IDを
スタートIDとして構成した例を示しており、71はコント
ロールID中に含まれている対象IDであるスタートIDを検
出するスタートID検出部、72はコントロールIDの一致検
出モードを切り換える検出モード切換部、73は一致検出
部６にラッチ信号LTH1〜LTH6を出力するラッチ信号生成
部、74は一致検出部６にリセット信号RST1,RST2を出力
するリセット信号生成部である。 75は図示しない操作部の操作によってマイクロコンピ
ュータ９から出力される信号に基づいてノーマルモード
とサーチモードの切換信号を発生する再生モード切換部
である。 76は高速サーチ時に300フレームを走査するのに要す
る時間を計時してタイムアップによって検出モードの切
換等を行うタイマーである。 高速サーチモードに設定されると再生モード切換部75
から切換信号が出力されて、検出モード切換部72,ラッ
チ信号生成部73およびリセット信号生成部74が高速サー
チモードとして起動される。 ８−10復調部５からパリティエラーが生じていないサ
ブコードIDが入力されると、スタートID検出部71でスタ
ートIDの検出が行われる。すなわち、コントロールID内
のスタートIDのビットが“1"であった場合、スタートID
が検出されたものとし、“0"であった場合はスタートID
が検出されなかったものとされる。 初期状態としてラッチ信号生成部73は、スタートIDが
検出されないサブコードIDについても一致検出を行うべ
くラッチ信号を出力するようなモードに設定されてい
る。 スタートID検出部71はスタートIDを検出するとタイマ
ー76をリセットして計時動作を開始させるとともに、検
出モード切換部72のモードをスタートIDが検出されたサ
ブコードIDについてのみ一致検出を行うようなモードに
設定する。 そして、この検出モード切換時72のモード設定と、ス
タートID検出部71の検出信号によってラッチ信号生成部
73は後述説明するようなタイミングでラッチ信号LTH1〜
LTHL6を出力し、スタートIDが検出されたサブコードID
が一致検出部６にラッチされる。 上記のようにして、タイマー76がタイムアップするま
では、スタートIDが検出されたサブコードIDについての
み一致検出部６にラッチし、後述するように、一致検出
部６でコントロールIDおよびPNO−IDの一致検出が行わ
れる。 そして、タイマー76のタイムアップ以前にコントロー
ルIDについて３回の一致とPNO−IDについて１回の一致
が検知されると、そのコントロールIDとPNO−IDは一致
検出部６の出力レジスタにラッチされるとともに、スタ
ートIDが検出されないサブコードIDについても一致検出
を行うように検出モード切換部72のモードが切換設定さ
れる。 また、スタートIDが検出されたサブコードIDについて
のみ一致検出を行うモードにおいて、タイマー76のタイ
ムアップ以前にサブコードIDの３回の一致が検知されな
かった場合は、タイマー76のタイムアップによって、上
記同様にスタートIDが検出されないサブコードIDについ
ても一致検出を行うように検出モード切換部72のモード
が切換設定されるとともに、リセット信号生成部74から
一致検出部６にリセット信号が出力されて、それまでに
一致検出部６にラッチされているサブコードIDがリセッ
トされる。 このようにすると、スタートIDが連続して記録される
べき300フレームを走査する時間内にスタートIDが少な
くとも４回検出されない場合は、スタートIDの検出に応
じたサブコードIDの読み取りが行われないため、サブコ
ードIDの信頼性を高めるとともに、ノイズ等によるスタ
ートIDの誤検出を実質上回避することができる。 第３図は前記一致検出部６の回路図であり、図の布線
図に付した数字はビット数を示す。 図において、611,612,621および622は４ビットのＤフ
リップフロップ（Ｄ−FF）、613と623は８ビットのＤフ
リップフロップであり、入力されるサブコードIDのPNO
−１とコントロールIDがＤフリップフロップ611,612に
それぞれラッチされ、PNO−２およびPNO−３はＤフリッ
プフロップ613にラッチされる。なお、614と624は２ビ
ットのＤフリップフロップであり、ノーマル再生時のPC
M−IDの一致検知において入力されるPCM−IDをラッチす
るために上記Ｄフリップフロップ611〜613および621〜6
23とともに用いられる。 Ｄフリップフロップ611と621、Ｄフリップフロップ61
2と622、Ｄフリップフロップ613と623およびＤフリップ
フロップ614と624はそれぞれインバータを介して出力端
子と入力端子が接続されて対をなし、また、各対のＤフ
リップフロップのクロック端子にはそれぞれラッチ信号
LTH1〜LTH4が印加され、前段のＤフリップフロップの内
容が反転されて後段に格納される４対の２段シフトレジ
スタが構成されている。 なお、各フリップフロップ611,612,…623,624のリセ
ット端子には同じリセット信号RST1が入力される。 また、前段のＤフリップフロップ61の出力端子と後段
のＤフリップフロップ62の出力端子とは各対においてそ
れぞれXOR回路631〜634の入力端子に接続され、さらに
各XOR回路631〜634の出力端子はAND回路641〜644の入力
端子にそれぞれ接続されている。 そして、各対のＤフリップフロップにおいて先に入力
されたデータと次に入力されたデータとが一致していれ
ば、XOR回路63の出力端子がすべてアクティブになってA
ND回路64の出力がアクティブになる。なお、AND回路642
の入力端子にはノーマルモードとサーチモードの切換信
号が入力されており、このAND回路642の出力はノーマル
モードで一致が検知された場合にアクティブになる。 65はノーマルモードとサーチモードの切換信号の反転
信号とXOR回路632の出力が入力されるAND回路であり、
サーチモードのときに一致が検知されると出力をアクテ
ィブにする。また、66はサーチモード時にコントロール
IDの一致検出回数を計数するためのカウンタであり、ラ
ッチ信号LTH2が印加されるときにXOR回路632の出力に基
づいてAND回路65で一致が検出されると、その一致検出
の回数を計数し、その計数値が一定数（この実施例では
“3"）になると出力をアクティブにする。 すなわち、ノーマルモードとサーチモードの切換信号
に基づいてAND回路642とAND回路65が切換選択され、前
記Ｄフリップフロップ612および622にラッチされるコン
トロールIDについて、ノーマルモードのときは一回の一
致検出が行われ、サーチモードのときは３回の一致検出
が行われる。 なお、上記カウンタ66の出力は前記一致検出制御部７
にも出力され、この一致検出を示すカウンタ66の出力に
基づいて一致検出制御部７は後述説明するように一致検
出が行われたサブコードIDをラッチするためのラッチ信
号LTH5を出力する。 OR回路を介して接続される上記カウンタ66またはAND
回路642の出力端子と、３つのAND回路641,643,644の各
１ビットの出力端子は４ビットにされてAND回路67aおよ
び67bの入力端子にそれぞれ接続され、AND回路67bの他
の入力端子にはサブコード領域で“H"レベル,PCM領域で
“L"レベルになるSUB/PCM切換信号とラッチ信号LTH5が
入力され、また、AND回路67aの他の入力端子には上記SU
B/PCM切換信号の反転信号とラッチ信号LTH5が入力され
る。 68aは前記後段のＤフリップフロップ621〜624のそれ
ぞれ４ビット,4ビット,8ビットおよび２ビットの計18ビ
ットの出力端子が接続された18ビットのＤフリップフロ
ップであり、ノーマルモード時に一致が検出されたPCM
−IDがラッチされる。 また、68bはＤフリップフロップ621〜623のそれぞれ
４ビット,4ビットおよび８ビットの計16ビットの出力端
子が接続された16ビットのＤフリップフロップであり、
上記AND回路67aの出力がＤフリップフロップ68aのクロ
ック端子に接続され、またAND回路67bの出力がＤフリッ
プフロップ68bのクロック端子に接続されている。な
お、このＤフリップフロップ68a,68bのリセット端子に
はリセット号RST2が入力されるようになっている。 69a,69bはそれぞれ18ビット,16ビットのパラレル入力
／シリアル出力のシフトレジスタであり、上記Ｄフリッ
プフロップ68aのデータ出力端子がシフトレジスタ69aの
入力端子に、またＤフリップフロップ68bのデータ出力
端子がシフトレジスタ69bの入力端子にそれぞれ接続さ
れている。 このシフトレジスタ69a,69bは、印加されるパラレル
・シリアルセレクト信号PSが“H"レベルのときにクロッ
ク信号が入力されるとパラレルデータをラッチし、パラ
レル・シリアルセレクト信号PSが“L"レベルのときにク
ロック信号が入力されるとラッチしているデータをシリ
アルデータとして出力する。 シフトレジスタ69a,69bの各クロック入力端子にはそ
れぞれOR回路を介してラッチ信号LTH6が印加されるとと
もに、マイクロコンピュータから出力されるクロック信
号CK1,CK2がそれぞれ印加されるようになっている。 また、ラッチ信号LTH1〜LTH6,リセット信号RST1,RST
2,SUB/PCM切換信号，パラレル・シリアルセレクト信号P
Sは前記８−10復調部５から出力されるデータ，クロッ
ク，スタートID検出部71から出力される検出信号等に基
づいて一致検出制御部７で生成される。 すなわち、前記のようにデータフォーマットが予め設
定されているため、例えば、PCM領域とサブコード領域
の区別はW2のMSBによって識別してSUB/PCM切換信号を生
成し、或いは後述するようにブロック毎に区別して出力
されるラッチ信号LTH1,LTH2,…はブロックアドレスによ
って各ブロックを識別して生成される。 第４図は実施例における高速サーチ時の動作を説明す
るタイミングチャートである。 高速サーチ時には磁気テープ上の信号の全てを読み取
ることができないため、同図に示したように、A,Bのヘ
ッド切替信号ａ毎に得られるRF信号ｂは異なるトラック
から断続的に読み出されたものになる。 再生されたブロックデータが偶数アドレスであった場
合には、第５図（ｂ）に示したように一致検出制御部７
からラッチ信号LTH2が出力され、サブコードIDのW1のコ
ントロールID（４ビット）がＤフリップフロップ612に
ラッチされる。 また、同図（ｂ）に示すようにブロックデータが奇数
アドレスの場合には同図（ｃ）に示したように、一致検
出制御部７からラッチ信号LTH3が出力されてW1のPNO−
２およびPNO−３がＤフリップフロップ613にラッチさ
れ、続いてLTH1が出力されてW2のPNO−１がＤフリップ
フロップ611にラッチされる。 したがって、同図（ａ）に示したように偶数アドレ
ス，奇数アドレスに応じてLTH2,LTH3,LTH1が出力され、
Ｄフリップフロップ612,622に順次ラッチされるコント
ロールIDが一致するとカウンタ66で計数され、３回の一
致が検知されるとカウンタ66の出力がアクティブにな
る。また、Ｄフリップフロップ611,613にラッチされるP
NO−1,PNO−２およびPNO−３が一致するとAND回路641お
よび643の出力がアクティブになる。 なお、サブコード領域ではSUB/PCM切換信号が“H"レ
ベルになっているので上記コントロールIDの３回の一致
が検知されるとともにPNO−1,PNO2およびPNO−３の全て
について一致が検出されるとAND回路67bが導通状態にな
り、前記カウンタ66の出力に基づいて一致検出制御部７
からラッチ信号LTH5が出力されるとＤフリップフロップ
621〜623の出力、すなわち、一致が検出されたコントロ
ールID,PNO−1,PNO−２およびPNO−３がＤフリップフロ
ップ68bにラッチされる。 以上のように一致が検出されたサブコードIDがＤフリ
ップフロップ68にラッチされると、上記ラッチ信号LTH5
に続いて前記パラレル・シリアルッセレクト信号PSが
“H"レベルにされるとともに一致検出制御部７からラッ
チ信号LTH6が出力され、一致が検出されてＤフリップフ
ロップ68bにラッチされているサブコードIDがシフトレ
ジスタ69bにラッチされて格納される。 そして、このシフトレジスタ69bに格納されたサブコ
ードIDはマイクロコンピュータ９から出力されるクロッ
ク信号CK2によってシリアルに読み出され、マイクロコ
ンピュータ９で各処理が行われる。 なお、上記のようにサブコードIDの一致が検出された
後は、スタートIDが“0"のものについても一致検出を行
うモードに設定されて各ラッチ信号LTH1〜LTH3が出力さ
れる。また、スタートIDが検出されてからタイマーがタ
イムアップするまでにスタートIDが検出されなかった場
合はリセット信号RST1が出力されてＤフリップフロップ
611〜614,621〜624がリセットされるとともに、上記の
ようにスタートIDが“0"のものについても一致検出を行
うモードに設定される。 以上説明したように、一致が検出された信頼性の高い
サブコードIDに基づいてサーチが行われる。 また、スタートIDが検出された後、スタートIDが記録
されるべき300フレームを走査する時間内においては、
複数個（４個）以上のスタートIDが検出された場合につ
いてのみ処理を行うようになるため、スタートIDの誤検
知を低減することができる。 〔発明の効果〕 従来の、テープを高速で走行させながらサブコードID
を読み出して高速サーチを行うディジタルテープレコー
ダにおいては、この高速サーチ時にサブコードID中の対
象IDが特定の値を持つサブコードIDが一度検出されてる
と、直ちにこの検出された対象IDに基づくスタート処理
などの処理が行われるため、テープからの読出の際のノ
イズに基づくエラーや処理回路の誤処理などによって、
対象IDが特定の値を持つサブコードIDが誤って読出され
た場合に誤動作することがあった。 本発明では、従来のように対象IDが特定の値を持つこ
とが検出されることに加えて、この対象IDが特定の値で
あることが検出されてからこの対象IDが連続して記録さ
れる予定数のトラックをサーチ時の速度で走査するのに
相当する期間内に読出されたこの対象IDが複数回一致し
て初めて正しい対象IDとして保持するようにしたので、
従来技術におけるような誤動作を解消することができる
という格別の効果が得られる。 また、対象IDの種類によって、サブコードID中のこの
対象IDが連続して記録されるフレーム数が異なること、
あるいは、対象IDの性質などに基づいて、上記した対象
IDが一致と検出するまでの一致回数を異ならせることが
できる。
【図面の簡単な説明】
第１図は本発明の実施例における再生系のブロック図、
第２図は実施例における一致検出制御部のブロック図、
第３図は実施例における一致検出部の回路図、
第４図は実施例における高速サーチ時の動作を説明する
タイミングチャート、 第５図はサブコード領域でブロック毎に出力されるラッ
チ信号を説明する図、 第６図はPCM領域のPCM−IDおよびブロックアドレスを説
明する図、 第７図はサブコード領域のサブコードIDおよびブロック
アドレスを説明する図、 第８図はPCM領域のブロックフォーマットを示す図、 第９図はサブコード領域のブロックフォーマットを示す
図、 第10図はＲ−DATにおけるトラックフォーマットを示す
図である。 ６……一致検出部、７……一致検出制御部、61,62,68…
…Ｄフリップフロップ、69……シフトレジスタ、71……
スタートID検出部、72……検出モード切換部、73……ラ
ッチ信号生成部、74……リセット信号生成部、75……再
生モード切換部、76……タイマー。
タイミングチャート、 第５図はサブコード領域でブロック毎に出力されるラッ
チ信号を説明する図、 第６図はPCM領域のPCM−IDおよびブロックアドレスを説
明する図、 第７図はサブコード領域のサブコードIDおよびブロック
アドレスを説明する図、 第８図はPCM領域のブロックフォーマットを示す図、 第９図はサブコード領域のブロックフォーマットを示す
図、 第10図はＲ−DATにおけるトラックフォーマットを示す
図である。 ６……一致検出部、７……一致検出制御部、61,62,68…
…Ｄフリップフロップ、69……シフトレジスタ、71……
スタートID検出部、72……検出モード切換部、73……ラ
ッチ信号生成部、74……リセット信号生成部、75……再
生モード切換部、76……タイマー。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 岡本 宏夫
神奈川県横浜市戸塚区吉田町292 株式
会社日立製作所家電研究所内
(56)参考文献 特開 昭60−126983（ＪＰ，Ａ)
Claims (1)
- (57)【特許請求の範囲】 １．テープ上に記録されているサブコードIDを、テープ
を通常の再生速度より高速で走行させながらサーチする
ことのできるディジタルテープレコーダにおいて、 再生信号に基づいて、前記サブコードID中の対象IDが特
定の値であることが検出されてからこのサブコードID中
の対象IDが連続して記録される予定数のトラックを前記
サーチ時の速度で走査するのに相当する期間制御信号を
生成する制御手段と、 上記制御手段が出力する制御信号に基づいて、読出され
たサブコードID中の対象IDと前記制御信号を生成する基
準となったサブコードID中の対象IDとの一致検出を開始
し、この対象IDの一致が検出されたサブコードIDを保持
する一致検出手段と を備えることを特徴とするディジタルテープレコーダ。 ２．前記一致検出手段は、検出する前記サブコードID中
の対象IDの種類によって一致と検出するまでの一致回数
を変えることを特徴とする特許請求の範囲第１項記載の
ディジタルテープレコーダ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62205017A JP2756114B2 (ja) | 1987-08-20 | 1987-08-20 | ディジタルテープレコーダ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62205017A JP2756114B2 (ja) | 1987-08-20 | 1987-08-20 | ディジタルテープレコーダ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6449193A JPS6449193A (en) | 1989-02-23 |
| JP2756114B2 true JP2756114B2 (ja) | 1998-05-25 |
Family
ID=16500063
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62205017A Expired - Fee Related JP2756114B2 (ja) | 1987-08-20 | 1987-08-20 | ディジタルテープレコーダ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2756114B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60126983A (ja) * | 1983-12-12 | 1985-07-06 | Ricoh Co Ltd | アドレス信号再生装置 |
-
1987
- 1987-08-20 JP JP62205017A patent/JP2756114B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6449193A (en) | 1989-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0770177B2 (ja) | ディジタル信号再生装置 | |
| JPH05159462A (ja) | 情報伝送または記録方法、情報記録再生装置および情報伝送装置 | |
| EP0553851A2 (en) | A data reproducing apparatus | |
| GB2086691A (en) | Signal processing method for digital signals possibly containing errors | |
| US5625505A (en) | Method of and apparatus for regenerating partial-response record signal | |
| JPS6016027B2 (ja) | タイムコ−ド読取装置 | |
| JP2756114B2 (ja) | ディジタルテープレコーダ | |
| JP2778169B2 (ja) | デイジタル信号処理回路 | |
| JPS63160068A (ja) | デイジタル信号の時間軸補正装置 | |
| KR910003378B1 (ko) | 디지탈 신호 복조 및 재생장치 | |
| JPH0834038B2 (ja) | 情報記録再生装置 | |
| JPH0650870Y2 (ja) | 情報記録再生装置 | |
| EP0446033B1 (en) | Compact disc players | |
| JP2512761B2 (ja) | 情報再生装置 | |
| JPH0449313B2 (ja) | ||
| JP2589673B2 (ja) | アドレスデータ検出装置 | |
| JP2959320B2 (ja) | Ｉｄ符号検出方法及びｉｄ符号検出装置 | |
| JPS6390075A (ja) | デイジタル信号復調装置 | |
| JPH07111816B2 (ja) | 情報再生装置 | |
| JPH0718060Y2 (ja) | 磁気記録再生装置 | |
| JPS62248173A (ja) | デイジタル信号記録再生装置 | |
| KR930001104B1 (ko) | 서브코드 재생회로 | |
| JPH0434231B2 (ja) | ||
| JPS6117271A (ja) | 光デイスク装置 | |
| JP3598838B2 (ja) | データ読み取り装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |